CN106033748A - 整合性电子构装方法 - Google Patents

整合性电子构装方法 Download PDF

Info

Publication number
CN106033748A
CN106033748A CN201510121394.0A CN201510121394A CN106033748A CN 106033748 A CN106033748 A CN 106033748A CN 201510121394 A CN201510121394 A CN 201510121394A CN 106033748 A CN106033748 A CN 106033748A
Authority
CN
China
Prior art keywords
melting
point
main body
ball
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510121394.0A
Other languages
English (en)
Inventor
何当豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510121394.0A priority Critical patent/CN106033748A/zh
Publication of CN106033748A publication Critical patent/CN106033748A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种整合性电子构装方法，其为利用覆晶式封装在晶圆级封装的应用，以结合芯片构装和多芯片系统构装、应用硅基板、开发整合型系统单芯片。

Description

整合性电子构装方法
技术领域
本发明涉及一种整合性电子构装方法，其利用一套高熔点球栅阵列结合另一套高熔点球栅阵列，以开发整合型的系统单芯片(SoC)。
背景技术
随着集成电路(Integrated Circuit，IC)制作过程技术不断的改进，电子产品全面朝轻薄短小的整合型系统单芯片开发。传统打线(Wire Bond)技术已经不能符合通讯和其他先进IC对高传输速率的需求；覆晶式的晶圆构装(Wafer Level Package)成为芯片尺寸构装(CSP)的技术主流。然而球栅阵列式覆晶构装，锡球的生命周期(life times)完全取决于锡球的高度，如果锡球质量未能达到可靠性质量要求，必须要在覆晶球栅阵列和基板或印刷电路板之间添加一层封晶底胶(underfill)来进一步保证锡球和基板，或是印刷电路板的接合强度，才足以通过可靠性检测。加了封晶底胶之后，不易在后续制作过程再做测试修补(repair)，使得添加封装底胶成为制作过程的瓶颈。同时锡球高度和锡球间距(Solder Pitch)有着密切关联，目前不加封装底胶的单套式覆晶构装局限在低脚数I/O，无法作更广泛应用。
作者在中国台湾第I233673号案已经提出了两套式球栅阵列结构，芯片上的高熔点球栅阵列经由球栅阵列封装(Ball Grid Array，BGA)基板或芯片上的高熔点球栅阵列，直接接合主板上相对应的高熔点球栅阵列，虽然可以有效的提升锡球可靠性生命周期，由于BGA基板的锡球间距无法有效地降低，无法满足高脚数I/O对于芯片尺寸的(CSP)需求，同时无法有效整合其他IC，无法满足顾客对于整合性系统单芯片的功能需求。
发明内容
本发明提供的整合性电子构装方法说明如下：主体芯片被使用作硅基板，提供至少一主体芯片，包括一主体芯片上层(背面)和一主体芯片下层(正面)；安置一套第一组高熔点球栅阵列于该主体芯片下层；安置至少一组独立电讯指定区域于该主体芯片上层；安置一套第一组芯片于该主体芯片上层各指定区域正上方；安置一套第二组高熔点球栅阵列于该主体芯片上层各独立指定区域上，主体芯片上层各指定区域的高熔点球栅阵列的正面朝上并与第一组芯片的指定区域相对应；安置一套第一组高熔点锡球阵列于第一组芯片的指定区域，第一组芯片的高熔点球栅阵列正面朝下并与主体芯片上层各指定区域的第二组高熔点球栅阵列一对一相对应；利用回焊制作工艺链接主体芯片上层球栅阵列与第一组芯片各相对应球栅阵列，在回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合主体芯片上层的第二组高熔点球栅阵列与第一组芯片各相对应的第一组高熔点球栅阵列，该高熔点球栅阵列包括高熔点锡球合金阵列或高熔点锡球阵列，高熔点锡球合金在高熔点锡球前端延伸生长一短幅度低熔点锡球接合区；主体芯片上层指定区域安置的多个高熔点锡球与主体芯片下层相对应的多个高熔点锡球电性连接。
在本发明的一实施例中，该主体芯片与主板接合的流程如下：提供一印刷电路板；其位于主体芯片下层的下方；该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；安置一套第二组高熔点球栅阵列于该印刷电路板上的指定区域，该印刷电路板的第二组高熔点球栅阵列与该主体芯片下层第一组高熔点球栅阵列一对一相对应；利用回焊制作工艺接合印刷电路板球栅阵列和主体芯片球栅阵列；回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合主体芯片下层球栅阵列与印刷电路板球栅阵列；或该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应，并直接相接合印刷电路板的指定区域和芯片球栅阵列，而不需在印刷电路板上增设球栅阵列。
在本发明的一实施例中，还包括下列步骤：
提供一印刷电路板，其位于该主体芯片下层的下方，该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；及
经由回焊制作工艺接合该主体芯片球栅阵列与该印刷电路板的该指定区域；回焊制作时，第一组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片下层球栅阵列和该印刷电路板球栅的该指定区域。
在本发明的一实施例中，该主体芯片为中央处理器或绘图处理器。
在本发明的一实施例中，该主体芯片为ARM架构8位至128位微处理器。
在本发明的一实施例中，该主体芯片为内存运算芯片或内存控制芯片。
在本发明的一实施例中，该高熔点锡球合金阵列为铜柱凸块锡球阵列。
在本发明的一实施例中，该第一组芯片为感测芯片、运算芯片或网通芯片。
在本发明的一实施例中，该第一组芯片为堆栈式闪存或堆栈式动态随机内存。
在本发明的一实施例中，该第一组芯片为静态随机存取存储器或动态随机内存芯片。
在本发明的一实施例中，该第一组芯片背面安置金属片以散热，该金属片为铝片或铜片。
本发明的主要目的在于提供一种整合性电子构装方法，其利用两套式锡球封装的覆晶式封装，应用硅基板结合多芯片系统单芯片构装(SIP)来开发整合型系统单芯片。
本发明的另一目的在于提供一种整合性电子构装方法，应用硅基板结合多芯片系统单芯片构装(SIP)；开发内存系统单芯片。
主体芯片可以为中央处理器(CPU)或绘图处理器(GPU)或微处理器(MCU)，ARM架构的微处理具备低耗功能特性，适合整合性芯片使用，运算单元为8位至128位。本发明提供的第一组芯片应用于整合性的系统单芯片，应用很广，例如物联网(Internet of Things)的独立芯片，包含感测芯片，网通芯片，运算芯片，控制芯片和储存芯片，整合性功能包括多层次量测、上网、实时运算、信息反馈和传输，感测芯片包括对外在环境变动因子例如温度、压力的侦测；网通芯片包含对外部局域网络系统和外部因特网系统的传输包括云端系统数据传输、监控。储存芯片包括动态随机内存(DRAM)的整合应用。
内存系统单芯片的开发，其中主体芯片使用内存控制芯片，应用于第一组芯片的独立芯片可以为堆栈式闪存(Nand Flash)芯片或堆栈式动态随机内存芯片(DRAM)，其他应用芯片包括SRAM和其他内存运算芯片。
两套式锡球封装的第一组高熔点球栅阵列结合第二组高熔点球栅阵列被有效应用此发明结构中，其中第一组高熔点球栅(上套)阵列被安置在主体芯片的正面层和第一组芯片的正面层；第二组高熔点球栅阵列被安置在印刷电路板上层和主体芯片背面层的各个指定区域上。第一组高熔点球栅阵列包括高熔点锡球阵列或高熔点锡球合金阵列组成的球栅阵列；同样的，第二组高熔点球栅阵列包括高熔点锡球阵列或高熔点锡球合金阵列；高熔点锡球合金，例如铜柱(高熔点锡球)凸块锡球阵列在高熔点锡球前端安置一短幅度的低熔点锡球接合区。回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固再接合第一组球栅阵列和第二组球栅阵列。在第一组球栅阵列和第二组球栅阵列的接合过程中，如果第一组锡球使用高熔点锡球合金，在回焊制作过时不需使用锡膏，依靠高熔点锡球合金所包含的低熔点锡球来完成接合制作过程。
第一组高熔点球栅阵列和第二组高熔点球栅阵列相对应高熔点锡球前端设计一平坦区，可以作为锡垫(solder pad)使用。第二组高熔点锡球前端可进一步设计成一中间凹两边高的平坦区，如此可有效承载上端第一组高熔点球栅阵列的低熔点锡球或高熔点锡球或低熔点锡膏；回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，第一组低熔点锡球熔融并冷却凝固后，以接合第一组高熔点球栅阵列和第二组高熔点球栅阵列。
下面通过具体实例，配合所附的图示详加说明，当更了解发明的目的，技术内容，特点及其达成的功效。
附图说明
图1a～1d为本发明的第一实施例流程示意图；
图2a～2d为本发明的第二实施例流程示意图；
图3a为本发明使用于微处理器芯片的平面正视图；
图3b为本发明图3a高熔点锡球对接的侧视图；
图4a～4d为本发明的第三实施例流程示意图。
附图标记说明：8-第一组芯片；10-主体芯片；11-第一组高熔点锡球阵列；12-第一组高熔点锡球合金阵列；13-第一组高熔点锡球；14-第二组高熔点锡球阵列；15-锡膏；16-低熔点锡球；18-印刷电路板；25-平坦区；30-主体芯片；32-感测芯片；34-网通芯片；36-运算芯片；38-控制芯片；40-高熔点锡球。
具体实施方式
传统的内存储存器，例如DRAM内存模块或SSD(固态硬盘)都要经由PCI总线的插槽来输入，内存系统整合性单芯片则没有这一限制，应用层面有其特殊的考虑。
为了改善散热需求，安置金属散热片在第一组芯片的背面芯片上，散热片可以是铝片，铜片或其他合金金属片。接着下来，配合图示对本发明提供的整合性电子构装方法作清晰说明，如图1a～1d所示，以晶圆封装的覆晶封装为主体，第一组高熔点球锡球合金阵列12结合第二组高熔点锡球阵列14，制作整合性系统单芯片，制作过程流程图如图1a所示，提供至少一独立指定区域于主体芯片10的背面芯片层，提供一独立第一组芯片8，其位于该主体芯片10各个指定区域正上方，安置一套第二组高熔点锡球阵列14于该主体芯片10各个独立指定区域上；安置一套第一组高熔点锡球合金阵列12于各个第一组独立第一组芯片8的指定区域上；第一组高熔点锡球合金阵列12的每一高熔点锡球合金，其在第一组高熔点锡球13前端延伸生长一短幅度低熔点锡球合金接合区的低熔点锡球16，作为接合使用，第一组高熔点锡球合金阵列12正面朝下，与正下方第二组各个指定区域上的第二组高熔点锡球阵列14一对一相对应；第一组高熔点锡球13所组成的第一组高熔点锡球合金阵列和第二组高熔点锡球阵列14的高熔点锡球前端设计有一平坦区25；利用回焊制作工艺，接合第一组芯片8的第一组高熔点锡球合金阵列12与该主体芯片10背面层相对应各个指定区域上的第二组高熔点锡球阵列14，回焊制作时，第一组高熔点锡球13和第二组高熔点锡球阵列14的高熔点锡球不会熔融，低熔点锡球16会熔融，冷却凝固后，接合第一组芯片8各高熔点合金阵列和相对应的第二组高熔点锡球阵列14，如图1b所示。
接着下来，讨论主体芯片正面层的球栅阵列与印刷电路板的接合。如图1c所示提供一印刷电路板18位于该主体芯片10下方；安置一套第一组高熔点锡球合金阵列12于该主体芯片10正面层，该主体芯片10正面层的高熔点锡球合金阵列12，正面朝下与该印刷电路板18上层指定区域相对应；安置一套第二组高熔点锡球阵列14于该印刷电路板18上指定区域，该印刷电路板18上的第二组高熔点锡球阵列14正面朝上，与该主体芯片10的第一组高熔点锡球合金阵列12相对应；利用回焊制作工艺接合该主体芯片10第一组高熔点锡球合金阵列12与印刷电路板18的第二组高熔点锡球阵列14；回焊制作时，第一组高熔点锡球13和第二组高熔点锡球阵列14的高熔点锡球不会熔融，低熔点锡球16会熔融，冷却，凝固后接合该主体芯片10正面层球栅阵列12与相对应印刷电路板18的球栅阵列14，如图1d所示。该主体芯片10背面层上的高熔点锡球与该主体芯片10正面层相对应的高熔点锡球电性连接。第一组高熔点锡球阵列13和第二组高熔点锡球阵列14的高熔点锡球前端设计有一平坦区25。
如图2a～2d所示，如果第一组的高熔点锡球合金12置换成第一组高熔点锡球阵列11，它需要安置一层锡膏15在第一组高熔点锡球阵列11和第二组高熔点锡球阵列14之间，回焊制作时锡膏15会熔融，冷却后接合第一组高熔点锡球阵列11和第二组高熔点锡球阵列14，其余制作过程不变，请参照图2a至图2d的流程图所示。
如图3a～3b所示，主体芯片30使用微处理器(MCU)来整合第一组芯片，例如物联网(IoT)的感测芯片32、网通芯片34、运算芯片36或其他控制芯片38，还可包含储存芯片(图中未示)，平面正视图如图3a所示。再请同时参照图3b显示侧面结构图为高熔点锡球40对接的侧视图。
再者，除了上述实施例外，本发明另外提供一种实施例，印刷电路板18位于该主体芯片10下方；安置一套第一组高熔点锡球合金阵列12于该主体芯片10正面层，该主体芯片10正面层的高熔点锡球合金阵列12正面朝下与该印刷电路板18上层指定区域相对应；该印刷电路板18上的指定区域正面朝上，与该主体芯片10的第一组高熔点锡球合金阵列12相对应；利用回焊制作工艺接合该主体芯片10第一组高熔点，其为于主体芯片10正面层的球栅阵列与印刷电路板18的另一接合方法，提供一印锡球合金阵列12与印刷电路板18的指定区域；回焊制作时，第一组高熔点锡球13的高熔点锡球不会熔融，低熔点锡球会熔融，冷却，凝固后接合该主体芯片10正面层球栅阵列与相对应印刷电路板18的指定区域，于本段所述的实施例仅此步骤与前述的实施例不相同，提供另一种接合方法，使主体芯片10正面层的球栅阵列直接与印刷电路板18的指定区域相接合，使印刷电路板18可不需设置球栅阵列，组合过程请参照图4a至图4d所示。本段的实施例其余步骤方法皆与前述实施例相同，故不在此赘述。
以上所述实施例仅为说明本发明的技术思想及特点，其目的在于使本领域技术人员能够了解本发明的内容并据以实施，当不能以之限定本发明的保护范围，即凡是依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围内。

Claims (11)

1.一种整合性电子构装方法，其特征在于，包括下列步骤：
提供至少一主体芯片，包括一主体芯片上层和一主体芯片下层；
安置一套第一组高熔点球栅阵列于该主体芯片下层；
安置至少一组独立电讯指定区域于该主体芯片上层；
安置一套第一组芯片于该主体芯片上层各指定区域正上方；
安置一套第二组高熔点球栅阵列于该主体芯片上层各独立指定区域上，该主体芯片上层各指定区域的高熔点球栅阵列的正面朝上并与该第一组芯片的指定区域相对应；
安置一套第一组高熔点球栅阵列于该第一组芯片的指定区域，该第一组芯片的高熔点球栅阵列正面朝下并与该主体芯片上层各指定区域的该第二组高熔点球栅阵列一对一相对应；
利用回焊制作工艺链接该主体芯片上层球栅阵列与该第一组芯片各相对应球栅阵列，在回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片上层的该第二组高熔点球栅阵列与该第一组芯片各相对应的该第一组高熔点球栅阵列，该高熔点球栅阵列包括高熔点锡球合金阵列或高熔点锡球阵列，高熔点锡球合金在高熔点锡球前端延伸生长一短幅度低熔点锡球接合区；及
该主体芯片上层指定区域安置的多个高熔点锡球与该主体芯片下层相对应的多个高熔点锡球电性连接。
2.根据权利要求1所述的整合性电子构装方法，其特征在于，还包括下列步骤：
提供一印刷电路板，其位于该主体芯片下层的下方，该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；
安置一套第二组高熔点球栅阵列于该印刷电路板上的指定区域，该印刷电路板的第二组高熔点球栅阵列与该主体芯片下层第一组高熔点球栅阵列一对一相对应；及
利用回焊制作工艺接合该主体芯片球栅阵列与该印刷电路板球栅阵列；回焊制作时，第一组高熔点锡球和第二组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片下层球栅阵列和该印刷电路板球栅阵列。
3.根据权利要求1所述的整合性电子构装方法，其特征在于，还包括下列步骤：
提供一印刷电路板，其位于该主体芯片下层的下方，该主体芯片下层的高熔点球栅阵列正面朝下并与该印刷电路板上的指定区域相对应；及
利用回焊制作工艺接合该主体芯片球栅阵列与该印刷电路板的该指定区域；回焊制作时，第一组高熔点锡球不熔融，低熔点锡球熔融并冷却凝固，以接合该主体芯片下层球栅阵列和该印刷电路板球栅的该指定区域。
4.根据权利要求1所述的整合性电子构装方法，其特征在于，该主体芯片为中央处理器或绘图处理器。
5.根据权利要求1所述的整合性电子构装方法，其特征在于，该主体芯片为ARM架构8位至128位微处理器。
6.根据权利要求1所述的整合性电子构装方法，其特征在于，该主体芯片为内存运算芯片或内存控制芯片。
7.根据权利要求1所述的整合性电子构装方法，其特征在于，该高熔点锡球合金阵列为铜柱凸块锡球阵列。
8.根据权利要求1所述的整合性电子构装方法，其特征在于，该第一组芯片为感测芯片、运算芯片或网通芯片。
9.根据权利要求1所述的整合性电子构装方法，其特征在于，该第一组芯片为堆栈式闪存或堆栈式动态随机内存。
10.根据权利要求1所述的整合性电子构装方法，其特征在于，该第一组芯片为静态随机存取存储器或动态随机内存芯片。
11.根据权利要求1所述的整合性电子构装方法，其特征在于，该第一组芯片背面安置金属片以散热，该金属片为铝片或铜片。
CN201510121394.0A 2015-03-19 2015-03-19 整合性电子构装方法 Pending CN106033748A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510121394.0A CN106033748A (zh) 2015-03-19 2015-03-19 整合性电子构装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510121394.0A CN106033748A (zh) 2015-03-19 2015-03-19 整合性电子构装方法

Publications (1)

Publication Number Publication Date
CN106033748A true CN106033748A (zh) 2016-10-19

Family

ID=57148769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510121394.0A Pending CN106033748A (zh) 2015-03-19 2015-03-19 整合性电子构装方法

Country Status (1)

Country Link
CN (1) CN106033748A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267086A (zh) * 1999-03-12 2000-09-20 晶扬科技股份有限公司 电子封装方法
TWI233673B (en) * 2003-05-27 2005-06-01 Dang-Hau He Dual-set ball grid array packaging method
CN1652316A (zh) * 2004-02-06 2005-08-10 三星电子株式会社 制造多层封装件的方法
CN102867800A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 将功能芯片连接至封装件以形成层叠封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267086A (zh) * 1999-03-12 2000-09-20 晶扬科技股份有限公司 电子封装方法
TWI233673B (en) * 2003-05-27 2005-06-01 Dang-Hau He Dual-set ball grid array packaging method
CN1652316A (zh) * 2004-02-06 2005-08-10 三星电子株式会社 制造多层封装件的方法
CN102867800A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 将功能芯片连接至封装件以形成层叠封装件

Similar Documents

Publication Publication Date Title
US11562993B2 (en) Embedded memory device and method for embedding memory device in a substrate
US9666571B2 (en) Package-on-package structures
US20180366444A1 (en) Stacked-die including a die in a package substrate
US20160148890A1 (en) Method and Apparatus for Cooling Semiconductor Device Hot Blocks and Large Scale Integrated Circuit (IC) Using Integrated Interposer for IC Packages
US20210375719A1 (en) Stacked die architectures with improved thermal management
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
US20210118756A1 (en) Hybrid interposer of glass and silicon to reduce thermal crosstalk
US10770398B2 (en) Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
US10424559B2 (en) Thermal management of molded packages
US11854931B2 (en) STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die
US20170287873A1 (en) Electronic assembly components with corner adhesive for warpage reduction during thermal processing
CN105633035B (zh) 封装基板及其半导体封装
US20180182744A1 (en) High Bandwidth, Low Profile Multi-Die Package
CN105428347A (zh) 一种微系统三维芯片叠层封装的改进方法
US20200098727A1 (en) Stacked wire-bond dice attached by pillars or bumps above a flip-chip die on a semiconductor package substrate
US20210257272A1 (en) Customized integrated heat spreader design with targeted doping for multi-chip packages
Douglas Advanced packaging with greater simplicity
CN203774286U (zh) 一种带散热装置的pop封装
US11670561B2 (en) 3D buildup of thermally conductive layers to resolve die height differences
CN106033748A (zh) 整合性电子构装方法
US11410981B2 (en) Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
US20140001641A1 (en) Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
TW202213709A (zh) 封裝結構、裝置、板卡及佈局積體電路的方法
TW201635472A (zh) 整合性電子構裝方法
CN102332410A (zh) 一种芯片的封装方法及其封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161019

WD01 Invention patent application deemed withdrawn after publication