JP2010251555A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010251555A
JP2010251555A JP2009100020A JP2009100020A JP2010251555A JP 2010251555 A JP2010251555 A JP 2010251555A JP 2009100020 A JP2009100020 A JP 2009100020A JP 2009100020 A JP2009100020 A JP 2009100020A JP 2010251555 A JP2010251555 A JP 2010251555A
Authority
JP
Japan
Prior art keywords
glass transition
transition temperature
underfill resin
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009100020A
Other languages
English (en)
Other versions
JP5658436B2 (ja
Inventor
Masayuki Miura
正幸 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009100020A priority Critical patent/JP5658436B2/ja
Priority to US12/723,801 priority patent/US8368215B2/en
Publication of JP2010251555A publication Critical patent/JP2010251555A/ja
Application granted granted Critical
Publication of JP5658436B2 publication Critical patent/JP5658436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板と半導体チップとを半田バンプを介して接続した半導体装置において、ガラス転移温度Ｔｇが高いアンダーフィル樹脂に起因する半導体チップのクラックや層間剥離等を招くことなく、半田バンプの疲労破壊によるオープン不良の発生を抑制する。
【解決手段】半導体装置１は、接続パッド４を有する配線基板２と、電極パッド５を有する半導体チップ３とを具備する。半導体チップ３は配線基板２上に搭載されており、電極パッド５は接続パッド４と半田バンプ６を介して接続されている。配線基板２と半導体チップ３との間の隙間には、熱硬化された熱硬化性樹脂からなるアンダーフィル樹脂７が充填されている。アンダーフィル樹脂７は半田バンプ６の結晶粒の成長に伴ってガラス転移温度Ｔｇが上昇する。
【選択図】図１

Description

本発明は半導体装置に関する。
近年、半導体チップの多ピン化、ファインピッチ化、信号速度の高速化に対応するために、配線・接続長が短い実装方式としてフリップチップ接続を適用した半導体装置が使用されている。フリップチップ接続に用いる半導体チップは、エリア状の電極パッドとそれらの上に形成された半田バンプとを有している。半導体チップが実装される配線基板は、半導体チップの電極パッドと対応する位置に形成された接続パッドを有している。フリップチップ接続は、半導体チップの電極パッドと配線基板の接続パッドとが対向するように位置合せし、半田バンプを加熱・溶融して電気的および機械的に接続する方法である。
配線基板と半導体チップとの間の隙間には、半田バンプの熱ストレスによる疲労破壊を防ぐために、熱硬化性樹脂からなるアンダーフィル樹脂を注入して熱硬化させることで半田バンプによる接続部を保護している。アンダーフィル樹脂はそのガラス転移温度（ガラス転移点）Ｔｇを超える温度領域では半田バンプの保護性が低下する。このような点からは、アンダーフィル樹脂のガラス転移温度Ｔｇは半導体チップの動作保証温度の上限値（例えば１２５℃）以上であることが好ましいとされている（特許文献１参照）。
しかしながら、ガラス転移温度Ｔｇが高い熱硬化性樹脂からなるアンダーフィル樹脂は、熱硬化工程におけるキュア温度と冷却後の温度との間の温度差に基づく熱応力（残留応力）が増大する。このため、半導体チップの電極パッド等への過度な応力集中を招き、これにより半導体チップの絶縁保護膜（ポリイミド樹脂膜等）や層間絶縁膜にクラック等が生じやくなる。特に、半導体チップの層間絶縁膜に配線間容量の低減が可能な低誘電率絶縁膜（ｌｏｗ−ｋ膜）を用いた場合、ｌｏｗ−ｋ膜はそれ自体の強度が低いため、クラックや層間剥離が生じやすいという問題がある。
ガラス転移温度Ｔｇが半導体チップの動作保証温度の上限値より低い熱硬化性樹脂からなるアンダーフィル樹脂（特許文献２参照）は、上述したように半田バンプの保護性が低いという難点を有する。特に、半導体チップと配線基板との接続にフリップチップ接続を適用した半導体装置に熱サイクルが付加された際に、半田バンプは熱応力で結晶粒が成長して硬度が低下するために耐疲労性が劣化しやすい。このような熱応力で脆化した半田バンプに対して、ガラス転移温度Ｔｇが低いアンダーフィル樹脂は保護性に劣ることから、半田バンプの疲労破壊によるオープン不良が生じやすいという難点を有する。
特開２００８−０４２０７７号公報 特開２００６−３１３８２６号公報
本発明の目的は、半導体チップのクラックや層間剥離等を招くことなく、半田バンプの疲労破壊によるオープン不良の発生を有効に抑制することを可能にした半導体装置を提供することにある。
本発明の態様に係る半導体装置は、チップ搭載領域と、前記チップ搭載領域内に配置された接続パッドとを有する配線基板と、前記配線基板の前記チップ搭載領域上に搭載され、前記接続パッドと半田バンプを介して接続された電極パッドを有する半導体チップと、前記配線基板と前記半導体チップとの間の隙間に充填され、熱硬化された熱硬化性樹脂からなるアンダーフィル樹脂とを具備し、前記アンダーフィル樹脂は前記半田バンプの結晶粒の成長に伴ってガラス転移温度Ｔｇが上昇することを特徴としている。
本発明の態様による半導体装置によれば、半導体チップのクラックや層間剥離等を招くことなく、半田バンプの疲労破壊によるオープン不良の発生を有効に抑制することが可能となる。
本発明の実施形態による半導体装置の構成を示す図である。 図１に示す半導体装置に適用した半田バンプの結晶粒の大きさとアンダーフィル樹脂のガラス転移温度Ｔｇとの関係を示す図である。 本発明の実施例による半導体装置の熱サイクル試験後の半田バンプの様子を示す拡大写真である。 比較例による半導体装置の熱サイクル試験後の半田バンプの様子を示す拡大写真である。
以下、本発明を実施するための形態について説明する。図１は本発明の実施形態による半導体装置の構成を示す断面図である。同図に示す半導体装置１は、配線基板２とその上に搭載された半導体チップ３とを有し、さらに配線基板２の接続パッド４と半導体チップ３の電極パッド５とを半田バンプ６で電気的および機械的に接続した構造、いわゆるフリップチップ接続構造を具備するものである。半田バンプ６は半導体チップ３の電極パッド５と配線基板２の接続パッド４に対してそれぞれ接続されている。
半導体チップ３が搭載される配線基板２は、樹脂基板、セラミックス基板、ガラス基板等の各種絶縁基板の内部や表面に配線網を設けたものである。配線基板２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等からなる絶縁性樹脂基板に配線網を設けたプリント配線板が挙げられる。配線基板２は、チップ搭載面となる第１の面２ａと、それとは反対側の第２の面２ｂとを有している。
配線基板２の第１の面２ａはチップ搭載領域Ｘを有している。チップ搭載領域Ｘには複数の接続パッド４が配列されている。複数の接続パッド４は半導体チップ３の電極パッド５の配列形状に応じて配置されている。なお、図１では図示を省略したが、配線基板２の第２の面２ｂには半導体装置１の外部接続端子が設けられる。外部接続端子は配線基板２の配線網を介して接続パッド４と電気的に接続される。半導体装置１をＢＧＡパッケージとして使用する場合には外部接続端子として半田ボール等の金属ボールが適用され、ＬＧＡパッケージとして使用する場合には外部接続端子として金属ランドが適用される。
半導体チップ３は回路形成面側に設けられた複数の電極パッド５を有している。複数の電極パッド５上にはそれぞれ半田バンプ６が配置されている。半田バンプ６の構成材料としては、例えばＳｎ−Ａｇ系半田合金、Ｓｎ−Ｃｕ系半田合金、Ｓｎ−Ａｇ−Ｃｕ系半田合金、Ｓｎ−Ｂｉ系半田合金、Ｓｎ−Ｉｎ系半田合金等の鉛フリー半田合金、あるいはＳｎ−Ｐｂ系半田合金が用いられる。これらのうちでも、鉛を実質的に含まない鉛フリー半田合金（鉛を含まない、もしくは鉛の含有量が環境負荷に対して影響を及ぼさない程度（０．１質量％以下）の半田合金）を使用することが好ましい。半田バンプ６は、例えばメッキ法で形成したり、あるいは半田合金からなる微小ボールを用いて形成される。
図１では図示を省略したが、半導体チップ３はＳｉ基板等からなる半導体基板と、その上に形成された半導体回路を有する半導体素子部と、金属配線と層間絶縁膜とで構成された回路部等を有している。回路部には、例えばＣｕ配線と比誘電率が３．５以下のＳｉＯＦ膜、ＳｉＯＣ膜、有機シリカ系膜、これらの多孔質膜等からなる低誘電率絶縁膜（ｌｏｗ−ｋ膜）とが用いられる。電極パッド５は回路部の金属配線と電気的に接続されており、例えばＡｌパッドで構成されている。半導体チップ３の回路形成面には、電極パッド５を露出させるように、ＳｉＯxやＳｉＮx等からなるパッシベーション膜とポリイミド樹脂等からなる絶縁保護膜とが形成されている。
配線基板２と半導体チップ３との間の隙間には、アンダーフィル樹脂７が充填されている。アンダーフィル樹脂７は熱硬化性樹脂からなり、キュア処理（熱硬化処理）により硬化されている。このような熱硬化された熱硬化性樹脂からなるアンダーフィル樹脂７によって、半田バンプ６は保護されている。アンダーフィル樹脂７には、例えばエポキシ系樹脂、フェノール系樹脂、シリコーン系樹脂、ポリイミド系樹脂等の熱硬化性樹脂が用いられる。これらのうちでも、特にエポキシ系樹脂が好適である。
アンダーフィル樹脂７は後に詳述するように、半導体装置１に付加される熱サイクルやそれに基づく熱応力で半田バンプ６の結晶粒が成長した場合において、半田バンプ６の粒成長に伴ってガラス転移温度Ｔｇが上昇するものである。すなわち、キュア処理後のアンダーフィル樹脂７のガラス転移温度をＴｇ１、半田バンプ６の粒成長後におけるアンダーフィル樹脂７のガラス転移温度をＴｇ２としたとき、アンダーフィル樹脂７はＴｇ１＜Ｔｇ２の条件を満足するものである。ここで、アンダーフィル樹脂７のガラス転移温度Ｔｇ２は、アンダーフィル樹脂７のキュア処理後における半田バンプ６の粒界長さが熱応力で１／２まで減少（その分だけ粒成長）した時点のガラス転移温度を示すものとする。
上述した配線基板２と半導体チップ３とのフリップチップ接続は、例えば以下のようにして実施される。まず、配線基板２のチップ搭載領域Ｘに必要に応じて接続用のフラックスを塗布した後、その上に半田バンプ６を有する半導体チップ３を配置する。半導体チップ３は、電極パッド５を配線基板２の接続パッド４に対して位置合せした後、電極パッド５上に設けられた半田バンプ６が接続パッド４と接触するように配置される。次いで、半田バンプ６の融点以上の温度に加熱することによって、配線基板２の接続パッド４と半導体チップ３の電極パッド５とを半田バンプ６を介して接続する。
配線基板２と半導体チップ３との間には、半田バンプ６の高さに基づいて隙間が生じる。このような配線基板２と半導体チップ３との間の隙間に、アンダーフィル樹脂７となる未硬化の熱硬化性樹脂組成物（液状樹脂）を注入し、これをキュア処理して硬化させることによって、熱硬化された熱硬化性樹脂からなるアンダーフィル樹脂７を形成する。このようにして、アンダーフィル樹脂７で半田バンプ６を保護しつつ、半導体チップ３を配線基板２に固定することによって、図１に示した半導体装置１が構成される。配線基板２の第２の面２ｂには必要に応じて外部接続端子が形成される。
上述した半導体装置１には、熱サイクルが付加された際においても半田バンプ６による接続部の信頼性を維持することが求められる。具体的には、半導体装置１の信頼性評価試験として、通常は半導体チップ３の動作保証温度である−５５℃から１２５℃の間で熱サイクル試験（ＴＣＴ）が実施される。このような熱サイクル試験（例えば−５５℃×２０分→常温（２５℃）×２０分→１２５℃×２０分を１サイクルとするＴＣＴ）を実施した後においても、半田バンプ６による接続部にはクラックや破断等に起因するオープン不良が発生しないことが求められる。
ここで、上述したような熱サイクル試験を半導体装置１に実施すると、熱サイクルやそれに基づく熱応力で半田バンプ６の結晶粒が成長する。半田バンプ６は粒成長に伴って硬度が低下して脆化するため、半田バンプ６の耐疲労性が劣化する。前述したように、当初のガラス転移温度Ｔｇ１が低く（例えばＴｇ１＜１００℃）、熱サイクル試験後におけるガラス転移温度Ｔｇ２が当初のガラス転移温度Ｔｇ１から変化しない（Ｔｇ１＝Ｔｇ２）アンダーフィル樹脂では、熱応力で脆化した半田バンプ６の保護性を十分に得ることができない。このため、半田バンプ６にクラックや破断等が生じやすい。これは半田バンプ６による接続部にオープン不良が発生することを意味する。
一方、当初のガラス転移温度Ｔｇ１が高い（例えば１２５℃≦Ｔｇ１）アンダーフィル樹脂は、熱サイクル試験における半田バンプ６の保護性には優れるものの、キュア処理工程におけるキュア温度と冷却後の温度との間の温度差に基づく熱応力（残留応力）が増大する。このため、半導体チップ３の電極パッド５等への過度な応力集中を招き、これにより半導体チップ３の絶縁保護膜（ポリイミド樹脂膜等）や層間絶縁膜にクラックや層間剥離等が生じやすくなる。特に、半導体チップ３の層間絶縁膜にｌｏｗ−ｋ膜を適用した際にクラックや層間剥離が生じやすい。
このような点に対して、半導体装置１におけるアンダーフィル樹脂７は、熱サイクルやそれに基づく熱応力で半田バンプ６の結晶粒が成長した場合において、半田バンプ６の粒成長に伴ってガラス転移温度がキュア処理直後の値Ｔｇ１から粒成長後の値Ｔｇ２まで上昇する。このように、半田バンプ６の粒成長に伴ってアンダーフィル樹脂７のガラス転移温度がＴｇ１からＴｇ２まで上昇することによって、キュア処理時における半導体チップ３のクラックや層間剥離の発生を抑制しつつ、熱サイクルやそれに基づく熱応力で脆化した半田バンプ（粒成長した半田バンプ）６の保護性を高めることができる。従って、半田バンプ６による接続部のオープン不良の発生を抑制することが可能となる。
図２は半導体装置１のアンダーフィル樹脂７（実施例）のキュア処理直後のガラス転移温度Ｔｇ１と半田バンプ６の粒成長後のガラス転移温度Ｔｇ２を、従来のアンダーフィル樹脂（比較例）と比較して示す図である。実施例および比較例のいずれにもエポキシ系樹脂を用いている。ここで、アンダーフィル樹脂７のガラス転移温度Ｔｇ２は、−５５℃×２０分→常温（２５℃）×２０分→１２５℃×２０分を１サイクルとする熱サイクル試験を、半田バンプ６の粒界長さが１／２まで減少するまで実施（具体的には１０００サイクル）した状態におけるガラス転移温度である。なお、アンダーフィル樹脂７のガラス転移温度Ｔｇは熱機械分析装置（ＴＭＡ）や動的粘弾性測定装置（ＤＭＡ）等を用いた熱分析により測定した値である。
図２から明らかなように、実施例および比較例のアンダーフィル樹脂のキュア処理直後のガラス転移温度Ｔｇ１はいずれも約６８℃である。比較例のアンダーフィル樹脂は半田バンプの粒成長後（ＴＣＴ後）のガラス転移温度Ｔｇ２がキュア処理直後のガラス転移温度Ｔｇ１からほとんど変化していないのに対して、実施例のアンダーフィル樹脂は半田バンプの粒成長後（ＴＣＴ後）のガラス転移温度Ｔｇ２が約１００℃まで上昇していることが分かる。このように、実施形態の半導体装置１におけるアンダーフィル樹脂７は、熱サイクルや熱応力に基づく半田バンプ６の粒成長に伴って、ガラス転移温度がキュア処理直後の値Ｔｇ１から粒成長後の値Ｔｇ２まで上昇するものである。
図３は実施例のアンダーフィル樹脂を用いた半導体装置１におけるＴＣＴ後の半田バンプ６の状態を拡大して示す断面写真である。図４は比較例のアンダーフィル樹脂を用いた半導体装置におけるＴＣＴ後の半田バンプの状態を拡大して示す断面写真である。図３および図４から明らかなように、比較例のアンダーフィル樹脂を用いた半導体装置ではＴＣＴ後の半田バンプにクラックが生じてオープン不良が発生しているのに対し、実施例のアンダーフィル樹脂を用いた半導体装置ではＴＣＴ後の半田バンプにクラック等が生じておらず、半田バンプによる接続部の信頼性が高いことが分かる。これはアンダーフィル樹脂のガラス転移温度Ｔｇが半田バンプの粒成長に伴って上昇することで、アンダーフィル樹脂による半田バンプの保護性が向上することに基づくものである。
上述したように、この実施形態の半導体装置１はアンダーフィル樹脂７のガラス転移温度Ｔｇが半田バンプ６の粒成長に伴ってＴｇ１からＴｇ２まで上昇するため、熱サイクルや熱応力で脆化した半田バンプ６の保護性を高めることができる。従って、半田バンプ６による接続部のオープン不良の発生を抑制することが可能となる。ここで、アンダーフィル樹脂７は半田バンプ６の粒成長後のガラス転移温度Ｔｇ２がキュア処理直後のガラス転移温度Ｔｇ１から５％以上上昇する（１．０５Ｔｇ１≦Ｔｇ２）ものであることが好ましい。Ｔｇ１からＴｇ２までの上昇割合が５％未満であると、アンダーフィル樹脂７による粒成長後の半田バンプ６の保護性を十分に高めることができない。
さらに、アンダーフィル樹脂７のキュア処理直後のガラス転移温度Ｔｇ１は１１０℃未満であることが好ましい。アンダーフィル樹脂７のガラス転移温度Ｔｇ１が１１０℃以上であると、キュア処理における熱応力（残留応力）が増大し、半導体チップ３の絶縁保護膜や層間絶縁膜にクラックや層間剥離等が生じやすくなる。アンダーフィル樹脂７のキュア処理時における半導体チップ３への応力付加をより一層低減する上で、アンダーフィル樹脂７のガラス転移温度Ｔｇ１は１００℃以下であることがさらに好ましい。
ただし、アンダーフィル樹脂７のガラス転移温度Ｔｇ１が低すぎると、半田バンプ６の粒成長に伴ってアンダーフィル樹脂７のガラス転移温度Ｔｇが上昇したとしても、粒成長後のガラス転移温度Ｔｇ２を十分に高めことができないおそれが生じる。このような点から、アンダーフィル樹脂７のガラス転移温度Ｔｇ１は６０℃以上であることが好ましい。このように、アンダーフィル樹脂７のガラス転移温度Ｔｇ１は１１０℃未満、さらには６０℃以上１００℃以下の範囲であることが好ましい。
半田バンプ６の粒成長後におけるアンダーフィル樹脂７のガラス転移温度Ｔｇ２は１２５℃未満であることが好ましい。ガラス転移温度Ｔｇ２が１２５℃以上になると、ＴＣＴ時に半導体チップ３の電極パッド５等に対して付加される応力が増大し、半導体チップ３の絶縁保護膜や層間絶縁膜にクラックや層間剥離が生じやすくなる。半導体チップ３のクラックや層間剥離をより再現性よく抑制する上で、アンダーフィル樹脂７のガラス転移温度Ｔｇ２は１２０℃以下であることがさらに好ましい。
ただし、アンダーフィル樹脂７のガラス転移温度Ｔｇ２が低すぎると、半田バンプ６の保護性を十分に高めことができないため、アンダーフィル樹脂７のガラス転移温度Ｔｇ２は９０℃以上であることが好ましい。このように、アンダーフィル樹脂７のガラス転移温度Ｔｇ２は１２５℃未満、さらには９０℃以上１２０℃以下の範囲であることが好ましい。なお、アンダーフィル樹脂７のガラス転移温度Ｔｇ１とガラス転移温度Ｔｇ２はＴｇ１＜Ｔｇ２の関係、さらには１．０５Ｔｇ１≦Ｔｇ２の関係を満たすものである。
上述した半田バンプ６の粒成長に伴ってガラス転移温度Ｔｇが上昇するアンダーフィル樹脂７は、例えばキュア処理で完全に硬化していない熱硬化樹脂を適用することにより実現することができる。完全に硬化していない熱硬化樹脂について、アンダーフィル樹脂７をエポキシ系樹脂で構成する場合を例として説明する。完全に硬化していない状態とは、一般的なエポキシ系樹脂のキュア条件（１５０〜１６５℃×２時間）によるキュア処理後において、エポキシ樹脂と硬化剤との反応が若干進行し得る状態を指すものである。
熱硬化性のエポキシ系樹脂組成物は、一般的に主剤としてのエポキシ樹脂と、フェノール樹脂等のフェノール類、直鎖状脂肪族酸無水物、環状脂肪族酸無水物、芳香族酸無水物等の酸無水物、および脂肪族アミン、芳香族アミン、ポリアミン、ポリアミド等のアミン類から選ばれる少なくとも１種の硬化剤とを混合して構成される。なお、エポキシ系樹脂組成物が一般的な充填剤や添加剤、すなわちシリカ、アルミナ、炭酸カルシウム等の無機充填剤、着色剤、カップリング剤を含んでいても良いことは言うまでもない。
上述した硬化剤のうち、フェノール類や酸無水物を使用する場合には、イミダゾール等の硬化促進剤が併用される。硬化促進剤は一般的にエポキシ樹脂とフェノール類や酸無水物との反応が完結するように添加される。このような硬化促進剤の添加量を減らし、エポキシ樹脂とフェノール類や酸無水物との反応速度を遅らせることによって、キュア処理後に完全には硬化していない熱硬化樹脂からなるアンダーフィル樹脂７が得られる。このようなアンダーフィル樹脂７は、キュア処理後のガラス転移温度Ｔｇが低く抑えられ、半田バンプ６を粒成長させる熱サイクルや熱応力で硬化反応が進行するため、半田バンプ６の粒成長に伴ってガラス転移温度Ｔｇが上昇する。
アミン類からなる硬化剤を使用する場合には、アミン類が直接エポキシ樹脂と反応するため、一般的に硬化促進剤は使用しない。硬化剤としてのアミン類は、一般的にキュア処理後に未反応のエポキシ樹脂が残らないように、エポキシ樹脂の反応を完結させることが可能な量以上に添加される。このようなアミン類（硬化剤）の添加量を減らし、エポキシ樹脂量より少ないアミン類を添加することによって、エポキシ樹脂とアミン類との反応を遅らせることができる。また、アミン類の分子量や構造によってもエポキシ樹脂との反応速度が異なり、例えばポリアミンを用いる場合には分子量が大きいほど、また構造的には直鎖状の方が反応速度を遅くすることができる。
このように、硬化剤としてのアミン類の添加量や分子量、構造を制御し、エポキシ樹脂とアミン類との反応速度を遅らせることによって、キュア処理後に完全には硬化していない熱硬化樹脂からなるアンダーフィル樹脂７が得られる。このようなアンダーフィル樹脂７は、キュア処理後のガラス転移温度Ｔｇが低く抑えられ、半田バンプ６を粒成長させる熱サイクルや熱応力で硬化反応が進行するため、半田バンプ６の粒成長に伴ってガラス転移温度Ｔｇが上昇する。なお、ここではアンダーフィル樹脂７をエポキシ系樹脂で構成する場合について説明したが、他の熱硬化性樹脂を使用する場合にも、同様に硬化剤の種類や量を制御することによって、半田バンプ６の粒成長に伴ってガラス転移温度Ｔｇが上昇するアンダーフィル樹脂７を実現することができる。
なお、本発明は上記した実施形態に限定されるものではなく、配線基板と半導体チップとをフリップチップ接続すると共に、それらの間の隙間に熱硬化性樹脂からなるアンダーフィル樹脂を充填した各種構造の半導体装置に適用することができる。そのような半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
１…半導体装置、２…配線基板、３…半導体チップ、４…接続パッド、５…電極パッド、６…半田バンプ、７…アンダーフィル樹脂、８…封止樹脂。

Claims (5)

  1. チップ搭載領域と、前記チップ搭載領域内に配置された接続パッドとを有する配線基板と、
    前記配線基板の前記チップ搭載領域上に搭載され、前記接続パッドと半田バンプを介して接続された電極パッドを有する半導体チップと、
    前記配線基板と前記半導体チップとの間の隙間に充填され、熱硬化された熱硬化性樹脂からなるアンダーフィル樹脂とを具備し、
    前記アンダーフィル樹脂は前記半田バンプの結晶粒の成長に伴ってガラス転移温度Ｔｇが上昇することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記アンダーフィル樹脂の前記熱硬化後のガラス転移温度をＴｇ１、前記半田バンプの結晶粒の成長に伴って上昇した後のガラス転移温度をＴｇ２としたとき、前記ガラス転移温度Ｔｇ２は前記ガラス転移温度Ｔｇ１に対して１．０５Ｔｇ１≦Ｔｇ２の関係を満足することを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記アンダーフィル樹脂の前記熱硬化後のガラス転移温度Ｔｇ１は１１０℃未満であり、前記アンダーフィル樹脂の上昇後のガラス転移温度Ｔｇ２は１２５℃未満であることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、
    前記アンダーフィル樹脂の前記熱硬化後のガラス転移温度Ｔｇ１は６０℃以上１００℃以下であり、前記アンダーフィル樹脂の上昇後のガラス転移温度Ｔｇ２は９０℃以上１２０℃以下であることを特徴とする半導体装置。
  5. 請求項１ないし請求項４のいずれか１項記載の半導体装置の製造方法において、
    前記半田バンプは鉛フリー半田合金からなり、かつ前記アンダーフィル樹脂は熱硬化性エポキシ樹脂組成物からなることを特徴とする半導体装置。
JP2009100020A 2009-04-16 2009-04-16 半導体装置 Active JP5658436B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009100020A JP5658436B2 (ja) 2009-04-16 2009-04-16 半導体装置
US12/723,801 US8368215B2 (en) 2009-04-16 2010-03-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100020A JP5658436B2 (ja) 2009-04-16 2009-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2010251555A true JP2010251555A (ja) 2010-11-04
JP5658436B2 JP5658436B2 (ja) 2015-01-28

Family

ID=42980373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100020A Active JP5658436B2 (ja) 2009-04-16 2009-04-16 半導体装置

Country Status (2)

Country Link
US (1) US8368215B2 (ja)
JP (1) JP5658436B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191062A (ja) * 2011-03-11 2012-10-04 Toshiba Corp 半導体装置
WO2014103934A1 (ja) * 2012-12-25 2014-07-03 三菱マテリアル株式会社 パワーモジュール
KR101568659B1 (ko) * 2013-03-29 2015-11-12 제일모직주식회사 도전성 접착층을 포함하는 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JP2000026708A (ja) 1998-05-07 2000-01-25 Mitsubishi Electric Corp エポキシ樹脂組成物及び半導体装置
JP2006313826A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 半導体装置の製造方法
WO2009038020A1 (ja) 2007-09-19 2009-03-26 Toray Industries, Inc. 電子部品用接着剤組成物およびそれを用いた電子部品用接着剤シート

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207475B1 (en) * 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP3723483B2 (ja) * 2001-10-16 2005-12-07 日本電気株式会社 電子部品装置
US6677179B2 (en) * 2001-11-16 2004-01-13 Indium Corporation Of America Method of applying no-flow underfill
JP2008042077A (ja) 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JP2000026708A (ja) 1998-05-07 2000-01-25 Mitsubishi Electric Corp エポキシ樹脂組成物及び半導体装置
JP2006313826A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 半導体装置の製造方法
WO2009038020A1 (ja) 2007-09-19 2009-03-26 Toray Industries, Inc. 電子部品用接着剤組成物およびそれを用いた電子部品用接着剤シート

Also Published As

Publication number Publication date
JP5658436B2 (ja) 2015-01-28
US20100264539A1 (en) 2010-10-21
US8368215B2 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
US20110233793A1 (en) Semiconductor device and method for manufacturing the same
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US7214561B2 (en) Packaging assembly and method of assembling the same
TWI433628B (zh) 半導體裝置
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
JP2012191062A (ja) 半導体装置
KR100809698B1 (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
JP5658436B2 (ja) 半導体装置
CA2595518C (en) Semiconductor device
US20080036083A1 (en) Semiconductor device and method of manufacturing the same
KR100713928B1 (ko) 반도체 칩 패키지
US7498198B2 (en) Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
JP3732148B2 (ja) 半導体装置の製造方法及び半導体装置
JP2010192525A (ja) 半導体装置およびその製造方法
WO2006023914A2 (en) Thermal fatigue resistant tin-lead-silver solder
JP2008277631A (ja) 半導体装置
KR20010054743A (ko) 이중 언더필 영역을 포함하는 반도체 패키지
JP4366971B2 (ja) 液状封止樹脂組成物の設計方法、および半導体装置の製造方法
JP2006313826A (ja) 半導体装置の製造方法
KR100484891B1 (ko) 간단한 공정을 통한 플립 칩 탑재 방법
JP2002076202A (ja) 半導体装置の実装構造および実装方法
Qin et al. Flip Chip Underfill for High Density Semiconductor Packaging
JP2010283216A (ja) 電子装置および電子装置の製造方法
JP2010205887A (ja) 半導体装置
KR20210045597A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R151 Written notification of patent or utility model registration

Ref document number: 5658436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350