JP2010283216A - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP2010283216A
JP2010283216A JP2009136303A JP2009136303A JP2010283216A JP 2010283216 A JP2010283216 A JP 2010283216A JP 2009136303 A JP2009136303 A JP 2009136303A JP 2009136303 A JP2009136303 A JP 2009136303A JP 2010283216 A JP2010283216 A JP 2010283216A
Authority
JP
Japan
Prior art keywords
electronic device
connection portion
connection
substrate
outflow prevention
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009136303A
Other languages
English (en)
Inventor
Ichiro Hirata
一郎 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009136303A priority Critical patent/JP2010283216A/ja
Publication of JP2010283216A publication Critical patent/JP2010283216A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】使用温度の変化が激しい環境下においても、クリープひずみによるクラック、金属結晶粒の粗大化によるクラック、を生じさせないはんだ接続信頼性の高い電子装置を提供する。
【解決手段】電子装置は、電子部品１と基板２とが接続部３によって電気的に接続され、前記接続部３を低融点はんだとすることにより、使用環境において液相状態になる。また、接続部流出防止層４を設け、接続部３が溶融した際の体積膨張を吸収させる。
【選択図】図２

Description

本発明は、電子装置および電子装置の製造方法に関する。
近年、電子機器を構成する電子部品の小型・薄型化が必要とされている。例えば、半導体部品では、前記半導体部品の外周に端子を配置したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が使用されることが多かった。しかし、前記ＱＦＰの場合、入出力端子数の増加に伴い、半導体部品の外形寸法が増大する。そのため、小型・薄型化の観点から、半導体部品の底面にボール状の突起端子を配したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等も使用されるようになった。
一方、電子部品と基板との電気的接続部には、溶融温度が２００℃以上である高融点はんだ（通常、Ｓｎ−Ａｇ−Ｃｕ合金はんだ）が通常使用されており、使用環境において前記高融点はんだは、固体金属である。一般的に固体金属材料では、温度変化および時間経過と共にひずみが発生するクリープ現象が見られる。接続部が高融点はんだ等の固体金属である電子装置においても、電子装置自体の発熱および環境温度等による温度変化に対する各部品の熱膨張率の違いによって応力が生じ、時間経過に伴って前記接続部にクリープひずみが発生する。このクリープひずみが蓄積すると、前記接続部内にクラックが発生する。また、一般的にはんだ等の合金材料では、金属結晶粒は、時間経過に伴って粗大化する性質がある。この粗大化した金属結晶粒の境界面を前記クラックが進展することにより、電子装置接続部は破断する。
熱膨張率の違いによる応力を緩和するため、電子装置接続部周辺に応力緩和層を形成した電子装置が報告されている。このような電子装置に関する先行技術文献としては、例えば、特許文献１および２がある。
図４に、特許文献１記載の電子装置の構成を示す。図示の通り、この電子装置においては、接続部１３を介して、基板１とＢＧＡである電子部品２とが電気的に接続されている。また、前記基板１と前記電子部品２との隙間にアンダーフィル樹脂を充填、硬化させることにより、前記接続部１３周辺に応力緩和層１４を形成している。この結果、前述のクリープひずみを、前記接続部１３だけではなく、前記応力緩和層１４でも受け持つことができるため、接続部に集中していたクリープひずみをある程度低減できる。
図５に、特許文献２記載の電子装置の構成を示す。図示の通り、この電子装置においては、基板１と、応力緩和層１５および導体１６が形成された電子部品２とが、接続部１３を介して電気的に接続されている。また、前記基板１と前記電子部品２との隙間にアンダーフィル樹脂を充填、硬化させることにより、前記接続部１３周辺に前記応力緩和層１５を形成し、前記導体１６の接合部分周辺には、封止樹脂１７が形成されている。前記応力緩和層１５を設けた結果、前述のクリープひずみはある程度低減できる。
図６に、特許文献３記載の電子装置の構成を示す。図示の通り、この電子装置においては、基板１と電子部品２とが、電子装置の使用環境温度下で固相接続部２３と液相接続部２４とを有する接続部２５を介して電気的に接続されている。この結果、前述のクリープひずみは、前記液相接続部２４が応力を吸収することによってある程度低減できる。
特開平１１−１６３０４９号公報 特開２００３−０２０４０４号公報 特開平８−３１８３５号公報
電子装置接続部の高信頼性確保の要請は、特に、電子機器が高温環境下で使用される場合に顕著である。例えば、自動車において、省スペース化のために、使用時の温度が約１３０℃となるエンジンルーム付近に電子機器を設置する必要がある。このような電子機器は、温度変化が非常に激しい環境下に置かれるため、前述のクリープひずみによるクラック発生、金属結晶粒の粗大化によるクラック進展の結果起こる、電子装置接続部の破断が特に深刻な問題となる。そのため、例えば、自動車業界等において、高い接続信頼性を有する電子装置が必要とされる。
前述のように、特許文献１および２記載の電子装置においては、電子装置接続部周辺に応力緩和層を形成し、クリープひずみによるクラック発生、金属結晶粒の粗大化によるクラック進展の結果生じる電子装置接続部の破断という問題を解決することにより、電子装置の接続信頼性の確保を図っている。しかしながら、いずれの電子装置も、前記問題の根本的な解決には至らない。以下にその理由を述べる。
特許文献１および２のいずれに記載の電子装置においても、発生したクリープひずみの一部を応力緩和層に引き受けさせ、接続部にかかる応力を低減している。しかし、接続部にかかる応力が全て解消するわけではない。また、いずれの電子装置においても、接続部は、固体金属により形成されているため、接続部を構成する金属結晶粒は、時間経過に伴って粗大化する性質を有することに変わりはない。したがって、これらの電子装置では、前記問題の根本的な解決は不可能であり、充分な接続信頼性を確保できない。
また、特許文献３記載の電子装置においては、使用環境温度下で液相接続部と固相接続部とを有する接続部を用いて、前述の破断の解決を図っている。しかしながら、この電子装置も、前記問題の根本的な解決には至らない。以下にその理由を述べる。
特許文献３の電子装置の接続部は、使用環境温度下で液相接続部だけでなく、固相接続部も有している。そのため、使用環境温度下で液相接続部周辺の応力が解消されても、接続部全体ではクリープひずみが蓄積されている場合がある。また、使用環境温度に関わらず、粗大化した金属結晶粒を含む固相接続部が常に存在している点では、接続部が固体金属である電子装置と同様であり、金属結晶粒の粗大化の問題は解決されていない。したがって、この電子装置でも、前記問題の根本的な解決はされておらず、充分な接続信頼性を確保できない。
そこで、本発明は、接続信頼性の高い電子装置を提供することを目的とする。
前記目的を達成するために、本発明の電子装置は、
電子部品と基板とが接続部によって電気的に接続され、前記接続部が、使用環境において液相状態になることを特徴とする。
本発明によれば、接続信頼性の高い電子装置を提供できる。
図１は、本発明の実施形態１の構成を示す側面断面図である。 図２は、本発明の実施形態２の構成を示す側面断面図である。 図３は、本発明の製造方法の構成を示す側面断面図である。 図４は、特許文献１記載の電子装置に係る構成を示す側面断面図である。 図５は、特許文献２記載の電子装置に係る構成を示す側面断面図である。 図６は、特許文献３記載の電子装置に係る構成を示す側面断面図である。
以下、図面を参照しながら、本発明の実施形態についてさらに詳しく説明する。ただし、本発明は以下の実施形態に限定されない。例えば、以下の実施形態では、ＢＧＡ等を使用した電子装置および電子装置の製造方法について説明しているが、本発明は、他の電子装置および電子装置の製造方法にも適用できる。
（実施形態１）
図１は、本実施形態の電子装置の一例の構成を示す断面図である。図示のように、本実施形態の電子装置は、電子部品１と基板２とが、接続部３により電気的に接続されて構成されている。なお、ＢＧＡでは、電子部品と基板とを接続する接続部が多数存在することが通常であるが、図面の簡略化および明瞭化のために、図１〜６では２つの接続部のみ図示することとする。
前記接続部３は、使用環境温度よりも低い溶融温度を有するため、前記接続部３は、使用時に液相となる。したがって、クリープひずみの発生、および、粗大化した金属結晶粒の発生という固体金属特有の問題が根本的に解決されている。したがって、前記接続部３を有する本実施形態の電子装置では、長期に亘る接続信頼性が得られる。この効果は、高温使用環境下で使用する電子装置の場合、特に顕著である。具体的な使用環境としては、特に制限されないが、例えば、自動車等での使用があげられる。具体的な使用環境温度は、特に制限されないが、例えば、１００℃〜３００℃である。
前記接続部３の材料は、特に制限されず、従来公知の材料が使用できる。具体的には、例えば、はんだ等があげられる。前記はんだは、使用環境温度よりも低い溶融温度を有するはんだであることが好ましい。前記はんだの材料としては、特に制限されず、例えば、Ｓｎ−Ｉｎ、Ｉｎ−Ａｇ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ、Ｓｎ−Ｓｂ等および、前記材料に特定の添加元素をさらに加えた材料等があげられる。中でも、低融点はんだ材料である、Ｓｎ−Ｉｎ、Ｉｎ−Ａｇが好ましく、Ｓｎ−５２Ｉｎ（溶融温度１１７℃）、Ｉｎ−３Ａｇ（溶融温度１４１℃）がさらに好ましい。
前記電子部品１の形態は、特に制限されず、パッケージされていても、パッケージされていなくてもよい。具体的な形態としては、例えば、ＢＧＡ、ＱＦＰ等があげられる。
前記基板２の材料は特に制限されず、例えば、有機基板、無機基板等があげられる。前記有機基板としては、例えば、ガラス繊維にエポキシ樹脂を含侵させたガラスエポキシ基板、液晶ポリマー基板、テフロン（登録商標）基板等があげられる。前記無機基板としては、例えば、ガラスセラミック基板等があげられる。これらの基板は、単体で用いてもよいし、例えば、ＡｌやＣｕ等の金属板等と一体化したメタルベース基板等として用いてもよい。
（製造方法）
次に、図３（ａ）に基づき、本実施形態の電子装置の製造方法を説明する。同図（ａ）は、前記電子部品１を前記接続部３により前記基板２に接続する前記接続工程を含む本実施形態の電子装置製造方法を示す。
〔接続工程〕
まず、前記接続工程を行う。図３（ａ）に示すように、接続部３を形成した電子部品１を、クリームはんだを塗布した基板２の所定の位置に搭載する。次に、前記接続部３の溶融温度よりも高い温度下で前記電子部品１と前記基板２とを前記接続部３を介して接合し、温度を下げて前記接続部３を凝固させる。ただし、これは一例であって、前記接続工程は特に制限されず、従来公知の方法が使用できる。具体的には、例えば、印刷法、ボール法、メッキ法、バンプボンダを用いる方法、スパッタ法、蒸着法、打ち抜き法等があげられ、これらの方法を１種あるいは２種以上組み合わせて用いてもよい。前記接続部３がはんだである場合、前記接続工程としては、印刷法、ボール法が好ましい。このようにして、本実施形態の電子装置を製造可能である。ただし、本実施形態の電子装置を製造する方法は、この例に限定されない。
（実施形態２）
図２は、本実施形態の電子装置の他の例の構成を示す断面図である。図示のように、本実施形態の電子装置は、電子部品１と基板２との間の接続部３が存在しない部分に、前記接続部３を覆う接続部流出防止層４が形成されている。また、補強層５が、前記電子部品１周囲および前記基板２に接して、かつ前記接続部流出防止層４の側面の少なくとも一部を囲むように形成されている。以上の構成以外は、本実施形態の電子装置は、実施形態１の電子装置と同一の構成となっている。
前記接続部流出防止層４の材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、有機材料、無機材料等があげられる。前記有機材料としては、従来公知の材料が使用でき、特に制限されないが、例えば、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、ゴム等があげられる。前記熱硬化性樹脂の中でも、ポリイミド樹脂が好ましい。前記接続部流出防止層４は、電子装置使用環境において溶融しない材料により形成されていることが好ましい。また、高温環境下で接続部３が溶融した際の体積膨張を、前記接続部流出防止層４で吸収するため、前記接続部流出防止層４は、低弾性率を有することが好ましい。これにより、接続部３の体積膨張により、前記接続部流出防止層４が損傷し、接続部３が流出することを防止でき、電子装置の接続信頼性がさらに向上する。なお、接続部３にＳｎ−Ａｇ−Ｃｕ系はんだ材料を用いた場合、溶融時の体積膨張は約４％である。本実施形態の半導体装置において、前記接続部流出防止層４の弾性率は、特に制限されないが、前記補強層よりも弾性率が低いことが好ましい。具体的な弾性率としては、例えば、１ＧＰａ〜１０ＧＰａであり、好ましくは、４ＧＰａ〜１０ＧＰａである。前記弾性率は、例えば、ＪＩＳ Ｋ ６９１１に準じて求めることができる。また、前記熱硬化性樹脂が、前記接続部の溶融温度よりも低い硬化温度を有することが好ましい。前記無機材料としては、従来公知の材料が使用でき、特に制限されないが、例えば、シリカフィラー等の無機充填剤等があげられる。また、前記有機材料、無機材料等は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。
また、前記接続部３を覆う前記接続部流出防止層４は、前記電子部品１と基板２との間の前記接続部３が存在しない部分の全部または一部に形成されていればよく、特に制限されない。これにより、前記接続部３が使用時に液相となっても、前記接続部流出防止層４により前記接続部３の流出を防止できる。なお、本実施形態の電子装置では、前記電子部品１と前記基板２との間の前記接続部３が存在しない部分のほぼ全域に形成されているが、本発明は、これに限定されない。
前記補強層５の材料は特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、有機材料、無機材料等があげられる。前記有機材料としては、従来公知の材料が使用でき、特に制限されないが、例えば、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、ゴム等があげられる。前記熱硬化性樹脂の中でも、エポキシ樹脂が好ましい。前記補強層５は、電子装置使用環境において溶融しない材料により形成されていることが好ましい。また、電子装置の耐衝撃性が向上するため、前記補強層５は、高弾性率を有することが好ましい。本実施形態の半導体装置において、前記補強層５の弾性率は、特に制限されないが、例えば、１０ＧＰａを超え４０ＧＰａ以下の範囲である。前記弾性率は、例えば、ＪＩＳ Ｋ ６９１１に準じて求めることができる。前記接続部流出防止層４が低弾性率を有し、かつ、前記補強層５が高弾性率を有するために、接続部３の溶融による体積膨張の影響を吸収しつつ、電子装置の耐衝撃性を維持することが可能になる。また、前記熱硬化性樹脂の硬化温度は任意のものが選択可能である。前記無機材料としては、従来公知の材料が使用でき、特に制限されないが、例えば、シリカフィラー等の無機充填剤等があげられる。また、前記有機材料、無機材料等は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。
前記補強層５は、前記電子部品１周囲および前記基板２に接して、かつ前記接続部流出防止層４の側面の少なくとも一部を囲むように形成されていればよく、特に制限されない。前記補強層５は、前記接続部流出防止層４を完全に覆っていてもよいし、一部を覆っていてもよく、特に制限されないが、耐衝撃性向上のために、前記補強層５は、前記接続部流出防止層４を完全に覆っていることが好ましい。また、前記補強層５は、前記接続部流出防止層４と接触していてもよいし、接触していなくてもよい。
（製造方法）
次に、図３に基づき、本実施形態の電子装置製造方法を工程順に説明する。同図（ａ）は、前記接続工程を示す。同図（ｂ）は、前記電子部品と前記基板との間に前記接続部流出防止層を形成させる前記接続部流出防止層形成工程を示す。同図（ｃ）は、前記電子部品周囲に前記補強層を形成させる補強層形成工程を示す図である。同図（ａ）から（ｃ）において、同一部分には、同一符号を付している。また、以下の各工程には、いずれも従来公知の方法を適宜適用可能である。なお、本発明の電子装置の製造方法はこれには制限されない。例えば、前記接続部流出防止層と前記補強層とを有さない本発明の電子装置の製造方法は、前記接続工程を有していればよい。また、例えば、前記接続部流出防止層が形成され、前記補強層を有さない本発明の電子装置の製造方法は、前記接続工程と前記接続部流出防止層形成工程とを有していればよい。
〔接続工程〕
まず、前記接続工程を行う。前記接続工程は、例えば、実施形態１の場合と同様にして行うことができる。
〔接続部流出防止層形成工程〕
次に、前記接続部流出防止層形成工程を行う。図３（ｂ）に示すように、電子部品１と基板２との間の前記接続部３が存在しない部分に前記接続部流出防止層４を形成させる。前記接続部流出防止層４の形成方法は、特に制限されず、従来公知の方法が用いられる。例えば、前記接続部流出防止層４を前記電子部品１と前記基板２との間に充填した後、前記接続部流出防止層４を硬化させる方法等があげられる。また、前記接続部流出防止層４の硬化等の温度は、特に制限されないが、前記接続部３を全く溶融させずに前記接続部流出防止層４を硬化させるために、前記硬化等の温度は、前記接続部３の溶融温度よりも低いことが好ましい。
〔補強層形成工程〕
さらに次に、前記補強層形成工程を行う。図３（ｃ）に示すように、前記電子部品周囲に前記補強層５を形成させる。前記補強層５の形成方法は、特に制限されず、従来公知の方法が用いられるが、例えば、前記補強層５を前記電子部品１の周囲に塗布した後、硬化させる方法等があげられる。また、前記補強層５の形成は、前記接続部流出防止層４の形成終了後に行ってもよいし、形成終了前に行ってもよい。なお、前記接続部流出防止層４の形成終了後に前記補強層５を形成させる場合、前記接続部３が溶融しても前記接続部流出防止層４が前記接続部３の周囲を保持しているため、前記補強層５の硬化等の温度は任意に選択できる。また、前記接続部流出防止層４の形成終了前に前記補強層５を形成させる場合、前記補強層５の硬化等の温度は、特に制限されないが、前記接続部３を全く溶融させずに前記補強層５を硬化させるために、前記硬化等の温度は、前記接続部３の溶融温度よりも低いことが好ましい。このようにして、本実施形態の電子装置を製造可能である。ただし、本実施形態の電子装置を製造する方法は、この例に限定されない。
（用途）
前述のとおり、本発明の電子装置は、クリープひずみの発生、および、金属結晶粒の粗大化の発生という問題を根本的に解決しているため、接続部の破断を完全に防止でき、長期間の高接続信頼性が確保できる。従って、本発明の電子装置は、クリープひずみが増大しやすい高い環境温度下での使用に特に適している。具体的な用途としては、例えば、自動車等で使用する電子機器等があげられる。例えば、前記自動車の走行中は、接続部が溶融状態となることにより、クリープひずみおよび金属結晶粒の粗大化は完全に解消される。また、例えば、前記自動車が走行を停止したときは、環境温度が前記接続部の溶融温度より低くなることにより、前記接続部は凝固し、体積も元に戻る。前記自動車の停止中には環境温度の大きな変化は無いので、クリープひずみが発生することはほとんど無い。ただし、以上は例示であって、本発明の電子装置の用途は限定されず、広い分野に適用可能である。
次に、本発明の実施例について説明する。なお、本発明は、下記の実施例によってなんら限定ないし制限されない。
［実施例１］
以下に示す電子装置製造方法により、図２記載の電子装置を作製した。
（電子装置の作製）
〔接続工程〕
まず、ＢＧＡ構造を有する電子部品（ＮＥＣエレクトロニクス（株）製、ファインピッチＢＧＡ）を、電子部品１とした。この電子部品１には、低融点はんだ材料により接続部３が形成されている。次に、クリームはんだが塗布された基板（（株）トッパンＮＥＣサーキットソリューションズ製、ビルドアップ・プリント配線板）を、基板２とした。この基板２の所定の位置に、前記電子部品１を搭載し、リフロー炉に導入し、処理することによって、前記接続部３を溶融した後、室温まで冷却した。このようにして、前記電子部品１と前記基板２とを、接続部３を用いて電気的に接続した。
〔接続部流出防止層形成工程〕
次に、前記電子部品１と前記基板２との隙間のうち、前記接続部３が存在しない部分に、熱硬化性樹脂を充填した後、前記熱硬化性樹脂を硬化させ、接続部流出防止層４を形成した。なお、前記アンダーフィル材の硬化温度は、前記接続部３の溶融温度よりも低いため、樹脂硬化中に前記接続部３を構成するはんだの流出は、完全に防止されている。
〔補強層形成工程〕
次に、前記電子部品１の外側面の全周にわたって、別の熱硬化性樹脂を塗布した後、前記熱硬化性樹脂を硬化させ、補強層５を形成した。以上の工程により、本実施例の電子装置が得られた。
１ 電子部品
２ 基板
３、１３、２５ 接続部
４ 接続部流出防止層
５ 補強層
１４、１５ 応力緩和層
１６ 導体
１７ 封止樹脂
２３ 固相接続部
２４ 液相接続部

Claims (12)

  1. 電子部品と基板とが接続部によって電気的に接続され、前記接続部が、使用環境において液相状態になることを特徴とする電子装置。
  2. 前記接続部が、使用環境温度よりも低い溶融温度を有するはんだであることを特徴とする、請求項１記載の電子装置。
  3. 前記電子部品と前記基板との間の前記接続部が存在しない部分の全部または一部に、前記接続部を覆う接続部流出防止層が形成されたことを特徴とする、請求項１または２記載の電子装置。
  4. 前記接続部流出防止層が、電子装置使用環境において溶融しない材料により形成されていることを特徴とする、請求項３記載の電子装置。
  5. 前記接続部流出防止層が、熱硬化性樹脂により形成されていることを特徴とする、請求項３または４記載の電子装置。
  6. 前記熱硬化性樹脂が、前記接続部の溶融温度よりも低い硬化温度を有することを特徴とする、請求項５記載の電子装置。
  7. さらに、補強層を含み、前記補強層が、前記電子部品周囲および前記基板に接して、かつ前記接続部流出防止層の側面の少なくとも一部を囲むように形成されたことを特徴とする、請求項３から６のいずれか一項に記載の電子装置。
  8. 前記補強層が、電子装置使用環境において溶融しない材料により形成されていることを特徴とする、請求項７記載の電子装置。
  9. 前記接続部流出防止層が、前記補強層よりも弾性率が低いことを特徴とする、請求項７または８記載の電子装置。
  10. 前記電子部品を前記接続部により前記基板に接続する接続工程を有することを特徴とする、
    請求項１または２記載の電子装置の製造方法。
  11. 前記電子部品を前記接続部により前記基板に接続する接続工程と、
    前記電子部品と前記基板との間に前記接続部流出防止層を形成させる接続部流出防止層形成工程とを有することを特徴とする、
    請求項３から６のいずれか一項に記載の電子装置の製造方法。
  12. 前記電子部品を前記接続部により前記基板に接続する接続工程と、
    前記電子部品と前記基板との間に前記接続部流出防止層を形成させる接続部流出防止層形成工程と、
    前記電子部品周囲に前記補強層を形成させる補強層形成工程とを有することを特徴とする、
    請求項７から９のいずれか一項に記載の電子装置の製造方法。
JP2009136303A 2009-06-05 2009-06-05 電子装置および電子装置の製造方法 Withdrawn JP2010283216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009136303A JP2010283216A (ja) 2009-06-05 2009-06-05 電子装置および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009136303A JP2010283216A (ja) 2009-06-05 2009-06-05 電子装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010283216A true JP2010283216A (ja) 2010-12-16

Family

ID=43539692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009136303A Withdrawn JP2010283216A (ja) 2009-06-05 2009-06-05 電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010283216A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065705A (ja) * 2011-09-16 2013-04-11 Panasonic Corp 電子部品の実装方法及び実装システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065705A (ja) * 2011-09-16 2013-04-11 Panasonic Corp 電子部品の実装方法及び実装システム

Similar Documents

Publication Publication Date Title
US9072204B2 (en) Electronic module and production method therefor
US20060272150A1 (en) Module and method for fabricating the same
JP2004207352A (ja) 電子部品内蔵モジュール
JP2008226946A (ja) 半導体装置およびその製造方法
JP2011222986A (ja) 半導体装置の製造方法
US20110058342A1 (en) Semiconductor Device
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US9812418B2 (en) Electronic apparatus and method for fabricating the same
WO2011092048A1 (en) Reliability enhancement of metal thermal interface
US5895976A (en) Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
JP5556808B2 (ja) 電子装置、基板および電子装置の製造方法
JP4283741B2 (ja) 樹脂モールド型モジュールとその製造方法
JP2010283215A (ja) 電子装置および電子装置を製造する方法
JP2010283216A (ja) 電子装置および電子装置の製造方法
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR100376044B1 (ko) 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
WO2012070381A1 (ja) 実装構造及び実装方法
JP5658436B2 (ja) 半導体装置
JP4979542B2 (ja) 実装構造体およびその製造方法
JP2013004648A (ja) 半導体パッケージの製造方法
JP2010267792A (ja) 半導体装置およびその製造方法
JP2000332167A (ja) 電子部品の実装方法
US20180168031A1 (en) Electronic device
JP4436179B2 (ja) 半導体装置
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120807