KR101242945B1 - 전자부품 실장 방법 - Google Patents

전자부품 실장 방법 Download PDF

Info

Publication number
KR101242945B1
KR101242945B1 KR1020087008483A KR20087008483A KR101242945B1 KR 101242945 B1 KR101242945 B1 KR 101242945B1 KR 1020087008483 A KR1020087008483 A KR 1020087008483A KR 20087008483 A KR20087008483 A KR 20087008483A KR 101242945 B1 KR101242945 B1 KR 101242945B1
Authority
KR
South Korea
Prior art keywords
electronic component
thermosetting resin
substrate
component mounting
bump
Prior art date
Application number
KR1020087008483A
Other languages
English (en)
Other versions
KR20080058362A (ko
Inventor
다다히코 사카이
히데키 에이후쿠
오사무 스즈키
사토미 가와모토
Original Assignee
나믹스 코포레이션
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나믹스 코포레이션, 파나소닉 주식회사 filed Critical 나믹스 코포레이션
Publication of KR20080058362A publication Critical patent/KR20080058362A/ko
Application granted granted Critical
Publication of KR101242945B1 publication Critical patent/KR101242945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

범프를 기판의 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서, 기판의 표면에 열경화성 수지를 액체 덩어리의 상태로 배치하고, 전자부품의 하면을 열경화성 수지에 접촉시키는 접촉 공정에서, 액체 덩어리 중 일부를 전자부품 탑재 영역 내에 배치하고, 이 일부보다도 대액량의 잔부를 전자부품 탑재 영역 바깥에 배치한 액체 덩어리 배분 상태로, 범프를 전극에 위치 맞춤해서 내리누르고, 열압착 공정에서 전자부품과 기판 사이의 간극에 열경화성 수지를 모세관 현상에 의해서 진입시킨다. 이것에 의하여, 밀봉 수지 중의 보이드 발생을 방지함과 더불어, 범프와 전극의 접합부를 열경화된 열경화성 수지에 의해 보강해서, 냉각 과정에서 발생하는 열응력에 의한 접합부의 파단을 방지한다.

Description

전자부품 실장 방법{ELECTRONIC COMPONENT MOUNTING METHOD}
본 발명은 전자부품에 형성된 범프(bump)를 기판의 전극에 금속 접합하는 전자부품 실장(實裝) 방법에 관한 것이다.
플립 칩(flip chip)이나 CSP(Chip Size Package) 등, 하면(下面)에 접속용의 범프가 설치된 전자부품의 실장은, 범프를 기판의 전극에 금속 접합함으로써 실시된다. 그리고, 실장할 때에는 전자부품과 기판 사이의 간극(間隙)을 에폭시 수지 등의 열경화성 수지에 의해 수지 밀봉하는 것이 일반적으로 실시되고 있다(예를 들면, 일본국 특개평 6-333985호 공보 참조). 이것에 의하여, 전자부품 실장 완료된 기판에 있어서 사용 상태에서의 히트 사이클(heat cycle)에 의해 범프와 전극의 접합부에 발생하는 열응력(熱應力)을 저감해서, 실장 후의 접합 신뢰성을 확보할 수 있는 효과가 있다.
이 수지 밀봉의 방법으로서, 종래로부터 범프와 전극의 금속 접합 후에, 전자부품과 기판 사이의 간극에 열경화성 수지를 주입하는, 이른바 "후도포(後塗布)"에 의한 방법(예를 들면, 일본국 특개평 7-273147호 공보 참조)과, 전자부품의 기판에의 탑재에 앞서 미리 기판 위에 열경화성 수지를 도포해 두는, 이른바 "선도포(先塗布)"에 의한 방법(예를 들면, 일본국 특개 2000-58597호 공보 참조)이 알려져 있다.
그러나, 상술(上述)한 "후도포", "선도포" 중 어느 하나의 방법에 의해 수지 밀봉을 실행하는 경우에도, 각각의 방법에 고유의 특성에 의해서 이하에 설명하는 것과 같은 문제가 생긴다. 우선, "후도포"에 의한 수지 밀봉에 있어서는, 범프와 전극을 금속 접합한 후에, 전자부품과 기판 사이의 간극에 수지를 주입하도록 하고 있기 때문에, 금속 접합 과정에서는 수지 밀봉에 의한 보강 효과를 얻을 수 없다고 하는 단점이 있다.
즉, 금속 접합 시의 고온 가열 상태로부터 상온으로 냉각되는 과정에서 기판과 전자부품의 팽창 계수의 차(差)에 의해 생기는 열응력이 범프와 전극의 접합부에 작용하여, 수지 밀봉을 실행하기 전에 이미 접합부에 미소한 크랙(crack)이나 파단(破斷)이 생길 경우가 있다. 이와 같은 문제는, 전자부품의 소형화에 의해서 범프가 미소화(微小化), 협(挾) 피치(pitch)화됨에 따라, 또한 범프를 납땜 접합할 경우에 있어서 무연(lead-free) 땜납의 채용이 진전됨에 따라, 더욱 쉽게 발생하는 경향이 있으며, 접합 신뢰성을 확보하는데 큰 문제로 되고 있다.
또한, "선도포"에 의한 수지 밀봉에 있어서는, 수지가 기판 위에 도포된 상태에서 전자부품을 기판에 대해 내리누르는 것에 기인해서, 밀봉 수지 중에 기포가 혼재하는 보이드(void)가 쉽게 발생하는 단점이 있다. 즉, 부품 탑재 전에 미리 공급된 수지가 전자부품의 하면에 의해 눌려서 넓혀지는 과정에서, 전자부품과 기판의 간극 내에 공기가 갇힌 상태 그대로 수지가 퍼짐으로써, 간극 내의 기포가 보이드로서 잔류(殘留)하는 경우가 있다.
또한, 금속 접합 시의 가열 과정에서는 수지 중의 용제 성분이나 수분이 가스화되지만, 이때, 수지가 기판과 전자부품의 간극에 갇힌 상태로 되어 있을 경우에는, 가스화한 기체가 그대로 수지 내에 잔류해서 마찬가지로 보이드가 생긴다. 이와 같은 보이드는, 수지 보강부로서의 밀봉 수지의 강도를 손상할 뿐만 아니라, 실장 후에 가열된 경우에 내부의 가스 팽창에 의해서 파열되어 부품 파손을 일으키는 원인이 되기도 하여서, 보이드의 발생은 극력 방지하는 것이 요구된다.
또한, 수지 재료로서는, 접합(경화) 후의 물성(物性)(선 팽창 계수 등)을 조정하기 위해서 충전재(filler)를 함유하는 수지가 많이 사용되고 있다. 그러나, 이와 같은 수지를 "선도포"에 의한 수지 밀봉으로 사용하면, 전극과 범프 사이에 충전재를 끼워 넣는, 이른바 "물림(biting)"이 생겨서, 접합 후의 신뢰성을 손상한다는 과제가 있다. 이 때문에, 종래에 있어서의 "선도포"의 경우는, 충전재를 함유하는 수지를 사용할 수 없다는 제약이 있다.
이와 같이, 범프를 전극에 금속 접합해 전자부품과 기판의 실장 간극을 수지 밀봉하는 전자부품 실장 방법에 있어서는, "후도포", "선도포" 중 어느 하나의 방법에 의해서 수지 밀봉을 실행하는 경우에 있어서도, 수지 밀봉에 의한 보강 효과를 충분히 확보하는 것이 곤란하다. 이 때문에, 이들 과제를 해결해서, 실장 후의 접합 신뢰성이 우수한 전자부품 실장 방법이 요구되고 있다.
따라서, 본 발명의 목적은 상기 문제를 해결하는 데에 있으며, 수지 밀봉에 의한 보강 효과를 충분히 확보할 수 있고, 실장 후의 접합 신뢰성이 우수한 전자부품 실장 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 아래와 같이 구성한다.
본 발명의 제1특징에 의하면, 전자부품에 형성된 범프를 기판의 전자부품 실장 영역에 형성된 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서,
액상(液狀)의 열경화성 수지를 상기 기판의 표면에 배치할 때에, 상기 전자부품 실장 영역 내에 배치되는 부분을 제1 부분이라고 하고, 상기 전자부품 실장 영역 바깥에 배치되는 부분을 제2 부분이라고 하면, 제2 부분이 상기 제1 부분보다 대액량(大液量)이 되도록, 상기 액상(液狀)의 열경화성 수지를 액체 덩어리의 상태로 상기 기판의 표면에 배치하고,
상기 전자부품을 유지한 열압착(熱壓着) 헤드(head)를 상기 기판을 향해 하강시켜서, 상기 전자부품의 범프 형성면을 상기 액체 덩어리 상태의 열경화성 수지의 상기 제1 부분에 접촉시킴과 더불어, 상기 범프를 상기 기판의 상기 전극에 압압(押壓)하고,
상기 범프를 상기 전극에 압압한 상태에서 상기 열압착 헤드에 의해 상기 전자부품을 가열해서, 상기 범프와 상기 전극의 금속 접합을 실행함과 더불어, 상기 기판의 상기 전자부품 실장 영역에 있어서의 상기 전자부품과의 사이에 있는 간극으로의 상기 액체 덩어리 상태의 열경화성 수지의 진입 및 진입한 열경화성 수지의 열경화 반응을 촉진시키도록 상기 열경화성 수지를 가열하여, 경화된 상기 열경화성 수지를 사이에 끼워 상기 전자부품을 상기 기판에 접합하고,
그 후, 상기 열압착 헤드를 상기 전자부품으로부터 이탈(離脫)시켜서, 상기 전자부품을 상기 기판에 실장하는, 전자부품 실장 방법을 제공한다.
본 발명의 제2특징에 의하면, 상기 액체 덩어리 상태의 열경화성 수지의 상기 제1 부분이, 상기 전자부품 실장 영역 내에 있어서의 상기 기판의 상기 전극을 덮지 않도록 배치되는, 제1특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명의 제3특징에 의하면, 상기 액상의 열경화성 수지가 상기 기판의 표면에 도포됨으로써 배치되고, 상기 도포에 의해, 상기 액체 덩어리의 상기 제1 부분이 상기 전자부품 실장 영역에 배치되고 또한 대액량의 상기 제2 부분이 상기 전자부품 실장 영역 바깥에 배치되는 상기 액체 덩어리의 형상이 형성되는, 제1특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명의 제4특징에 의하면, 상기 열경화성 수지의 액체 덩어리는, 상기 전자부품 실장 영역 바깥에 배치된 액체 덩어리 본체부와, 상기 액체 덩어리 본체부로부터 돌출해서 그 선단부가 상기 전자부품 실장 영역 내에 도달하는 혀 형상부를 갖는 일체적인 형상으로, 상기 도포에 의해 형성되는, 제3특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명의 제5특징에 의하면, 상기 열압착 헤드에 의한 상기 열경화성 수지에 대한 가열은, 상기 열경화성 수지가 경화될 때까지 계속해서 실행되는, 제1특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명의 제6특징에 의하면, 전자부품에 형성된 범프를 기판의 전자부품 실장 영역에 형성된 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서,
상기 기판의 상기 전자부품 실장 영역의 외측(外側)의 표면에 액상의 열경화성 수지를 액체 덩어리의 상태로 배치하고,
상기 전자부품을 유지한 열압착 헤드를 상기 기판을 향해 하강시켜서, 상기 범프를 상기 기판의 상기 전극에 압압함과 더불어, 상기 전자부품 실장 영역 바깥에 배치된 상기 열경화성 수지의 액체 덩어리가 상기 전자부품 실장 영역 내에 도달하도록 유동(流動)해서, 상기 전자부품의 범프 형성면에 상기 열경화성 수지의 액체 덩어리를 접촉시키고,
상기 범프를 상기 전극에 압압한 상태에서 상기 열압착 헤드에 의해 상기 전자부품을 가열해서, 상기 범프를 상기 전극과의 금속 접합을 실행함과 더불어, 상기 기판의 상기 전자부품 실장 영역에 있어서의 상기 전자부품과의 사이에 있는 간극으로의 상기 액체 덩어리 상태의 열경화성 수지의 진입 및 진입한 열경화성 수지의 열경화 반응을 촉진시키도록 상기 열경화성 수지를 가열하여, 경화된 상기 열경화성 수지를 사이에 끼워 상기 전자부품을 상기 기판에 접합하고,
그 후, 상기 열압착 헤드를 상기 전자부품으로부터 이탈시켜서, 상기 전자부품을 상기 기판에 실장하는, 전자부품 실장 방법을 제공한다.
본 발명의 제7특징에 의하면, 상기 열경화성 수지의 상기 전자부품에의 접촉은, 상기 범프가 상기 전극에 압압된 후에, 상기 전자부품 실장 영역 내에 유동한 상기 열경화성 수지의 액체 덩어리가, 상기 전자부품에 접촉함으로써 실행되는, 제6특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명의 제8특징에 의하면, 전자부품에 형성된 범프를 기판의 전자부품 실장 영역에 형성된 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서,
상기 전자부품을 유지한 열압착 헤드를 상기 기판을 향해 하강시켜서, 상기 범프를 상기 기판의 상기 전극으로 압압하면서 가열하는 열압착 공정과,
상기 열압착 공정 중에 상기 기판의 상기 전자부품 실장 영역과 상기 전자부품 사이의 간극에 액상의 열경화성 수지를 주입하는 수지 주입 공정을 포함하고,
적어도 상기 간극이 상기 열경화성 수지로 충전(充塡)되고, 또한 상기 범프가 상기 전극에 금속 접합될 때까지 상기 열압착 공정을 계속하는, 전자부품 실장 방법을 제공한다.
본 발명의 제9특징에 의하면, 상기 간극에 충전된 상기 열경화성 수지가 경화할 때까지 상기 열압착 공정을 계속하는, 제8특징에 기재한 전자부품 실장 방법을 제공한다.
본 발명에 의하면, 열압착 헤드에 의해 전자부품을 가열해서 범프와 전극을 금속 접합하는 열압착에 있어서 전자부품과 기판 사이의 간극에 열경화성 수지를 "모세관 현상"에 의해 진입시키거나, 혹은 열압착 중에 전자부품과 기판 사이의 간극에 액상의 열경화성 수지를 주입함으로써, 밀봉 수지 중에 기포가 가두어짐으로써 발생하는 보이드를 방지할 수 있는 동시에, 범프와 전극의 접합부를 미리 열경화한 열경화성 수지에 의해 보강할 수 있어, 금속 접합 후의 냉각 과정에서 발생하는 열응력에 의한 접합부의 파단(破斷)을 방지하여, 실장 후의 접합 신뢰성이 우수한 전자부품 실장 방법이 실현된다.
본 발명의 이들과 다른 목적과 특징은 첨부된 도면에 대한 바람직한 실시형태에 관련된 다음의 서술에서 명확하게 된다.
도 1A는, 본 발명의 제1실시형태에 관련된 전자부품 실장 방법의 공정 설명도로서, 열경화성 수지가 배치된 상태를 나타내는 도면.
도 1B는, 도 1A에 이어지는 상기 제1실시형태의 전자부품 실장 방법의 공정 설명도로서, 범프가 전극에 열압착되어 있는 상태를 나타내는 도면.
도 1C는, 도 1B에 이어지는 상기 제1실시형태의 전자부품 실장 방법의 공정 설명도로서, 열경화성 수지가 전자부품과 기판 사이의 간극에 진입하고 있는 상태를 나타내는 도면.
도 1D는, 도 1C에 이어지는 상기 제1실시형태의 전자부품 실장 방법의 공정 설명도로서, 수지가 열경화되어 있는 상태를 나타내는 도면.
도 1E는, 도 1D에 이어지는 상기 제1실시형태의 전자부품 실장 방법의 공정 설명도로서, 전자부품이 기판에 실장된 상태를 나타내는 도면.
도 2A는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 모식 설명도로서, 액체 덩어리가 배치된 상태를 나타내는 도면.
도 2B는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 수지 진입 상태의 모식 설명도로서, 전자부품과 기판 사이의 간극에 수지가 진입하고 있는 상태를 나타내는 도면.
도 3A는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 변형예에 관련된 수지 배치 형태의 모식 설명도.
도 3B는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 변형예에 관련된 수지 배치 형태의 모식 설명도.
도 4A는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 변형예에 관련된 수지 배치 형태의 모식 설명도.
도 4B는, 상기 제1실시형태의 전자부품 실장 방법에 있어서의 변형예에 관련된 수지 배치 형태의 모식 설명도.
도 5A는, 본 발명의 제2실시형태에 관련된 전자부품 실장 방법의 공정 설명도로서, 열경화성 수지가 배치된 상태를 나타내는 도면.
도 5B는, 도 5A에 이어지는 상기 제2실시형태의 전자부품 실장 방법의 공정 설명도로서, 범프가 전극에 열압착되어 있는 상태를 나타내는 도면.
도 5C는, 도 5B에 이어지는 상기 제2실시형태의 전자부품 실장 방법의 공정 설명도로서, 열경화성 수지가 전자부품과 기판 사이의 간극에 진입하고 있는 상태를 나타내는 도면.
도 5D는, 도 5C에 이어지는 상기 제2실시형태의 전자부품 실장 방법의 공정 설명도로서, 수지가 열경화되어 있는 상태를 나타내는 도면.
도 5E는, 도 5D에 이어지는 상기 제2실시형태의 전자부품 실장 방법의 공정 설명도로서, 전자부품이 기판에 실장된 상태를 나타내는 도면.
도 6A는, 상기 제2실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 모식 설명도로서, 전자부품 실장 영역 바깥에 열경화성 수지가 배치된 상태를 나타내는 도면.
도 6B는, 상기 제2실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 모식 설명도로서, 전자부품 실장 영역 내에 수지의 일부가 유동한 상태를 나타내는 도면.
도 7A는, 본 발명의 제3실시형태에 관련된 전자부품 실장 방법의 공정 설명도로서, 전자부품과 기판의 위치 결정이 실행되어 있는 상태를 나타내는 도면.
도 7B는, 도 7A에 이어지는 상기 제3실시형태의 전자부품 실장 방법의 공정 설명도로서, 범프가 전극에 열압착되어 있는 상태를 나타내는 도면.
도 7C는, 도 7B에 이어지는 상기 제3실시형태의 전자부품 실장 방법의 공정 설명도로서, 열경화성 수지가 전자부품과 기판 사이의 간극에 주입되어 있는 상태를 나타내는 도면.
도 7D는, 도 7C에 이어지는 상기 제3실시형태의 전자부품 실장 방법의 공정 설명도로서, 수지가 열경화되어 있는 상태를 나타내는 도면.
도 7E는, 도 7D에 이어지는 상기 제3실시형태의 전자부품 실장 방법의 공정 설명도로서, 전자부품이 기판에 실장된 상태를 나타내는 도면.
본 발명의 기술을 계속하기 전에, 첨부 도면에 있어서 동일한 부품에 대해서는 동일한 참조 번호를 붙인다.
이하에, 본 발명에 관련된 실시형태를 도면에 근거하여 상세하게 설명한다.
(제1실시형태)
도 1A∼도 1E의 각각은 본 발명의 제1실시형태의 전자부품 실장 방법의 공정 설명도, 도 2A는 본 발명의 제1실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 모식 설명도, 도 2B는 본 발명의 제1실시형태의 전자부품 실장 방법에 있어서의 수지 진입 상태의 설명도, 도 3A 및 도 3B, 또한, 도 4A 및 도 4B는 본 발명의 제1실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 변형예의 모식 설명도이다.
우선, 도 1A∼도 1E, 도 2A 및 도 2B를 참조해서, 본 제1실시형태의 전자부품 실장 방법에 대해서 설명한다. 도 1A에 있어서, 기판(1)의 표면에는 전자부품(5)이 탑재되는 전자부품 탑재 영역(혹은, 전자부품 실장 영역)(1a)이 설정되어 있고, 전자부품 탑재 영역(1a) 내에는 복수의 전극(2)이 형성되어 있다(도 2A도 참조). 전자부품(5)의 하면인 범프 형성면에는, 접속용 전극인 범프(6)가 금(金) 또는 땜납 등의 도전성 금속으로 형성되어 있다. 본 제1실시형태의 전자부품 실장 방법에 있어서는, 부품 흡착 유지용의 흡착 구멍(7a) 및 부품 가열용의 가열 수단을 구비한 열압착 헤드(7)에 의해서 전자부품(5)을 흡착 유지하여, 전자부품(5)을 가열하면서 기판(1)에 대해 압압함으로써, 각각의 범프(6)를 전극(2)과 개별적으로 금속 접합시켜서 전기적으로 접속한다.
여기서, 금속 접합으로서는 여러 가지의 접합 방법을 적용할 수 있다. 예를 들면, 범프(6)의 재질로서 금을 이용할 경우에는, 미리 공급된 땜납 접합 재료에 의해서 범프(6)를 전극(2)에 납땜 접합하는 방법이나, 금 도금된 전극(2)에 범프(6)를 압압하면서 가열해서, 범프(6)의 하단부를 전극(2)의 표면에 금속 접합하 는 방법을 이용할 수 있다. 또한, 범프(6)로서 땜납 범프를 이용할 경우에는, 열압착 헤드(7)에 의해서 전자부품(5)을 가열함으로써 범프(6)를 용융시켜서 전극(2)에 납땜 접합한다.
실장 동작의 개시 시에는, 우선 기판(1)과 전자부품(5) 사이의 간극을 수지에 의해 밀봉하기 위한 수지 배치가 실시된다. 여기서는, 기판(1)의 표면에 열경화성 수지(3)를 액체 덩어리(3A)의 상태로 배치한다(수지 배치 공정). 즉, 도 1A에 나타낸 바와 같이, 액상의 열경화성 수지(3)를 토출(吐出)하는 디스펜스 노즐(4)을 전자부품 탑재 영역(1a)의 외측에서 2차원 평면 이동시킴으로써, 전자부품 탑재 영역(1a)의 외측에 액상의 열경화성 수지(3)를 소정 형상의 덩어리 상태로 도포한 액체 덩어리(3A)를 형성한다.
이때, 열경화성 수지(3)의 수지 도포 형상은, 전자부품 탑재 영역(1a) 바깥에 도포된 액체 덩어리(3A)의 액체 덩어리 본체부(3b)와, 이 액체 덩어리 본체부(3b)로부터 돌출해서 선단부가 전자부품 탑재 영역(1a) 내에 도달하는 혀 형상부(3a)를 갖는 형상(도 2A 참조)이 되도록, 디스펜스 노즐(4)의 도포 동작을 제어한다. 그리고, 이 수지 도포 형상에 있어서, 액체 덩어리(3A) 중의 혀 형상부(3a)의 형태로 전자부품 탑재 영역(1a) 내에 진입한 일부보다도, 액체 덩어리(3A)로부터 이 일부를 제거한 잔부(액체 덩어리 본체부(3b)) 쪽이 대액량(大液量)이 되도록 수지 도포 형상이 제어되고, 이에 따라 액체 덩어리(3A) 중의 일부를 전자부품 탑재 영역(1a) 내에 배치하고, 이 일부보다도 대액량의 잔부를 전자부품 탑재 영역(1a) 바깥에 배치한 액체 덩어리 배분 상태로 한다. 그리고, 이 액체 덩어리 배분 상태는, 전술(前述)한 바와 같이, 수지 배치 공정에 있어서의 디스펜스 노즐(4)의 수지 도포 형상에 의해 실현된다. 또한, 본 명세서에 있어서, "액체 덩어리"라는 것은, 액상의 열경화성 수지가 하나로 모인 집합체인 것이며, 액체 상태가 유지되어서, 외력(外力) 등을 가함으로써 용이하게 유동하는 상태를 이루고 있다.
또한, 이 액체 덩어리 배분 상태에 있어서는, 전자부품 탑재 영역(1a) 내에 진입한 혀 형상부(3a)가 전자부품 탑재 영역(1a) 내의 전극(2)을 덮지 않도록, 수지 도포 형상을 제어하는 것이 바람직하다. 이것에 의해, 범프(6)를 전극(2)에 내리눌러서 금속 접합할 때에, 열경화성 수지(3)에 함유되는 충전재 입자가 범프(6)와 전극(2)의 접합 경계면에 물리는 일이 없이, 양호한 금속 접합이 실현된다.
이어서, 범프(6)를 전극(2)에 위치를 맞춰서, 도 1B에 나타낸 바와 같이, 전자부품(5)을 유지한 열압착 헤드(7)를 기판(1)을 향해서 하강시켜, 범프(6)를 전극(2)에 접촉시킨다. 이때, 열압착 헤드(7)에 의한 범프(6)의 가열은 이미 개시되어 있고, 범프(6)가 열경화성 수지(3)에 접촉한 시점에서는, 범프(6)는 가열된 상태에 있다. 이것에 의해, 전자부품 탑재 영역(1a) 내에 도달한 열경화성 수지(3)의 혀 형상부(3a)에 전자부품(5)의 하면을 접촉시킴과 더불어, 범프(6)를 전극(2)에 압압한다(접촉 공정). 이 접촉 공정에 있어서, 범프(6)가 전극(2)에 접촉하는 타이밍과 전자부품(5)의 하면이 열경화성 수지(3)에 접촉하는 타이밍은, 거의 동시 타이밍이면 어느 쪽이 먼저라도 좋고, 완전히 동시라도 좋다.
이어서, 열압착 헤드(7)에 의하여 범프(6)를 가열하면서 기판(1)에 압압하는 가열 공정이 시작된다. 이 가열 공정에 있어서는, 도 1C에 나타낸 바와 같이, 범프(6)를 전극(2)에 접촉시킨 상태에서, 열압착 헤드(7)에 의해 전자부품(5)을 가열해서 범프(6)와 전극(2)을 금속 접합한다. 이와 함께, 이 가열 공정을 실시함으로써, 전자부품(5)과 기판(1) 사이의 간극으로의 열경화성 수지(3)의 진입을 촉진하고(후술하는 제1가열 공정), 그 후, 이와 같이 간극 내에 진입하여 충전된 열경화성 수지(3)의 열경화 반응을 촉진한다(후술하는 제2가열 공정).
즉, 가열된 상태의 전자부품(5)에 혀 형상부(3a)가 접촉하면, 이 부분의 열경화성 수지(3)는 온도가 상승해서 점도가 저하하여 유동성이 증대한다. 이것에 의하여, 열경화성 수지(3)는 기판(1)과 전자부품(5) 사이의 간극 내에 모세관 현상에 의해 진입을 시작한다. 그리고, 도 2B에 나타낸 바와 같이, 열경화성 수지(3)가 혀 형상부(3a)의 부분으로부터 간극 내에 모세관 현상에 의해 퍼짐에 따라, 전자부품 탑재 영역(1a) 바깥에 있는 액체 덩어리(3A)의 열경화성 수지(3)는 가열되어 점도가 저하하면서 간극 내에 빨려들어가, 액체 덩어리(3A)는 서서히 축소한다. 이것에 의하여, 당초 액체 덩어리(3A)의 모양으로 공급된 열경화성 수지(3)의 대부분은, 기판(1)과 전자부품(5)의 간극 내에 진입해서 간극을 밀봉한다.
또한, 여기서 이용되는 열경화성 수지(3)는, 상술(上述)한 가열 공정에 있어서, 전극(2)과 범프(6)를 금속 접합하는 접합 과정 동안, 및 적어도 전자부품(5)의 하면과 기판 사이의 간극 내에 진입이 완료될 때까지는 액체 상태이며, 그 후에도 가열 공정을 계속함으로써 경화되도록 성분이 조정된 것을 이용한다. 이와 같이, 성분이 조정된 열경화성 수지(3)를 이용해서, 가열 공정은 2단계로 실행된다. 구체적으로는, 제1가열 공정에서, 열경화성 수지(3)의 경화 온도 이하이고, 또한, 수지의 점도를 충분히 저하시킬 수 있는 온도, 다시 말하면, 모세관 현상을 이용해서 기판(1)과 전자부품(5) 사이의 간극 내로의 수지(3)의 진입을 촉진시키는 온도로, 열경화성 수지(3)에 대한 가열을 실행해서, 간극 내에 수지(3)를 충전시킨 후, 제2가열 공정에서, 열경화성 수지(3)의 경화 온도보다도 높은 온도로 가열을 실행해서, 간극 내에 충전된 수지(3)를 확실히 열경화시킨다.
또한, 열경화성 수지(3)에 수지 성분보다도 열팽창률이 작은 실리카(silica)나 알루미나(alumina) 등의 충전재 성분을 배합함으로써, 히트 사이클에 있어서의 열응력을 완화해서 신뢰성의 저하를 방지할 수 있다. 이와 같은 열경화성 수지로서는, 예를 들면, 150℃에서의 겔화 시간(gel time)이 30초∼180초, 25℃에서의 점도가 100mPaㆍs∼100,000mPaㆍs라는 물성을 갖는 것을 이용하는 것이 바람직하다. 구체적인 예로서는, 나믹스(NAMICS) 주식회사제 칩코트(CHIPCOAT)(등록 상표) U8433L(150℃에서의 겔화 시간 110초, 25℃에서의 점도 8Paㆍs)을 들 수 있다.
열경화성 수지(3)를 간극 내에 충전시키기 위한 제1가열 공정이 실행된 후, 도 1D에 나타낸 바와 같이, 열압착 헤드(7)에 의한 가열과 압압을 계속하면서 가열 온도를 수지의 경화 온도보다도 높게 설정해서 제2가열 공정이 실행된다. 이 제2가열 공정이 실시됨으로써, 열경화성 수지(3)의 열경화 반응이 진행된다. 이것에 의하여 기판(1)과 전자부품(5) 사이에는, 범프(6)가 전극(2)에 금속 접합된 접합부의 주위를 경화된 열경화성 수지(3)에 의해 보강하는 수지 보강부(3R)가 형성된다. 그리고, 가열 공정 후에, 도 1E에 나타낸 바와 같이, 열압착 헤드(7)를 상승시켜서 전자부품(5)으로부터 떼어낸다(열압착 헤드 이탈 공정). 그리고, 이후, 전자부품(5)이 상온까지 냉각됨으로써, 전자부품(5)에 형성된 범프(6)를 전극(2)과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장의 전체 공정이 완료된다.
이 냉각 과정에 있어서, 범프(6)와 전극(2)의 접합부에는, 기판(1)과 전자부품(5)의 열팽창 계수 차(差)에 기인하는 열응력이 작용하지만, 상술한 바와 같이, 접합부는 수지 보강부(3R)에 의해서 주위를 보강하고 있기 때문에, 열응력에 의한 접합부의 파단 등의 문제는 발생하지 않는다. 그리고, 열경화성 수지(3)를 기판(1)과 전자부품(5)의 간극 내에 진입시키는 과정에 있어서, 전자부품 탑재 영역(1a)의 단부로부터 내부를 향해서 열경화성 수지(3)를 모세관 현상에 의해 진입시키도록 하고 있기 때문에, 간극 내의 공기는 진입하는 열경화성 수지(3)에 의해서 바깥으로 배제된다. 따라서, 기판(1)과 전자부품(5)의 간극 내에 기포가 잔류하는 것에 의한 보이드의 발생은 없다.
또한, 전자부품(5)과 기판(1) 사이의 간극에 열경화성 수지(3)가 진입하는 과정에 있어서, 전자부품(5)은 열압착 헤드(7)에 의해 진공 흡착에 의한 유지력이나 전자부품(5)과의 마찰력에 의해서 유지되고 있다. 따라서, 전자부품(5)이 열경화성 수지(3)의 유동에 의해서 부상(浮上)하거나 위치 어긋남이 발생하는 것이 방지되고, 열에 의해 휨 변형이 발생하기 쉬운 박형(薄型)의 전자부품을 대상으로 하는 경우에도, 위치 어긋남 등에서 기인하는 접합 불량 등의 문제를 유효하게 방지하는 것이 가능하게 된다.
또한, 전자부품(5)이 기판(1)에 대해 하강함으로써 전자부품(5)이 열경화성 수지(3)에 접촉하는 것이기 때문에, 전자부품(5)의 탑재 타이밍과 열경화성 수지(3)가 기판(1)과 전자부품(5) 사이의 간극 내에 진입을 시작하는 타이밍과의 사이의 타이밍 차가 작고, 타이밍이 불규칙한 경우도 적다. 따라서, 열경화성 수지(3)의 간극 내로의 진입 상태를 균일하게 유지할 수 있어, 대량 생산에 있어서 전자부품 실장 품질을 안정시켜서 품질 관리를 용이하게 하고 있다.
또한, 본 제1실시형태에 있어서는, 열경화성 수지(3)가 경화할 때까지 가열 공정을 계속하도록 하고 있지만, 범프(6)와 전극(2)의 접합부를 보강하는 효과를 얻을 수 있는 정도까지 열경화성 수지(3)가 경화되어 있으면, 열경화 반응이 완료되어 열경화성 수지(3)가 완전히 경화되는 것을 기다리는 일 없이 가열 공정을 종료해도 좋다. 즉, 열경화성 수지(3)의 열경화 반응이 어느 정도 진행되어 수지 보강부(3R)에 의한 접합부의 보강 효과가, 냉각 과정에 있어서의 열응력에 의한 접합부에의 부하에 대해서 충분한 레벨에 도달한 상태라면 좋다.
또한, 본 제1실시형태의 상술한 설명에 있어서는, 열경화성 수지(3)를 기판(1) 위에 도포해서 형성하는 액체 덩어리의 형상으로서, 하나의 대략 원형(圓形)의 언덕 형상의 액체 덩어리(3A)로부터 혀 형상부(3a)를 돌출시킨 형태를 나타내고 있지만, 액체 덩어리의 형상은 이것에 한정되는 것이 아니라, 예를 들면, 도 3A, 도 3B, 도 4A, 및 도 4B에 나타낸 바와 같은 변형예에 관련된 각종 형태가 채용 가능하다.
도 3A는, 하나의 액체 덩어리(3A)를 2등분한 액량의 액체 덩어리(3B)를, 전자부품 탑재 영역(1a)의 2개의 코너(corner)부에 형성하도록 한 예를 나타내고 있다. 액체 덩어리(3B)에는, 액체 덩어리(3A)와 마찬가지로 선단부가 전자부품 탑재 영역(1a) 내에 도달하는 혀 형상부(3a)가 설치되어 있다. 또한, 도 3B에 나타낸 액체 덩어리(3C)는, 액체 덩어리(3A)와 마찬가지의 대략 원형의 언덕 형상의 액체 덩어리에 있어서, 혀 형상부(3a)를 설치하지 않고 액체 덩어리(3C)의 일부(3c)가 전자부품 탑재 영역(1a) 내에 위치하도록, 수지 도포 형상을 설정한 것이다.
그리고, 도 4A는, 대략 원형의 언덕 형상의 액체 덩어리(3A)를 대신해서, 한쪽 방향으로 가늘고 긴 타원의 언덕 형상의 액체 덩어리(3D)를 전자부품 탑재 영역(1a)의 한 변을 따라 전자부품 탑재 영역(1a)의 외측에 배치한 예를 나타내고 있다. 액체 덩어리(3D)에는, 선단부가 전자부품 탑재 영역(1a) 내에 도달하는 복수의 혀 형상부(3a)가 설치되어 있다. 또한, 도 4B에 나타내는 예는, 타원의 언덕 형상의 액체 덩어리(3E)를 전자부품 탑재 영역(1a)의 한 변을 따라 배치하는 예에 있어서, 혀 형상부(3a)를 설치하지 않고, 액체 덩어리(3E)의 일부(3e)가 전자부품 탑재 영역(1a) 내에 부분적으로 위치하도록, 수지 도포 형상을 설정한 것이다. 도 3A, 도 3B, 도 4A, 및 도 4B에 나타내는 어느 예에 있어서도, 액체 덩어리 중 일부를 전자부품 탑재 영역(1a) 내에 배치하고, 이 일부보다도 대액량의 잔부를 전자부품 탑재 영역(1a) 바깥에 배치한 액체 덩어리 배분 상태로 되어 있다.
(제2실시형태)
또한, 본 발명은 상기 제1실시형태에 한정되는 것이 아니라, 기타 여러 가지 형태로 실시할 수 있다. 예를 들면, 본 발명의 제2실시형태에 관련된 전자부품 실장 방법에 대해서 도면에 근거하여 설명한다.
도 5A∼도 5E의 각각은, 본 제2실시형태의 전자부품 실장 방법의 공정 설명도이고, 도 6A 및 도 6B는, 본 제2실시형태의 전자부품 실장 방법에 있어서의 수지 배치 형태의 모식 설명도이다. 본 제2실시형태의 전자부품 실장 방법에 있어서는, 상기 제1실시형태와 마찬가지로 기판(1) 위에의 전자부품(5)의 탑재에 앞서, 수지 배치 공정을 실행하는 것이지만, 상기 제1실시형태와는 상이한 액체 덩어리 배분 상태로, 열경화성 수지(3)를 도포하도록 한 것이다.
도 5A에 있어서는, 기판(1)의 표면에는 전자부품(5)이 탑재되는 전자부품 탑재 영역(1a)이 설정되어 있고, 전자부품 탑재 영역(1a) 내에는 복수의 전극(2)이 형성되어 있다. 전자부품(5)의 하면인 범프 형성면에는, 접속용 전극인 범프(6)가 형성되어 있다.
전자부품(5)의 실장 동작의 개시 시에는, 상기 제1실시형태와 마찬가지로, 우선 기판(1)과 전자부품(5) 사이의 간극을 수지에 의해 밀봉하기 위해서 사용되는 수지의 배치가 실행된다. 여기서는 기판(1)의 전자부품 탑재 영역(1a)의 외측의 표면에, 열경화성 수지(3)를 액체 덩어리(3F)의 상태로 배치한다(수지 배치 공정). 즉, 도 5A에 나타낸 바와 같이, 액상의 열경화성 수지(3)를 토출하는 디스펜스 노즐(4)을 전자부품 탑재 영역(1a)의 외측에서 2차원 평면 이동시킴으로써, 전자부품 탑재 영역(1a)의 외측에 액상의 열경화성 수지(3)를 소정 형상의 덩어리 상태로 도포한 액체 덩어리(3F)를 형성한다.
이때, 열경화성 수지(3)의 수지 도포 형상은, 도 6A에 나타낸 바와 같이, 액체 덩어리(3F) 전체가, 전자부품 탑재 영역(1a)의 외측에 위치하도록, 디스펜스 노 즐(4)의 도포 동작을 제어한다. 이때, 액체 덩어리 형성 직후로부터 열경화성 수지(3)는 유동을 시작하여 액체 덩어리(3F)는 주위에 퍼지기 시작한다. 그리고, 시간의 경과와 함께, 유동에 의해 퍼진 액체 덩어리(3F)의 일부(3f)는, 도 6B에 나타낸 바와 같이, 전자부품 탑재 영역(1a)의 가장자리부에 도달하도록 유동한다(수지 유동 공정).
이 수지 유동 공정과 동시에, 도 5B에 나타낸 바와 같이, 범프(6)를 전극(2)에 위치 맞춤해서 전자부품(5)을 유지한 열압착 헤드(7)를 기판(1)을 향해 하강시킴으로써, 범프(6)를 기판(2)에 접촉시켜서 압압한다(압압 공정). 이와 함께, 전자부품(5)의 하면을 전자부품 탑재 영역(1a) 내에 유동한 열경화성 수지(3)에 접촉시킨다(수지 접촉 공정). 본 제2실시형태에서는, 접촉 공정은 수지 유동 공정, 압압 공정, 및 수지 접촉 공정에 의해 구성된다. 이 접촉 공정에 있어서는, 범프(6)가 전극(2)에 접촉하는 타이밍과 전자부품(5)의 하면이 전자부품 탑재 영역(1a) 내에 유동한 열경화성 수지(3)에 접촉하는 타이밍은 거의 동시 타이밍이라도 좋지만, 바람직하게는 범프(6)를 전극(2)에 접촉시켜서 압압한 후에, 전자부품 탑재 영역(1a) 내에 유동한 열경화성 수지(3)가 전자부품(5)에 접촉하는 것이 좋다. 즉, 접촉 공정에 있어서, 수지 유동 공정, 압압 공정, 및 수지 접촉 공정은, 거의 동시 타이밍으로 실시되는 경우라도 좋지만, 압압 공정이 실시되고, 그 후, 수지 유동 공정 및 수지 접촉 공정이 실시되는 경우가 더욱 바람직하다.
이것에 의하여, 범프(6)와 전극(2)의 사이에 충전재가 물리는 문제를 확실하게 방지할 수 있는 동시에, 전자부품(5)과 기판(1)의 사이에 기포가 잔류하는 보이드의 발생을 억제할 수 있다. 또한, 열경화성 수지(3)와 전자부품(5)이 접촉하는 타이밍은, 수지 배치 조건, 즉 사용하는 열경화성 수지(3)의 성상(性狀)에 따라 액체 덩어리(3F)의 형상이나 액체 덩어리 배치 위치를 조정함으로써 제어 가능하다.
이어서, 열압착 헤드(7)에 의해 범프(6)를 가열하면서 기판(1)을 압압하는 가열 공정이 시작된다. 이 가열 공정에 있어서는, 도 5C에 나타낸 바와 같이, 범프(6)를 전극(2)에 접촉시킨 상태에서, 열압착 헤드(7)에 의해 전자부품(5)을 가열해서 범프(6)를 전극(2)에 금속 접합함과 더불어, 전자부품(5)과 기판(1) 사이의 간극으로의 열경화성 수지(3)의 진입 및 진입한 열경화성 수지(3)의 열경화 반응을 촉진한다.
즉, 가열된 상태의 전자부품(5)에 전자부품 탑재 영역(1a) 내에 유동한 열경화성 수지(3)가 접촉하면, 이 부분의 열경화성 수지(3)는 온도가 상승해서 점도가 저하하여 유동성이 증대한다. 이것에 의하여, 열경화성 수지(3)는 상기 제1실시형태와 마찬가지로, 기판(1)과 전자부품(5) 사이의 간극 내에 모세관 현상에 의해 진입을 시작한다. 그리고, 열경화성 수지(3)가 간극 내에 퍼짐에 따라, 전자부품 탑재 영역(1a) 바깥에 있는 액체 덩어리(3F)의 열경화성 수지(3)는 가열되어 점도가 저하하면서 간극 내에 빨려들어가, 액체 덩어리(3F)는 서서히 축소한다. 이것에 의하여, 당초(當初) 액체 덩어리(3F)의 모양으로 전자부품 탑재 영역(1a)의 외측에 배치된 열경화성 수지(3)의 대부분은, 기판(1)과 전극(2)의 간극 내에 진입해서 간극을 밀봉한다.
이 후, 도 5D에 나타낸 바와 같이, 열압착 헤드(7)에 의한 가열과 압압을 계속함으로써, 열경화성 수지(3)의 열경화 반응이 진행한다. 이것에 의해 기판(1)과 전자부품(5)의 사이에는, 범프(6)가 전극(2)에 금속 접합된 접합부의 주위를 경화된 열경화성 수지(3)에 의해 보강하는 수지 보강부(3R)가 형성된다. 그리고, 가열 공정 후에, 도 5E에 나타낸 바와 같이, 열압착 헤드(7)를 상승시켜서 전자부품(5)으로부터 떼어낸다(열압착 헤드 이탈 공정). 그리고, 이후, 전자부품(5)이 상온까지 냉각됨으로써, 전자부품(5)에 형성된 범프(6)를 전극(2)과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장의 전체 공정이 완료된다.
본 제2실시형태에 있어서도, 상기 제1실시형태와 마찬가지의 효과를 얻을 수 있지만, 본 제2실시형태에서는, 비교적 유동하기 쉬운 성상의 열경화성 수지를 사용할 경우나, 또는 수지 배치 공정으로부터 범프를 전극에 접촉시킬 때까지의 사이에 시간 간격을 피할 수 없고, 열경화성 수지가 한도를 넘어서 유동할 우려가 있는 경우에 유용하다. 즉, 유동성이 강한 열경화성 수지(3)를 전자부품 탑재 영역(1a) 내에 도포하면, 과도하게 유동한 열경화성 수지(3)가 전극(2)을 덮는 것에 의한 충전재 물림 등의 문제가 발생할 우려가 있지만, 본 제2실시형태와 같이 전자부품 탑재 영역(1a)의 외측에 액체 덩어리(3A)를 배치함으로써, 그와 같은 문제의 발생을 방지할 수 있다.
또한, 본 제2실시형태에 있어서도, 열경화성 수지(3)가 경화할 때까지 가열 공정을 계속하도록 하고 있지만, 상기 제1실시형태와 마찬가지로, 범프(6)와 전극(2)의 접합부를 보강하는 효과가 얻어지는 정도까지 열경화성 수지(3)가 경화되어 있으면, 열경화 반응이 완료되어 열경화성 수지(3)가 완전히 경화되는 것을 기다리지 않고 가열 공정을 종료해도 좋다.
(제3실시형태)
이어서, 본 발명의 제3실시형태에 관련된 전자부품 실장 방법에 대하여 도면에 근거해서 설명한다. 도 7A∼도 7E의 각각은, 본 제3실시형태의 전자부품 실장 방법의 모식 공정도이다. 본 제3실시형태의 전자부품 실장 방법에 있어서는, 상기 제1실시형태 및 제2실시형태에서 전자부품의 탑재에 앞서 미리 공급되어 있던 열경화성 수지(3)를, 열압착 공정에서 공급하도록 한 것이다.
도 7A에 있어서, 기판(1)에는 복수의 전극(2)이 형성되어 있다. 전자부품(5)은 상기 제1실시형태에 나타내는 것과 마찬가지이고, 그 하면에는 접속용 전극인 범프(6)가 형성되어 있다. 본 제3실시형태의 전자부품 실장 방법에 있어서도, 상기 제1 및 제2실시형태와 마찬가지의 열압착 헤드(7)에 의해 전자부품(5)을 흡착 유지하여 가열하면서, 기판(1)에 대해 압압함으로써, 범프(6)를 전극(2)과 금속 접합해서 전기적 접속을 한다.
전자부품(5)의 실장 동작의 개시 시에는, 우선, 범프(6)를 전극(2)에 위치 맞춤해서, 도 7B에 나타낸 바와 같이, 전자부품(5)을 유지한 열압착 헤드(7)를 기판(1)을 향해서 하강시켜, 범프(6)를 전극(2)에 압압해서 가열한다(열압착 공정). 이때, 열압착 헤드(7)에 의한 전자부품(5)의 가열은 미리 시작되어 있으며, 전자부품(5)은 가열된 상태에 있다. 그리고, 열압착 헤드(7)의 측방(側方)에는, 수지 주입용의 디스펜스 노즐(4)이 이동해서, 수지 토출이 가능한 상태로 되어 있다.
그리고, 열압착 공정 실행 중에, 도 7C에 나타낸 바와 같이, 디스펜스 노즐(4)로부터 액상의 열경화성 수지(3)를 토출해서, 전자부품(5)과 기판(1) 사이의 간극에 열경화성 수지(3)를 주입한다(수지 주입 공정). 이때, 열경화성 수지(3)는 가열된 전자부품(5)에 접촉해서 유동화하여, 상기 제1실시형태와 마찬가지로 모세관 현상에 의해서 간극 내에 진입한다.
그리고, 도 7D에 나타낸 바와 같이, 열압착 헤드(7)에 의한 가열과 압압을 계속함으로써, 열경화성 수지(3)의 열경화 반응이 진행한다. 이것에 의하여, 기판(1)과 범프(6)의 사이에는, 범프(6)가 전극(2)에 금속 접합된 접합부의 주위를 경화된 열경화성 수지(3)에 의해 보강하는 수지 보강부(3R)가 형성된다. 그리고, 열압착 공정 후, 도 7E에 나타낸 바와 같이, 열압착 헤드(7)를 상승시켜서 전자부품(5)의 가열ㆍ압압을 정지한다. 그리고, 전자부품(5)이 상온까지 냉각됨으로써, 상기 제1실시형태와 마찬가지로, 전자부품(5)에 형성된 범프(6)를 전극(2)과 금속 접합에 의해 전기적으로 접속한 전자부품 실장의 전체 공정이 완료된다.
본 제3실시형태에 있어서도, 상기 제1 및 제2실시형태와 마찬가지로, 범프(6)와 전극(2)의 접합부를 보강하는 효과를 얻을 수 있을 정도까지 열경화성 수지(3)가 경화되어 있으면, 열경화 반응이 완료되어 열경화성 수지(3)가 완전히 경화되는 것을 기다리지 않고 열압착 공정을 종료해도 좋다. 즉, 본 제3실시형태에 있어서는, 적어도 전자부품(5)과 기판(1)의 간극이 열경화성 수지(3)로 충전되고, 또한 범프(6)와 전극(2)이 금속 접합될 때까지 열압착 공정을 계속한다.
상기 설명한 바와 같이, 상기 제1실시형태 내지 제3실시형태에 나타내는 전자부품 실장 방법에서는, 범프(6)와 전극(2)을 금속 접합하는 열압착에 있어서 전자부품(5)과 기판(1) 사이의 간극에 열경화성 수지(3)를 모세관 현상에 의해 진입시키거나, 혹은 열압착 중에 전자부품(5)과 기판(1) 사이의 간극에 열경화성 수지(3)를 주입하도록 하고 있다. 이것에 의해, 범프를 전극에 접합함과 더불어, 전자부품과 기판 사이의 간극을 "후도포", "선도포" 중 어느 하나의 수지 배치 방법에 의해 수지 밀봉하는 전자부품 실장에서 발생하고 있었던 이하와 같은 문제를 방지할 수 있다.
즉, 범프와 전극의 금속 접합 후에 밀봉 수지를 주입하는 "후도포"에서는, 금속 접합 후의 냉각 과정에서 열응력이 범프와 전극의 접합부에 작용해서, 수지 밀봉을 실행하기 전에 이미 접합부에 미소한 크랙이나 파단이 생기는 경우가 있다. 이에 반해, 본 발명의 전자부품 실장 방법에서는, 금속 접합 후의 냉각 과정에서 범프와 전극의 접합부는 미리 열경화된 밀봉 수지에 의해서 주위가 보강되어 있기 때문에, 열응력에 의한 접합부의 파단이나 크랙이 생기는 일이 없다. 이 효과는, 전자부품의 소형화에 의해서 범프가 미소화ㆍ협 피치화됨에 따라, 또한 범프를 납땜 접합할 경우에 무연 땜납을 채용할 경우에 있어서 특히 현저하게 된다.
또한, 전자부품의 탑재에 앞서 밀봉 수지를 도포하는 "선도포"에서는, 밀봉 수지 중에 기포가 혼재하는 보이드가 쉽게 발생하고, 수지 보강부로서의 밀봉 수지의 강도를 손상할 뿐만 아니라, 실장 후에 가열된 경우에 내부 가스의 팽창에 의해 파열해서 부품 파손을 일으키는 원인이 되고 있다. 이에 반해, 본 발명의 전자부품 실장 방법에서는, 전자부품 탑재 영역의 단부로부터 전자부품과 기판 사이의 간극 내에 액상의 밀봉 수지를 진입시키도록 하고 있기 때문에, 간극 내에 공기가 기포로서 잔류하는 일이 없고, 따라서 보이드의 발생을 방지할 수 있다. 또한, 본 발명의 전자부품 실장 방법에서는, 범프와 전극이 접촉하고 있는 상태에서 기판과 전자부품 사이의 간극에 열경화성 수지가 진입하도록 하고 있기 때문에, 접합 후의 물성을 조정하기 위한 충전재를 함유하는 수지를 이용해도, 범프와 전극의 사이에 충전재가 물린다고 하는 문제가 발생하지 않도록 할 수 있다.
또한, 상기 여러 가지의 실시형태 중 임의의 실시형태를 적절하게 조합함으로써, 각각이 갖는 효과를 나타내도록 할 수도 있다.
본 발명은, 첨부 도면을 참조하면서 바람직한 실시형태에 관련해서 충분히 기재되어 있지만, 이 기술의 숙련자에 있어서는 여러 가지의 변형이나 수정은 명백하다. 그와 같은 변형이나 수정은, 첨부된 청구범위에 의한 본 발명의 범위로부터 벗어나지 않는 한, 그 중에 포함된다고 이해하여야 한다.
2005년 10월 20일에 출원된 일본국 특허 출원 제2005-306122호의 명세서, 도면, 및 특허청구범위의 개시 내용은, 전체적으로 참조되어 본 명세서 중에 포함되는 것이다.
본 발명의 전자부품 실장 방법은, 실장 후의 접합 신뢰성을 확보할 수 있는 효과를 가지며, 전자부품에 형성된 범프를 기판에 형성된 전극과 금속 접합에 의해 전기적으로 접속해서 실장하는 분야에 유용하다.

Claims (9)

  1. 전자부품에 형성된 범프를 기판의 전자부품 실장(實裝) 영역에 형성된 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서,
    액상(液狀)의 열경화성 수지를 상기 기판의 표면에 배치할 때에, 상기 전자부품 실장 영역 내에 배치되는 부분을 제1 부분이라고 하고, 상기 전자부품 실장 영역 바깥에 배치되는 부분을 제2 부분이라고 하면, 상기 제2 부분이 상기 제1 부분보다 대액량(大液量)이 되도록, 상기 액상의 열경화성 수지를 액체 덩어리의 상태로 상기 기판의 표면에 배치하고,
    상기 전자부품을 유지한 열압착(熱壓着) 헤드를 상기 기판을 향해 하강시켜서, 상기 전자부품의 범프 형성면을 상기 액체 덩어리 상태의 열경화성 수지의 상기 제1 부분에 접촉시킴과 더불어, 상기 범프를 상기 기판의 상기 전극에 압압(押壓)하고,
    상기 범프를 상기 전극에 압압한 상태에서 상기 열압착 헤드에 의해 상기 전자부품을 가열해서, 상기 범프와 상기 전극의 금속 접합을 실행함과 더불어, 상기 기판의 상기 전자부품 실장 영역에 있어서의 상기 전자부품과의 사이에 있는 간극으로의 상기 액체 덩어리 상태의 열경화성 수지의 진입 및 진입한 열경화성 수지의 열경화 반응을 촉진시키도록 상기 열경화성 수지를 가열해서, 경화된 상기 열경화성 수지를 사이에 끼워 상기 전자부품을 상기 기판에 접합하고,
    그 후, 상기 열압착 헤드를 상기 전자부품으로부터 이탈시켜서, 상기 전자부품을 상기 기판에 실장하는,
    전자부품 실장 방법.
  2. 제1항에 있어서,
    상기 액체 덩어리 상태의 열경화성 수지의 상기 제1 부분이, 상기 전자부품 실장 영역 내에 있어서의 상기 기판의 상기 전극을 덮지 않도록 배치되는,
    전자부품 실장 방법.
  3. 제1항에 있어서,
    상기 액상의 열경화성 수지가 상기 기판의 표면에 도포됨으로써 배치되고, 상기 도포에 의해, 상기 액체 덩어리의 상기 제1 부분이 상기 전자부품 실장 영역에 배치되고 또한 대액량의 상기 제2 부분이 상기 전자부품 실장 영역 바깥에 배치되는 상기 액체 덩어리의 형상이 형성되는,
    전자부품 실장 방법.
  4. 제3항에 있어서,
    상기 열경화성 수지의 액체 덩어리는, 상기 전자부품 실장 영역 바깥에 배치된 액체 덩어리 본체부와, 상기 액체 덩어리 본체부로부터 돌출해서 그 선단부가 상기 전자부품 실장 영역 내에 도달하는 혀 형상부를 갖는 일체적인 형상으로, 상기 도포에 의해 형성되는,
    전자부품 실장 방법.
  5. 제1항에 있어서,
    상기 열압착 헤드에 의한 상기 열경화성 수지에 대한 가열은, 상기 열경화성 수지가 경화될 때까지 계속해서 실행되는,
    전자부품 실장 방법.
  6. 전자부품에 형성된 범프를 기판의 전자부품 실장 영역에 형성된 전극과 금속 접합에 의해 전기적으로 접속하는 전자부품 실장 방법에 있어서,
    상기 기판의 상기 전자부품 실장 영역의 외측의 표면에 액상의 열경화성 수지를 액체 덩어리의 상태로 배치하고,
    상기 전자부품을 유지한 열압착 헤드를 상기 기판을 향해 하강시켜서, 상기 범프를 상기 기판의 상기 전극에 압압함과 더불어, 상기 전자부품 실장 영역 바깥에 배치된 상기 열경화성 수지의 액체 덩어리가 상기 전자부품 실장 영역 내에 도달하도록 유동(流動)해서, 상기 전자부품의 범프 형성면에 상기 열경화성 수지의 액체 덩어리를 접촉시키고,
    상기 범프를 상기 전극에 압압한 상태에서 상기 열압착 헤드에 의해 상기 전자부품을 가열해서, 상기 범프를 상기 전극과의 금속 접합을 실행함과 더불어, 상기 기판의 상기 전자부품 실장 영역에 있어서의 상기 전자부품과의 사이에 있는 간극으로의 상기 액체 덩어리 상태의 열경화성 수지의 진입 및 진입한 열경화성 수지의 열경화 반응을 촉진시키도록 상기 열경화성 수지를 가열해서, 경화된 상기 열경화성 수지를 사이에 끼워 상기 전자부품을 상기 기판에 접합하고,
    그 후, 상기 열압착 헤드를 상기 전자부품으로부터 이탈시켜서, 상기 전자부품을 상기 기판에 실장하는,
    전자부품 실장 방법.
  7. 제6항에 있어서,
    상기 열경화성 수지의 상기 전자부품에의 접촉은, 상기 범프가 상기 전극에 압압된 후에, 상기 전자부품 실장 영역 내에 유동한 상기 열경화성 수지의 액체 덩어리가, 상기 전자부품에 접촉함으로써 실행되는,
    전자부품 실장 방법.
  8. 삭제
  9. 삭제
KR1020087008483A 2005-10-20 2006-10-18 전자부품 실장 방법 KR101242945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005306122 2005-10-20
JPJP-P-2005-00306122 2005-10-20
PCT/JP2006/320742 WO2007046416A1 (ja) 2005-10-20 2006-10-18 電子部品実装方法

Publications (2)

Publication Number Publication Date
KR20080058362A KR20080058362A (ko) 2008-06-25
KR101242945B1 true KR101242945B1 (ko) 2013-03-12

Family

ID=37962509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008483A KR101242945B1 (ko) 2005-10-20 2006-10-18 전자부품 실장 방법

Country Status (7)

Country Link
US (1) US8025205B2 (ko)
EP (1) EP1950801B1 (ko)
JP (1) JP4242442B2 (ko)
KR (1) KR101242945B1 (ko)
CN (1) CN100592485C (ko)
TW (1) TWI392034B (ko)
WO (1) WO2007046416A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
JP5631661B2 (ja) * 2010-08-27 2014-11-26 三洋電機株式会社 太陽電池モジュールの製造方法
US8912045B2 (en) * 2012-06-12 2014-12-16 International Business Machines Corporation Three dimensional flip chip system and method
TWM468013U (zh) * 2013-07-18 2013-12-11 Pram Technology Inc 電子業製程共用式可拆裝替換之打線熱板
CN106158677A (zh) * 2016-08-29 2016-11-23 广东德力光电有限公司 基于倒装芯片的封装热压工艺的热压系统及其使用方法
JP7332147B2 (ja) * 2019-08-26 2023-08-23 株式会社Joled 表示パネル、および、表示パネルの製造方法
TW202119533A (zh) * 2019-11-04 2021-05-16 台灣愛司帝科技股份有限公司 具有晶片吸附功能的晶片承載結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2000012617A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd ベアーｉｃ実装基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333985A (ja) 1993-05-24 1994-12-02 Fujitsu Ltd フリップチップ接合方法
JP3351091B2 (ja) 1994-04-01 2002-11-25 株式会社デンソー 半導体装置の実装方法
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP2000058597A (ja) 1998-08-07 2000-02-25 Toshiba Corp 電子部品実装方法
JP3708755B2 (ja) 1999-06-08 2005-10-19 Ｔｏｗａ株式会社 樹脂封止方法及び樹脂封止装置
JP2001250845A (ja) 2000-03-07 2001-09-14 Sony Corp 半導体チップ実装方法及び実装装置
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US20030132528A1 (en) 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2000012617A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd ベアーｉｃ実装基板

Also Published As

Publication number Publication date
EP1950801B1 (en) 2012-07-11
US8025205B2 (en) 2011-09-27
US20090288767A1 (en) 2009-11-26
WO2007046416A1 (ja) 2007-04-26
KR20080058362A (ko) 2008-06-25
JP4242442B2 (ja) 2009-03-25
TWI392034B (zh) 2013-04-01
CN101292336A (zh) 2008-10-22
EP1950801A4 (en) 2011-05-25
JPWO2007046416A1 (ja) 2009-04-23
TW200733263A (en) 2007-09-01
EP1950801A1 (en) 2008-07-30
CN100592485C (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
KR101242945B1 (ko) 전자부품 실장 방법
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
EP1283548A1 (en) Sealing resin for flip-flop mounting
JP5228479B2 (ja) 電子装置の製造方法
JP2002373914A (ja) 電子部品接続構造体
JP2003100809A (ja) フリップチップ実装方法
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP2007059638A (ja) 半導体装置およびその製造方法
JP3482840B2 (ja) 半導体装置の製造方法
JP3708478B2 (ja) 電子部品の実装方法
JPH1126511A (ja) バンプ付きワークの実装方法
JP2006332354A (ja) プリント回路基板の製造方法、プリント回路基板
JP5065657B2 (ja) 電子装置およびその製造方法
JP4381795B2 (ja) 電子部品実装方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
KR100347762B1 (ko) 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법
JP2005183561A (ja) 半導体装置の製造方法
JP2003100799A (ja) バンプ付きワークの実装方法
JP4501567B2 (ja) 半導体装置の製造方法
JP2008294315A (ja) 半導体装置の製造方法
JPH1074798A (ja) 半導体実装方法およびその実装構造
JPH1140606A (ja) バンプ付きワークの実装方法
JP2003500833A (ja) モールドアンダーフィルを有するチップパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 8