JP2003500833A - モールドアンダーフィルを有するチップパッケージ - Google Patents
モールドアンダーフィルを有するチップパッケージInfo
- Publication number
- JP2003500833A JP2003500833A JP2000619029A JP2000619029A JP2003500833A JP 2003500833 A JP2003500833 A JP 2003500833A JP 2000619029 A JP2000619029 A JP 2000619029A JP 2000619029 A JP2000619029 A JP 2000619029A JP 2003500833 A JP2003500833 A JP 2003500833A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- circuit chip
- mold
- underfill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
本発明の集積回路チップパッケージ１０は、複数のはんだバンプ２０により基板１４上に取り付けられた集積回路チップ１２を有している。チップ１２と基板１４との間のエアギャップをアンダーフィルするために、モールド化合物１６が使用される。チップ１２と基板１４をモールドキャビティ３６内に配置しかつトランスファモールド化合物１６を加圧してモールドキャビティ３６内に流入させることにより、集積回路チップパッケージ１０が形成される。集積回路チップ１２と基板１４との間でモールド化合物を加圧するにつれて、集積回路チップ１２と基板１４の間のエア空間がモールド化合物によりアンダーフィルされる。基板１４を介して延在するベント２６を介してのアンダーフィル中に、空気がチップ１２と基板１４との間から逃げることができる。アンダーフィルを行うと同時にチップ１２を封止するために、アンダーフィル材１６を使用してもよい。
Description
【０００１】
本発明は、集積回路チップ取付システムに関するもので、より詳しくは、集積
回路チップパッケージと、集積回路チップを基板に電気的に接合しかつ取り付け
る方法とに関するものである。
回路チップパッケージと、集積回路チップを基板に電気的に接合しかつ取り付け
る方法とに関するものである。
【０００２】
フリップチップ技術は、集積回路チップを集積回路基板又はパッケージに電気
的に接合させるための技術においてよく知られている。あるタイプのフリップチ
ップの形成は、半導体チップの活性側又は表側の各電気的相互接続パッド上に各
はんだバンプを形成することを含んでいる。次いで、前記各はんだバンプを基板
上に形成された金属回路と整列させた状態で、前記各はんだバンプを有するチッ
プがラミネート基板上へ反転される。次いで、リフロー炉内ではんだを溶融させ
ることにより、チップのはんだバンプが基板上の各金属パッドにはんだ付けされ
る。半導体チップと基板との間のはんだをリフローすることによりはんだ接合が
形成される。リフローはんだ付けプロセスによりチップが基板に取り付けられた
後に、各はんだバンプ間に狭いギャップが現れる。
的に接合させるための技術においてよく知られている。あるタイプのフリップチ
ップの形成は、半導体チップの活性側又は表側の各電気的相互接続パッド上に各
はんだバンプを形成することを含んでいる。次いで、前記各はんだバンプを基板
上に形成された金属回路と整列させた状態で、前記各はんだバンプを有するチッ
プがラミネート基板上へ反転される。次いで、リフロー炉内ではんだを溶融させ
ることにより、チップのはんだバンプが基板上の各金属パッドにはんだ付けされ
る。半導体チップと基板との間のはんだをリフローすることによりはんだ接合が
形成される。リフローはんだ付けプロセスによりチップが基板に取り付けられた
後に、各はんだバンプ間に狭いギャップが現れる。
【０００３】
通常、基板はセラミック材料又はポリマー複合ラミネートを含んでいるが、チ
ップはシリコンからなっている。これらの異なる材料のために、半導体チップと
該チップが取り付けられた基板との間に熱膨張係数の不一致がある。温度サイク
ル中に、半導体チップと基板とが異なる速度で膨張しかつ収縮する。従って、半
導体チップと基板との間のはんだ接合は、熱膨張係数の不一致のために、失敗す
る傾向がある。さらに、はんだ接合のサイズが非常に小さいので、各接合が破損
する。
ップはシリコンからなっている。これらの異なる材料のために、半導体チップと
該チップが取り付けられた基板との間に熱膨張係数の不一致がある。温度サイク
ル中に、半導体チップと基板とが異なる速度で膨張しかつ収縮する。従って、半
導体チップと基板との間のはんだ接合は、熱膨張係数の不一致のために、失敗す
る傾向がある。さらに、はんだ接合のサイズが非常に小さいので、各接合が破損
する。
【０００４】
通常、集積回路チップと基板との間のはんだ接合の強度は、半導体チップと基
板の間の空間及び各はんだ接合部周辺をアンダーフィルすることにより向上する
。アンダーフィル材は、通常、はんだ接合部に生ずる応力を緩和するポリマー接
着剤である。
板の間の空間及び各はんだ接合部周辺をアンダーフィルすることにより向上する
。アンダーフィル材は、通常、はんだ接合部に生ずる応力を緩和するポリマー接
着剤である。
【０００５】
アンダーフィルの通常の方法は、チップの２つ又は３つ以上の端部に沿って延
在する隅肉又はビード内にアンダーフィル材を供給すること、及び半導体チップ
と基板との間の間隙を全て満たすために、チップの下方で毛管作用によりアンダ
ーフィル材がチップの下方に流入可能とすることを含んでいる。各はんだバンプ
は、半導体チップと基板との間に約０．００２〜０．００５インチ（０．０５１
〜０．１２７ｍｍ）の非常に狭い間隙を形成する。よって、フィラー材はアンダ
ーフィル材が間隙内に容易に流れ込むことを妨げるので、これらの狭い各間隙を
介して流入可能であるアンダーフィル材は、フィラー材を少量だけ含んでいる。
このタイプの少量のフィラー材を有するアンダーフィル材の熱膨張係数は、半導
体チップ、はんだバンプ、及び基板の熱膨張係数に比べて極端に大きくずれてい
る。従って、より多くのフィラーを有し、よって、基板及びチップと熱膨張係数
のずれが少ないアンダーフィル材を使用することが望ましい。
在する隅肉又はビード内にアンダーフィル材を供給すること、及び半導体チップ
と基板との間の間隙を全て満たすために、チップの下方で毛管作用によりアンダ
ーフィル材がチップの下方に流入可能とすることを含んでいる。各はんだバンプ
は、半導体チップと基板との間に約０．００２〜０．００５インチ（０．０５１
〜０．１２７ｍｍ）の非常に狭い間隙を形成する。よって、フィラー材はアンダ
ーフィル材が間隙内に容易に流れ込むことを妨げるので、これらの狭い各間隙を
介して流入可能であるアンダーフィル材は、フィラー材を少量だけ含んでいる。
このタイプの少量のフィラー材を有するアンダーフィル材の熱膨張係数は、半導
体チップ、はんだバンプ、及び基板の熱膨張係数に比べて極端に大きくずれてい
る。従って、より多くのフィラーを有し、よって、基板及びチップと熱膨張係数
のずれが少ないアンダーフィル材を使用することが望ましい。
【０００６】
（図示するとすれば）図３及び図３ａが、各はんだボール１０４により基板１
０２に接着されかつ従来方法によりアンダーフィルされた集積回路チップ１００
の例を示している。集積回路チップ１００と基板１０２との間のエア空間を満た
すように、アンダーフィル材１０６が毛管作用により各はんだボール１０４間の
空間内に吸い込まれる。
０２に接着されかつ従来方法によりアンダーフィルされた集積回路チップ１００
の例を示している。集積回路チップ１００と基板１０２との間のエア空間を満た
すように、アンダーフィル材１０６が毛管作用により各はんだボール１０４間の
空間内に吸い込まれる。
【０００７】
集積回路チップと基板との間隙内にアンダーフィル材を吸入させるための毛管
作用の使用には、チップサイズ及び使用するアンダーフィル材を含む多くのファ
クタに依存して、５分から２０分かかる。従来のアンダーフィル方法の他の欠点
は、アンダーフィル材にボイドが生ずることである。
作用の使用には、チップサイズ及び使用するアンダーフィル材を含む多くのファ
クタに依存して、５分から２０分かかる。従来のアンダーフィル方法の他の欠点
は、アンダーフィル材にボイドが生ずることである。
【０００８】
従って、公知の方法よりも高速で信頼性を有するアンダーフィルを行うことが
可能である集積回路チップと基板との間の空間を完全に満たすためのアンダーフ
ィル方法に対する要求が存在する。
可能である集積回路チップと基板との間の空間を完全に満たすためのアンダーフ
ィル方法に対する要求が存在する。
【０００９】
本発明の一態様による集積回路チップパッケージは、相互接続パッドが配置さ
れた活性面を備える集積回路チップと、該集積回路チップの各相互接続パッドに
実質的に対応する各ボンディングパッドを備える第１面と，前記各ボンディング
パッドと電気的に相互接続された複数のはんだパッドを有する第２面と，を有す
る基板と、を有している。ベントホール（vent hole）が基板の第１面から第２
面へ延在しており、かつチップが基板に取り付けられた場合に、前記ベントホー
ルが集積回路の下方に位置決めされる。複数のはんだバンプが、集積回路チップ
の前記各相互接続パッドを基板の第１面の各ボンディングパッドに接合する。モ
ールドアンダーフィル材が、集積回路チップの周囲に成形される。モールドアン
ダーフィル材が、集積回路チップと基板との間の各はんだバンプを取り囲み、か
つ基板内のベントホール内に延在している。
れた活性面を備える集積回路チップと、該集積回路チップの各相互接続パッドに
実質的に対応する各ボンディングパッドを備える第１面と，前記各ボンディング
パッドと電気的に相互接続された複数のはんだパッドを有する第２面と，を有す
る基板と、を有している。ベントホール（vent hole）が基板の第１面から第２
面へ延在しており、かつチップが基板に取り付けられた場合に、前記ベントホー
ルが集積回路の下方に位置決めされる。複数のはんだバンプが、集積回路チップ
の前記各相互接続パッドを基板の第１面の各ボンディングパッドに接合する。モ
ールドアンダーフィル材が、集積回路チップの周囲に成形される。モールドアン
ダーフィル材が、集積回路チップと基板との間の各はんだバンプを取り囲み、か
つ基板内のベントホール内に延在している。
【００１０】
本発明の更なる態様は、基板に電気的に相互接続された集積回路チップをアン
ダーフィルする方法に関するものである。前記方法は、集積回路チップと基板と
をモールドキャビティ内に配置する段階と、モールド化合物をモールドキャビテ
ィ内に注入する段階と、モールド化合物をモールドキャビティ内に注入する圧力
により、モールド化合物で集積回路チップと基板との間の空間をアンダーフィル
する段階と、基板内のベントを介してのアンダーフィルする間に、集積回路チッ
プと基板との間から空気を逃がす段階と、を有している。
ダーフィルする方法に関するものである。前記方法は、集積回路チップと基板と
をモールドキャビティ内に配置する段階と、モールド化合物をモールドキャビテ
ィ内に注入する段階と、モールド化合物をモールドキャビティ内に注入する圧力
により、モールド化合物で集積回路チップと基板との間の空間をアンダーフィル
する段階と、基板内のベントを介してのアンダーフィルする間に、集積回路チッ
プと基板との間から空気を逃がす段階と、を有している。
【００１１】
本発明は、公知の方法よりも高速かつより信頼性を有したアンダーフィルをす
ることにより、公知のアンダーフィル方法の欠点に取り組んでいる。さらに、本
発明は、封止された集積回路チップパッケージを形成し、かつ同じ段階でアンダ
ーフィルを行っている。
ることにより、公知のアンダーフィル方法の欠点に取り組んでいる。さらに、本
発明は、封止された集積回路チップパッケージを形成し、かつ同じ段階でアンダ
ーフィルを行っている。
【００１２】
【発明の実施の形態】
以下、（同様の要素には同一の符合を付している）添付の図面を参照して、本
発明をより詳細に記載する。 図４において、本発明による集積回路チップパッケージ１０を例示的に示して
いる。該パッケージは、集積回路チップ１２と、基板１４と、チップを封止しか
つチップと基板との間をアンダーフィルするモールド化合物１６とを有している
。集積回路チップパッケージ１０が、図６〜図８に関して以下で記載するプロセ
スにより、モールドツール内でパッケージをトランスファモールドすることによ
り形成される。
発明をより詳細に記載する。 図４において、本発明による集積回路チップパッケージ１０を例示的に示して
いる。該パッケージは、集積回路チップ１２と、基板１４と、チップを封止しか
つチップと基板との間をアンダーフィルするモールド化合物１６とを有している
。集積回路チップパッケージ１０が、図６〜図８に関して以下で記載するプロセ
スにより、モールドツール内でパッケージをトランスファモールドすることによ
り形成される。
【００１３】
本発明による集積回路チップパッケージ１０は、従来のアンダーフィル技術を
使用して同様のパッケージを製造するよりも非常に速く製造することが可能であ
る。さらに、アンダーフィルに使用するモールド化合物１６は、同一成形段階で
集積回路チップ１２を封止する。
使用して同様のパッケージを製造するよりも非常に速く製造することが可能であ
る。さらに、アンダーフィルに使用するモールド化合物１６は、同一成形段階で
集積回路チップ１２を封止する。
【００１４】
図１及び図２を参照すると、集積回路チップ１２は、金属回路を有する上部活
性面１８を有している。チップを基板１４に電気的に相互接続するために、複数
のはんだバンプ２０が集積回路チップ１２の前記活性面１８上に形成される。集
積回路チップ１２上の各はんだバンプ２０のパターンは、各チップに応じて多様
に変化し、かつ各はんだバンプ間に約０．００２インチ（０．０５１ｍｍ）と同
程度に狭い空間を有してもよい。各はんだバンプ２０は、それ自体約０．００５
インチ（０．１２７ｍｍ）の高さを有している。
性面１８を有している。チップを基板１４に電気的に相互接続するために、複数
のはんだバンプ２０が集積回路チップ１２の前記活性面１８上に形成される。集
積回路チップ１２上の各はんだバンプ２０のパターンは、各チップに応じて多様
に変化し、かつ各はんだバンプ間に約０．００２インチ（０．０５１ｍｍ）と同
程度に狭い空間を有してもよい。各はんだバンプ２０は、それ自体約０．００５
インチ（０．１２７ｍｍ）の高さを有している。
【００１５】
図４に示すように、基板１４は、集積回路チップ１２の活性面１８の各相互接
続パッドと各はんだバンプ２０の各位置に実質的に対応して位置決めされた各ボ
ンディングパッド（図示せず）を有する上部面２２を有している。基板１４の下
部面２８は、さらに、基板の上部面の各ボンディングパッドと電気的に相互接続
された複数のはんだパッド（図示せず）を有している。基板の裏側の各はんだパ
ッドは、それぞれ集積回路チップパッケージ１０と回路基板との間の電気的相互
接続を可能とする基板はんだバンプ２４を具備している。前記はんだバンプ２４
はピンと置換してもよく、又ははんだバンプを除いてはんだパッドだけを使用し
てもよい。本発明によると、基板１４が、基板の上部面２２と下部面２８の間に
延在し、かつ集積回路チップ１２の中央に又はその近くに位置決めされたベント
ホール２６を有している。
続パッドと各はんだバンプ２０の各位置に実質的に対応して位置決めされた各ボ
ンディングパッド（図示せず）を有する上部面２２を有している。基板１４の下
部面２８は、さらに、基板の上部面の各ボンディングパッドと電気的に相互接続
された複数のはんだパッド（図示せず）を有している。基板の裏側の各はんだパ
ッドは、それぞれ集積回路チップパッケージ１０と回路基板との間の電気的相互
接続を可能とする基板はんだバンプ２４を具備している。前記はんだバンプ２４
はピンと置換してもよく、又ははんだバンプを除いてはんだパッドだけを使用し
てもよい。本発明によると、基板１４が、基板の上部面２２と下部面２８の間に
延在し、かつ集積回路チップ１２の中央に又はその近くに位置決めされたベント
ホール２６を有している。
【００１６】
集積回路チップ１２が基板１４上に位置決めされると、リフロー炉により各は
んだバンプ２０が溶かされて集積回路チップが基板に接合される。リフローされ
たチップと基板は、０．００２インチ（０．０５１ｍｍ）〜０．００６インチ（
０．１５２ｍｍ）、好ましくは約０．００３インチ（０．０７６ｍｍ）〜０．０
０５インチ（０．１２７ｍｍ）の距離Ｄだけ離間されている。
んだバンプ２０が溶かされて集積回路チップが基板に接合される。リフローされ
たチップと基板は、０．００２インチ（０．０５１ｍｍ）〜０．００６インチ（
０．１５２ｍｍ）、好ましくは約０．００３インチ（０．０７６ｍｍ）〜０．０
０５インチ（０．１２７ｍｍ）の距離Ｄだけ離間されている。
【００１７】
本発明によると、アンダーフィル材又はモールド材１６が、集積回路チップ１
２と基板１４の間に供給され、かつ各はんだバンプ２０を取り囲んでいる。アン
ダーフィル材１６は、モールド化合物の圧力がモールドツール内に作用すること
によってチップと基板との間のエアギャップ内に押し込まれる熱硬化性モールド
化合物である。アンダーフィルを提供するために、チップ１２の下方にモールド
化合物１６を強制的に流入させることは、アンダーフィル材を毛管作用によりチ
ップ下方に吸引可能とする従来方法よりも、実質的な時間の節約を提供する。
２と基板１４の間に供給され、かつ各はんだバンプ２０を取り囲んでいる。アン
ダーフィル材１６は、モールド化合物の圧力がモールドツール内に作用すること
によってチップと基板との間のエアギャップ内に押し込まれる熱硬化性モールド
化合物である。アンダーフィルを提供するために、チップ１２の下方にモールド
化合物１６を強制的に流入させることは、アンダーフィル材を毛管作用によりチ
ップ下方に吸引可能とする従来方法よりも、実質的な時間の節約を提供する。
【００１８】
モールド化合物がチップの下方に強制的に流入され、かつモールド化合物によ
ってエアポケットが閉じ込められることを防止するので、基板１４を介して延在
するベントホール２６により、空気が集積回路チップ１２と基板１６の間から逃
げることが可能である。ベントホール２６は、好ましくは、基板上部面２２のチ
ップ受容エリアの中央点近くに位置決めされている。しかしながら、各はんだバ
ンプ２０の位置は、ベントホール２６を基板のチップ受容エリアの中央から幾分
外れるように配置することを必要としてもよい。あるいは、多様なベントホール
を使用してもよい。基板１４内のベントホール２６は、その位置及びチップサイ
ズに応じて変化し、かつ好ましくは、０．００６インチ（０．１５２ｍｍ）と０
．０２０インチ（０．５０ｍｍ）の間である断面エリアを有している。
ってエアポケットが閉じ込められることを防止するので、基板１４を介して延在
するベントホール２６により、空気が集積回路チップ１２と基板１６の間から逃
げることが可能である。ベントホール２６は、好ましくは、基板上部面２２のチ
ップ受容エリアの中央点近くに位置決めされている。しかしながら、各はんだバ
ンプ２０の位置は、ベントホール２６を基板のチップ受容エリアの中央から幾分
外れるように配置することを必要としてもよい。あるいは、多様なベントホール
を使用してもよい。基板１４内のベントホール２６は、その位置及びチップサイ
ズに応じて変化し、かつ好ましくは、０．００６インチ（０．１５２ｍｍ）と０
．０２０インチ（０．５０ｍｍ）の間である断面エリアを有している。
【００１９】
図６から図８を参照すると、本発明によるアンダーフィル方法は、上部半型（
top half）３２と下部半型（bottom half）３４を有する鋳型３０を使用してい
る。鋳型の下部半型３４は、基板の下部側に各基板はんだバンプ２４を受け容れ
るためのキャビティ３６を具備している。あるいは、各モールドキャビティ３６
を除去し、かつ基板はんだバンプ２４又はピンをアンダーフィル後に取り付けて
もよい。
top half）３２と下部半型（bottom half）３４を有する鋳型３０を使用してい
る。鋳型の下部半型３４は、基板の下部側に各基板はんだバンプ２４を受け容れ
るためのキャビティ３６を具備している。あるいは、各モールドキャビティ３６
を除去し、かつ基板はんだバンプ２４又はピンをアンダーフィル後に取り付けて
もよい。
【００２０】
さらに、鋳型の下部半型３４は、基板内の中央ベントホール２６を通過するモ
ールド材を受容するために位置決めされたモールド材オーバーフローチャネル３
８を有している。オーバーフローチャネル３８内に集まるモールド材は、図４，
図７，及び図８に示すように、基板１４の下側にモールド材のオーバーフロービ
ード４８を形成する。
ールド材を受容するために位置決めされたモールド材オーバーフローチャネル３
８を有している。オーバーフローチャネル３８内に集まるモールド材は、図４，
図７，及び図８に示すように、基板１４の下側にモールド材のオーバーフロービ
ード４８を形成する。
【００２１】
鋳型の上部半型３２は、モールドキャビティ４０の上部半領域とオーバーフロ
ーキャビティ４２の上部半領域の範囲を限定している。鋳型３０の上部半型と下
部半型との間に、モールド化合物注入口４４が設けられ、該注入口を介してモー
ルド材がモールドキャビティ４０内に導入される。さらに、ベント４６がモール
ドキャビティ４０とオーバーフローキャビティ４２とを接続している。
ーキャビティ４２の上部半領域の範囲を限定している。鋳型３０の上部半型と下
部半型との間に、モールド化合物注入口４４が設けられ、該注入口を介してモー
ルド材がモールドキャビティ４０内に導入される。さらに、ベント４６がモール
ドキャビティ４０とオーバーフローキャビティ４２とを接続している。
【００２２】
本発明のモールドプロセスは、約１５０℃と１８０℃の間の作動温度、約３０
０〜１０００ｐｓｉ（０．１４４〜０．４７９ｂａｒ）の材料圧力を有するトラ
ンスファモールドプロセスである。本発明で使用したトランスファモールド化合
物は、一度硬化すると再加熱により流動可能ではない。
０〜１０００ｐｓｉ（０．１４４〜０．４７９ｂａｒ）の材料圧力を有するトラ
ンスファモールドプロセスである。本発明で使用したトランスファモールド化合
物は、一度硬化すると再加熱により流動可能ではない。
【００２３】
図７に示すように、モールド材が注入口４４を介してモールドキャビティ４０
内に注入されると、モールド化合物が集積回路チップ１２と基板１４の各側面と
を取り囲むモールドキャビティを満たす。モールド化合物は、さらに、チップ１
２と基板１４との間、つまり各はんだバンプ２０により形成された各はんだ接合
部間に存在するエアギャップ内に強制的に流入する。
内に注入されると、モールド化合物が集積回路チップ１２と基板１４の各側面と
を取り囲むモールドキャビティを満たす。モールド化合物は、さらに、チップ１
２と基板１４との間、つまり各はんだバンプ２０により形成された各はんだ接合
部間に存在するエアギャップ内に強制的に流入する。
【００２４】
アンダーフィルプロセスが行われている間は、モールドキャビティ内の圧力が
、所定のしきい値圧力を超え、かつアンダーフィルプロセスが完了する前に、各
はんだバンプ２０の破壊を引き起こす力によりチップ１２を基板に押し下げるこ
とを防止するために、モールドキャビティ４０内の圧力が注意深く制御されねば
ならない。モールドキャビティ圧力がモールドベント４６により制御され、これ
により、モールド化合物の一部がモールドキャビティ４０から逃げてオーバーフ
ローキャビティ４２内に流入することができる。特に、各はんだバンプ２０が破
壊するであろうモールドキャビティ内の所定のしきい値圧力に達しないように、
モールドベント４６のサイズ及び形状が構成されている。オーバーフローキャビ
ティ４２は、アンダーフィルプロセス中に圧力制御するために、充分な量のモー
ルド化合物を収容する。一旦アンダーフィルが完了し、かつモールド化合物が各
はんだバンプ２０を完全に取り囲むと、各はんだバンプの破壊を引き起こすモー
ルドキャビティ４０内の過剰圧力のリスクがほとんどなくなる。
、所定のしきい値圧力を超え、かつアンダーフィルプロセスが完了する前に、各
はんだバンプ２０の破壊を引き起こす力によりチップ１２を基板に押し下げるこ
とを防止するために、モールドキャビティ４０内の圧力が注意深く制御されねば
ならない。モールドキャビティ圧力がモールドベント４６により制御され、これ
により、モールド化合物の一部がモールドキャビティ４０から逃げてオーバーフ
ローキャビティ４２内に流入することができる。特に、各はんだバンプ２０が破
壊するであろうモールドキャビティ内の所定のしきい値圧力に達しないように、
モールドベント４６のサイズ及び形状が構成されている。オーバーフローキャビ
ティ４２は、アンダーフィルプロセス中に圧力制御するために、充分な量のモー
ルド化合物を収容する。一旦アンダーフィルが完了し、かつモールド化合物が各
はんだバンプ２０を完全に取り囲むと、各はんだバンプの破壊を引き起こすモー
ルドキャビティ４０内の過剰圧力のリスクがほとんどなくなる。
【００２５】
アンダーフィルプロセス中に、モールド化合部が、基板内のベントホール２６
に達するまで、集積回路チップ１２の各端部から半径方向内側に移動する。次に
、モールド化合物が、ベントホール２６を通過して、オーバーフロービード４８
を形成する鋳型の下部半型３４内のオーバーフローチャネル３８内に流入する。
集積回路チップ１２と基板との間の全エア空間が完全に満たされるまで、ベント
ホール２６とオーバーフローチャネル３８内に保持可能であるモールド化合物の
体積は、モールド材が基板１４のベントホール内を通過し続けることが可能であ
るように構成されている。モールドキャビティ４０が満たされかつアンダーフィ
ルが完了するための総移動時間は、好ましくは、約１５秒から２０秒の間である
。よって、熱硬化性モールド材が硬化するための硬化時間は、約６０秒から２０
０秒の間である。この硬化時間の後に、鋳型が開かれ、かつ集積回路チップパッ
ケージ１０が鋳型から取り出される。本発明において、集積回路チップ１２をア
ンダーフィルしかつ封止するための総サイクル時間は、毛管作用を使用する公知
のアンダーフィル方法によるアンダーフィルだけにかかる時間よりも、著しく短
い。
に達するまで、集積回路チップ１２の各端部から半径方向内側に移動する。次に
、モールド化合物が、ベントホール２６を通過して、オーバーフロービード４８
を形成する鋳型の下部半型３４内のオーバーフローチャネル３８内に流入する。
集積回路チップ１２と基板との間の全エア空間が完全に満たされるまで、ベント
ホール２６とオーバーフローチャネル３８内に保持可能であるモールド化合物の
体積は、モールド材が基板１４のベントホール内を通過し続けることが可能であ
るように構成されている。モールドキャビティ４０が満たされかつアンダーフィ
ルが完了するための総移動時間は、好ましくは、約１５秒から２０秒の間である
。よって、熱硬化性モールド材が硬化するための硬化時間は、約６０秒から２０
０秒の間である。この硬化時間の後に、鋳型が開かれ、かつ集積回路チップパッ
ケージ１０が鋳型から取り出される。本発明において、集積回路チップ１２をア
ンダーフィルしかつ封止するための総サイクル時間は、毛管作用を使用する公知
のアンダーフィル方法によるアンダーフィルだけにかかる時間よりも、著しく短
い。
【００２６】
モールド化合物をモールド注入口４４に搬送するための装置は、モールド化合
物をペレット状に加圧してモールドツールに入れるためのプランジャを使用する
システムを含むあらゆる公知の搬送システムであってもよい。あるいは、複数の
キャビティが満たされる場合に、加圧されて各モールドキャビティ内に入れられ
るモールド化合物の圧力を制御するように、多様なプランジャシステムを使用し
てもよい。追加の圧力調整をするためのオーバーフローキャビティ４２を使用し
て又は使用しないで、多様なプランジャシステムを使用してもよい。
物をペレット状に加圧してモールドツールに入れるためのプランジャを使用する
システムを含むあらゆる公知の搬送システムであってもよい。あるいは、複数の
キャビティが満たされる場合に、加圧されて各モールドキャビティ内に入れられ
るモールド化合物の圧力を制御するように、多様なプランジャシステムを使用し
てもよい。追加の圧力調整をするためのオーバーフローキャビティ４２を使用し
て又は使用しないで、多様なプランジャシステムを使用してもよい。
【００２７】
本発明の他の変形例によれば、図５に示すような集積回路チップパッケージ５
０が形成される。ここで、集積回路チップ５２が基板５４上に取り付けられ、か
つモールド化合物５６により充分には封止されていない。本発明のこの態様によ
れば、集積回路チップパッケージ５０が、集積回路チップ５２の面５８を係合す
る上部半型を有するモールドキャビティ内で形成される。このようにして、モー
ルド化合物５６は集積回路チップ５２の各端部と基板５４の一端部とを取り囲む
が、モールド化合物５６内にチップを封止しない。
０が形成される。ここで、集積回路チップ５２が基板５４上に取り付けられ、か
つモールド化合物５６により充分には封止されていない。本発明のこの態様によ
れば、集積回路チップパッケージ５０が、集積回路チップ５２の面５８を係合す
る上部半型を有するモールドキャビティ内で形成される。このようにして、モー
ルド化合物５６は集積回路チップ５２の各端部と基板５４の一端部とを取り囲む
が、モールド化合物５６内にチップを封止しない。
【００２８】
図４のパッケージと同様の方法で、複数のはんだバンプにより集積回路チップ
を基板５４にリフローはんだ付けすることにより、図５に示した集積回路チップ
パッケージ５０が形成される。次いで、集積回路チップ５２と基板５４とがモー
ルドキャビティ内に配置され、かつトランスファモールド化合物５６を集積回路
チップ５２と基板５４の周囲のモールドキャビティ内に注入し、かつ各はんだバ
ンプ間の全ての間隙をアンダーフィルするために、トランスファモールド化合物
５６をチップと基板との間の空間内に強制的に流入させる。変更した図５の集積
回路チップパッケージ５０は、圧力がモールド化合物によってチップ５２の露出
した裏側表面５８に作用しないので、はんだバンプを破壊することを防止する予
防措置を図る必要がない。
を基板５４にリフローはんだ付けすることにより、図５に示した集積回路チップ
パッケージ５０が形成される。次いで、集積回路チップ５２と基板５４とがモー
ルドキャビティ内に配置され、かつトランスファモールド化合物５６を集積回路
チップ５２と基板５４の周囲のモールドキャビティ内に注入し、かつ各はんだバ
ンプ間の全ての間隙をアンダーフィルするために、トランスファモールド化合物
５６をチップと基板との間の空間内に強制的に流入させる。変更した図５の集積
回路チップパッケージ５０は、圧力がモールド化合物によってチップ５２の露出
した裏側表面５８に作用しないので、はんだバンプを破壊することを防止する予
防措置を図る必要がない。
【００２９】
本発明によるトランスファモールドプロセスは、非常に多様な集積回路チップ
の形状、サイズ、及びタイプのために使用されてもよい。異なるトランスファ時
間、硬化時間、フロー特性、及びポストキュア特性を達成するために、従来技術
で知られているように、トランスファモールド組成を変更してもよい。
の形状、サイズ、及びタイプのために使用されてもよい。異なるトランスファ時
間、硬化時間、フロー特性、及びポストキュア特性を達成するために、従来技術
で知られているように、トランスファモールド組成を変更してもよい。
【００３０】
本発明で使用するためのモールド化合物１６は、１つ又は２つ以上の接着剤と
１つ又は２つ以上のフィラー材との組合せを含んでいる。フィラー材はモールド
化合物の約７０〜９０パーセントであり、好ましくは７５〜８５パーセントであ
る。フィラー材は、シリカ、石英、又は、好ましくは０．３５〜２ mil（０．０
１〜０．０５ｍｍ）の粒径を有する他の公知のフィラー材であってもよい。フィ
ラー材粒子は、異なるフロー特性を達成するために、球状、細長状、又は不規則
形状といった異なる形状に形成してもよい。接着剤は、ノボラックエポキシ（no
volac epoxy）といったあらゆる公知の接着剤であってもよい。
１つ又は２つ以上のフィラー材との組合せを含んでいる。フィラー材はモールド
化合物の約７０〜９０パーセントであり、好ましくは７５〜８５パーセントであ
る。フィラー材は、シリカ、石英、又は、好ましくは０．３５〜２ mil（０．０
１〜０．０５ｍｍ）の粒径を有する他の公知のフィラー材であってもよい。フィ
ラー材粒子は、異なるフロー特性を達成するために、球状、細長状、又は不規則
形状といった異なる形状に形成してもよい。接着剤は、ノボラックエポキシ（no
volac epoxy）といったあらゆる公知の接着剤であってもよい。
【００３１】
好適な実施形態を参照して本発明を詳細に記載してきたが、種々の変形及び変
更を成し得ること、及び使用される均等物は本発明の精神及び特許請求の範囲を
逸脱することがないことが当業者には明らかである。
更を成し得ること、及び使用される均等物は本発明の精神及び特許請求の範囲を
逸脱することがないことが当業者には明らかである。
【図１】 チップの活性面に位置決めされたはんだボールを有する集積回路
チップの上面図である。
チップの上面図である。
【図２】 図１の集積回路チップの側面図である。
【図３】 図３は従来技術により基盤に取り付けられかつアンダーフィルさ
れた集積回路チップの側面図であり、図３ａは図３のチップ及び基板の一部の拡
大側面図である。
れた集積回路チップの側面図であり、図３ａは図３のチップ及び基板の一部の拡
大側面図である。
【図４】 図４は本発明によりアンダーフィルされかつ封止された基板に取
り付けられた集積回路チップの側断面図であり、図４ａは図４の集積回路チップ
の一部の拡大断面図である。
り付けられた集積回路チップの側断面図であり、図４ａは図４の集積回路チップ
の一部の拡大断面図である。
【図５】 本発明による集積回路チップパッケージの別の実施形態の側断面
図である。
図である。
【図６】 本発明によりモールドキャビティ内に配置された集積回路チップ
と基板の側断面図である。
と基板の側断面図である。
【図７】 アンダーフィル中に、図６の鋳型の側断面図である。
【図８】 アンダーフィルが完了したときの図６の鋳型の側断面図である。
１０，５０ 集積回路チップパッケージ
１２，５２ 集積回路チップ
１４，５４ 基板
１６，５６ モールドアンダーフィル材
１８ 活性面
２０ はんだバンプ
２２ 上部面（第１面）
２６ ベントホール
２８ 下部面（第２面）
４２ オーバーフローキャビティ
１００ 集積回路チップ
１０６ アンダーフィル材
【手続補正書】
【提出日】平成１３年１１月１５日（２００１．１１．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１６】 各相互接続パッドが配置された活性面を有する集積回路チ ップと；
前記集積回路チップの相互接続パッドに実質的に対応する各ボンディングパッ ドを有する第１面と、前記各ボンディングパッドと電気的に相互接続された複数 のはんだパッドを有する第２面と、複数の端部面と、前記第１面から前記第２面 へと延在し、かつチップが取り付けられた場合に前記集積回路チップの下方に位 置決めされるベントホールと、を有する基板と；
前記集積回路チップの前記各相互接続パッドを前記基板の第１面上の前記各ボ ンディングパッドに電気的に接合する複数のはんだバンプと；
前記集積回路チップと前記基板との間に供給されるように前記基板の周囲に成 形され、かつ前記基板内の前記ベントホール内に延在し、かつ前記第１面の各部 分と前記基板の複数の端部面のうち少なくとも１つの面とを被覆し、さらに、前 記基板の第２面の一部分を被覆する前記モールドアンダーフィル材と； を備えることを特徴とする集積回路チップパッケージ。
Claims (15)
- 【請求項１】 各相互接続パッドが配置された活性面を有する集積回路チッ
プと； 前記集積回路チップの相互接続パッドに実質的に対応する各ボンディングパッ
ドを有する第１面と、前記各ボンディングパッドと電気的に相互接続された複数
のはんだパッドを有する第２面と、前記第１面から前記第２面へと延在し、かつ
チップが取り付けられた場合に前記集積回路チップの下方に位置決めされるベン
トホールと、を有する基板と； 前記集積回路チップの前記各相互接続パッドを前記基板の第１面上の前記各ボ
ンディングパッドに電気的に接合する複数のはんだバンプと； 前記集積回路チップの周囲に成形され、かつ前記集積回路チップと前記基板と
の間の各はんだバンプを取り囲み、かつ前記基板内の前記ベントホール内に延在
するモールドアンダーフィル材と； を備えることを特徴とする集積回路チップパッケージ。 - 【請求項２】 前記モールドアンダーフィル材は、前記集積回路チップの裏
側を被覆して、前記チップを封止することを特徴とする請求項１記載の集積回路
チップパッケージ。 - 【請求項３】 前記モールドアンダーフィル材は、前記ベントホールをオー
バーフローし、かつ前記基板の第２面の一部分に沿って延在することを特徴とす
る請求項１記載の集積回路チップパッケージ。 - 【請求項４】 前記基板が各端部面を有し、前記モールドアンダーフィル材
が前記基板の各端部面を被覆することを特徴とする請求項１記載の集積回路チッ
プパッケージ。 - 【請求項５】 前記モールドアンダーフィル材がエポキシであることを特徴
とする請求項１記載の集積回路チップパッケージ。 - 【請求項６】 前記ベントホールが、基板における前記集積回路チップによ
り占有されるエリアの実質的に中央に位置決めされていることを特徴とする請求
項１記載の集積回路チップパッケージ。 - 【請求項７】 前記モールドアンダーフィル材が、エポキシと７０〜９０％
のフィラー材とを有していることを特徴とする請求項１記載の集積回路チップパ
ッケージ。 - 【請求項８】 前記集積回路チップと前記基板との間の距離は、約０．００
２〜０．００６インチであることを特徴とする請求項１記載の集積回路チップパ
ッケージ。 - 【請求項９】 集積回路チップと基板とをモールドキャビティ内に配置する
段階と； モールド化合物を前記モールドキャビティ内に注入する段階と； 前記モールド化合物を前記モールドキャビティ内に注入する圧力により前記集
積回路チップと前記基板の間の空間を前記モールド化合物でアンダーフィルする
段階と； 前記基板のベントを介してアンダーフィルする際に、前記集積回路チップと基
板との間から空気を逃がす段階と； を備えることを特徴とする基板に電気的に相互接続された集積回路チップをアン
ダーフィル方法。 - 【請求項１０】 前記集積回路チップと前記基板との間の全空間を完全にア
ンダーフィルするために、前記モールド化合物が前記基板の前記ベント内を通過
することを特徴とするアンダーフィル方法。 - 【請求項１１】 余剰モールド化合物が、前記集積回路チップとは反対側の
前記基板の側に設けられかつベントに隣接する鋳型内に設けられたオーバーフロ
ーキャビティ内を通ることを特徴とするアンダーフィル方法。 - 【請求項１２】 前記モールドキャビティ内の圧力が、前記集積回路チップ
と前記基板との間の電気的相互接続を破壊する所定レベルに達することを防止す
るために、余剰モールド化合物が前記モールドキャビティから排出されることを
特徴とする請求項９記載のアンダーフィル方法。 - 【請求項１３】 前記モールド化合物がトランスファモールド化合物である
ことを特徴とする請求項９記載のアンダーフィル方法。 - 【請求項１４】 前記集積回路チップが、前記モールドキャビティ内に注入
された前記モールド化合物により封止されることを特徴とする請求項９記載のア
ンダーフィル方法。 - 【請求項１５】 前記モールド化合物は、エポキシと７０〜９０パーセント
のフィラー材を含むことを特徴とする請求項９記載のアンダーフィル方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1999/010771 WO2000070678A1 (en) | 1997-10-29 | 1999-05-14 | Chip package with molded underfill |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003500833A true JP2003500833A (ja) | 2003-01-07 |
Family
ID=22272770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000619029A Withdrawn JP2003500833A (ja) | 1999-05-14 | 1999-05-14 | モールドアンダーフィルを有するチップパッケージ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1190448A4 (ja) |
| JP (1) | JP2003500833A (ja) |
| KR (1) | KR20020035477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019181872A (ja) * | 2018-04-16 | 2019-10-24 | アピックヤマダ株式会社 | モールド金型、樹脂モールド装置及び樹脂モールド方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
| TW222346B (en) * | 1993-05-17 | 1994-04-11 | American Telephone & Telegraph | Method for packaging an electronic device substrate in a plastic encapsulant |
| JPH07226414A (ja) * | 1994-02-10 | 1995-08-22 | Toshiba Corp | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 |
| JP3683996B2 (ja) * | 1996-07-30 | 2005-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5981312A (en) * | 1997-06-27 | 1999-11-09 | International Business Machines Corporation | Method for injection molded flip chip encapsulation |
-
1999
- 1999-05-14 KR KR1020017014402A patent/KR20020035477A/ko not_active Application Discontinuation
- 1999-05-14 EP EP99923109A patent/EP1190448A4/en not_active Withdrawn
- 1999-05-14 JP JP2000619029A patent/JP2003500833A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019181872A (ja) * | 2018-04-16 | 2019-10-24 | アピックヤマダ株式会社 | モールド金型、樹脂モールド装置及び樹脂モールド方法 |
| JP7029342B2 (ja) | 2018-04-16 | 2022-03-03 | アピックヤマダ株式会社 | モールド金型、樹脂モールド装置及び樹脂モールド方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020035477A (ko) | 2002-05-11 |
| EP1190448A4 (en) | 2004-11-24 |
| EP1190448A1 (en) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038136A (en) | Chip package with molded underfill | |
| US6157086A (en) | Chip package with transfer mold underfill | |
| US6324069B1 (en) | Chip package with molded underfill | |
| JP3313067B2 (ja) | 射出モールド・フリップ・チップ・カプセル封じのための方法と装置 | |
| US6632704B2 (en) | Molded flip chip package | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| KR0157899B1 (ko) | 기판에 반도체 장치를 부착시키기 위한 연결구조 | |
| JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
| US6599774B2 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
| JPH08340064A (ja) | 再加工可能な電子デバイス及び形成方法 | |
| TWI392034B (zh) | 電子零件安裝方法 | |
| US6555924B2 (en) | Semiconductor package with flash preventing mechanism and fabrication method thereof | |
| US20020180024A1 (en) | Semiconductor package and method for fabricating the same | |
| US7687314B2 (en) | Electronic apparatus manufacturing method | |
| JP2019192667A (ja) | 半導体装置及びその製造方法 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP3532450B2 (ja) | Ｂｇａ型半導体パッケージの実装構造およびその実装方法 | |
| JP2003500833A (ja) | モールドアンダーフィルを有するチップパッケージ | |
| JP2003197680A (ja) | 半導体装置の製造方法 | |
| JP2004327554A (ja) | 半導体装置及びその製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP3990814B2 (ja) | 電子部品の製造方法および電子部品の製造装置 | |
| KR100818090B1 (ko) | 반도체 패키지 | |
| KR100462372B1 (ko) | 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |