JP3708755B2 - 樹脂封止方法及び樹脂封止装置 - Google Patents

樹脂封止方法及び樹脂封止装置 Download PDF

Info

Publication number
JP3708755B2
JP3708755B2 JP16131599A JP16131599A JP3708755B2 JP 3708755 B2 JP3708755 B2 JP 3708755B2 JP 16131599 A JP16131599 A JP 16131599A JP 16131599 A JP16131599 A JP 16131599A JP 3708755 B2 JP3708755 B2 JP 3708755B2
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor chip
gap
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16131599A
Other languages
English (en)
Other versions
JP2000349104A (ja
Inventor
孝希 久野
裕貴 岡本
庄司 山本
定孝 小田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Towa Corp
Original Assignee
Toshiba Corp
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Towa Corp filed Critical Toshiba Corp
Priority to JP16131599A priority Critical patent/JP3708755B2/ja
Priority to US09/599,101 priority patent/US6436331B1/en
Publication of JP2000349104A publication Critical patent/JP2000349104A/ja
Application granted granted Critical
Publication of JP3708755B2 publication Critical patent/JP3708755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/74—Moulding material on a relatively small portion of the preformed part, e.g. outsert moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップが基板上に載置され、半導体チップのパッドと基板の電極とがバンプを介して接合された後に、樹脂封止する樹脂封止方法及び樹脂封止装置であって、特に半導体チップと基板との間の間隙に樹脂を充填する樹脂封止方法及び樹脂封止装置に関するものである。
【０００２】
【従来の技術】
半導体チップのパッドと基板の電極とがバンプを介して電気的に接続される半導体装置においては、半導体チップと基板との間の間隙に、樹脂が充填されて硬化される。この樹脂封止は、熱応力等によって接続部にクラックが発生することや、半導体チップに悪影響を与える物質、例えば不純物や水分等が浸入することを防止する目的で行われる。
従来、半導体チップと基板との間の間隙に樹脂を充填し硬化させるためには、図５に示される次のような方法が使用されている。図５（１）〜（４）は、従来の樹脂封止方法を示す、各工程における半導体装置の平面図である。
まず、図５（１）に示すように、基板１００上に載置された半導体チップ１０１の外周に、その外周をほぼ取り囲むようにして液状樹脂１０２を塗布する。ここで、半導体チップ１０１の外周の一部に、排出口１０３となるべき、液状樹脂１０２が塗布されない部分を残しておく。
次に、図５（２）に示すように、基板１００周辺の雰囲気を減圧する。これにより、基板１００と半導体チップ１０１との間の空気を、排気１０４として、排気口１０３から排出する。
次に、図５（３）に示すように、基板１００周辺の雰囲気を減圧した状態で加熱することによって、塗布された液状樹脂１０２の粘度を低下させる。これにより、粘度が低下した液状樹脂１０２は、毛細管現象によって基板１００と半導体チップ１０１との間の間隙に浸透し、かつ、塗布されなかった部分でつながって環状になる。したがって、基板１００と半導体チップ１０１との間の間隙に、減圧された閉空間１０５を残して液状樹脂１０２を充填したことになる。
次に、図５（４）に示すように、基板１００周辺の雰囲気を大気圧まで加圧する。これにより、大気圧下で、基板１００と半導体チップ１０１との間の間隙における減圧された閉空間１０５は、周囲の空間との圧力差によって圧縮されて消滅する。つまり、基板１００と半導体チップ１０１との間の間隙の全領域に、液状樹脂１０２を充填したことになる。その後に、加熱して液状樹脂１０２を硬化させる。以上の工程により、基板１００と半導体チップ１０１との間の間隙と、半導体チップ１０１の外周とに、硬化した封止樹脂を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の樹脂封止方法によれば、図６に示す次のような問題があった。図６（１）〜（４）は、従来の樹脂封止方法における問題を示す、各工程における半導体装置の平面図である。図６（１）に示すように、図５（１）と同様にして基板１００上に液状樹脂１０２を塗布する。ここで、図６（２）に示すように、基板１００周辺の雰囲気を減圧する際に、液状樹脂１０２の塗布むら等によって、排気口１０３以外の部分から、液状樹脂１０２を突き破って異常な排気１０６が排出される場合がある。また、半導体チップ１０１の角部においては、基板１００周辺の雰囲気を加圧する際に、周囲の空間との圧力差によって閉空間１０５に向かって圧縮される液状樹脂１０２の一部が集中して行き場を失い、半導体チップ１０１の上面に盛り上がる場合がある。更に、排出口１０３の断面積が十分に大きくない場合には、半導体チップ１０１の外周のほぼすべての部分から、異常な排気１０６が排出される場合さえある。
これらの場合には、図６（３）に示すように、液状樹脂１０２の一部が、異常な排気１０６によって吹き飛ばされて半導体チップ１０１の上面に付着する。そして、付着した液状樹脂１０２は、半導体チップ１０１の上面においてそのまま樹脂かぶり１０７として残存する。更に、図６（４）に示すように、加熱することにより樹脂かぶり１０７も硬化するので、完成後の半導体装置において外観不良が発生して歩留まりを低下させる。
【０００４】
本発明は、上述の課題を解決するためになされたものであり、基板と半導体チップとの間の間隙に樹脂を充填する際に樹脂かぶりの発生を防止して、歩留まりを向上させる樹脂封止方法及び樹脂封止装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上述の技術的課題を解決するために、本発明に係る樹脂封止方法は、基板と該基板上に載置された半導体チップとの間に形成された間隙に樹脂を充填して硬化させる樹脂封止方法であって、基板上において半導体チップを取り囲むとともに半導体チップの外周から距離を設けて樹脂を塗布する工程と、樹脂を塗布する工程の後に基板周辺の雰囲気を減圧して間隙における空気を排出する工程と、塗布された樹脂の粘度を低下させて、間隙に減圧された閉空間を残して樹脂を部分的に充填する工程と、基板周辺における減圧された雰囲気を加圧して、圧力差によって減圧された閉空間を周囲から圧縮することにより、間隙において樹脂を全体的に充填する工程とを備えるとともに、距離は、断面視した場合における半導体チップが有する面と塗布された樹脂の内周面との間の長さであって、塗布された樹脂の粘度が低下した状態において樹脂と面とが接触する程度の長さであることを特徴とするものである。
【０００６】
また、本発明に係る樹脂封止方法は、上述の樹脂封止方法において、樹脂を塗布する工程では、半導体チップの各角部近傍の領域において他の領域におけるよりも塗布量を減少させて樹脂を塗布することを特徴とするものである。
【０００７】
また、本発明に係る樹脂封止方法は、上述の樹脂封止方法において、樹脂を塗布する工程では、半導体チップの各角部近傍の領域において樹脂が分断された領域を設けることを特徴とするものである。
【０００９】
また、本発明に係る樹脂封止方法は、上述の樹脂封止方法において、排出する工程では、所定の時間をかけて基板周辺の雰囲気を大気圧から所定の気圧まで減圧することを特徴とするものである。
【００１０】
また、本発明に係る樹脂封止装置は、基板と該基板上に載置された半導体チップとの間に形成された間隙に樹脂を充填する樹脂封止装置であって、基板上において半導体チップを取り囲むとともに、半導体チップの外周から距離を設けて樹脂を塗布するための塗布手段と、塗布手段によって樹脂を塗布した後に、基板周辺の雰囲気を減圧することにより、間隙における空気を排出するための減圧手段と、塗布された樹脂の粘度を低下させることにより、間隙に減圧された閉空間を残して樹脂を部分的に充填するための低粘度化手段と、基板周辺における減圧された雰囲気を加圧することにより、圧力差によって減圧された閉空間を周囲から圧縮して、間隙において樹脂を全体的に充填するための加圧手段とを備えるとともに、距離は、断面視した場合における半導体チップが有する面と塗布された樹脂の内周面との間の長さであって、塗布された樹脂の粘度が低下した状態において樹脂と面とが接触する程度の長さであることを特徴とするものである。
【００１１】
また、本発明に係る樹脂封止装置は、上述の樹脂封止装置において、減圧手段は、所定の時間をかけて基板周辺の雰囲気を大気圧から所定の気圧まで減圧することを特徴とするものである。
【００１２】
【作用】
本発明に係る樹脂封止方法によれば、基板面において、半導体チップを取り囲んで、樹脂が塗布されない領域を形成する。そして、基板周辺の雰囲気を減圧することにより、樹脂が塗布されない領域、つまり基板面が露出した領域を通過して、基板と半導体チップとの間の空気を排出する。したがって、空気が排出される部分を、半導体チップの外周において大きな断面積を有するように形成するので、排気を安定させることができる。
また、半導体チップの角部において、樹脂の塗布量を減少させ、又は塗布しない領域を設ける。したがって、排気が集中して排気の圧力が高くなる領域である角部において、排気を安定させることができる。
また、本発明に係る樹脂封止装置によれば、基板面において、半導体チップの外周を取り囲んで、樹脂が塗布されない領域が形成される。そして、基板周辺の雰囲気が減圧される際に、樹脂が塗布されない領域、つまり基板面が露出された領域を通過して、基板と半導体チップとの間の空気が排出される。したがって、空気が排出される部分が、半導体チップの外周において大きな断面積を有するように形成されるので、排気を安定させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明に係る樹脂封止方法及び樹脂封止装置によって製造される、半導体装置の構成を示す断面図である。
図１において、１は半導体素子が形成された半導体チップ、２は半導体チップ１の電極であるパッド、３は例えばセラミックや有機基材等からなる基板、４Ａは基板３の接続用電極、４Ｂは基板３の外部電極、５は例えば半田からなるバンプ、６は半導体チップ１の側面の少なくとも一部を覆い、かつ半導体チップ１と基板３との間の間隙に充填された樹脂である。
【００１４】
図１に示されたように、半導体チップ１のパッド２と基板３の接続用電極４Ａとは、バンプ５によって電気的に接続されている。そして、半導体チップ１と基板３との間には例えば２０〜２００μｍの間隙が形成されており、この間隙に、例えばエポキシ系樹脂からなる樹脂６が充填され硬化されている。この樹脂６により、パッド２と接続用電極４Ａとバンプ５とが露出しないように覆われるとともに、半導体チップ１と基板３とが、熱応力の差異を吸収できるようにして固着されている。
【００１５】
本発明に係る樹脂封止方法の実施例について、図２を参照して説明する。図２（１）は、本発明に係る樹脂封止方法を使用する際の製造工程の一部における半導体装置を示す平面図、図２（２）は、図２（１）のＡ−Ａ線における断面図、図２（３），（４）は、各製造工程における半導体装置をそれぞれ示す断面図である。
図１の半導体装置を製造する際における、本発明に係る樹脂封止方法が使用されるまでの各工程を説明する。まず、半導体チップ１のパッド２上に例えば半田からなるバンプ５を形成する。次に、半導体チップ１を裏返して、パッド２と基板３の接続用電極４Ａとを位置合わせした後に、基板３に半導体チップ１を載置する。次に、バンプ５を加熱溶融して、半導体チップ１のパッド２と基板３の接続用電極４Ａとを電気的に接続する。
【００１６】
その後に、本発明に係る樹脂封止方法によって、半導体チップ１と基板３との間の間隙に樹脂６を充填して硬化させる。ここで、本発明に係る樹脂封止方法によれば、まず、図２（１），（２）に示すように、半導体チップ１を完全に取り囲むとともに、基板３の上面における露出部７を設けて、例えばエポキシ系樹脂からなる液状の樹脂６を塗布する。
次に、基板３周辺の雰囲気を減圧する。これにより、半導体チップ１と基板３との間の間隙８に存在する空気を、半導体チップ１を取り囲む露出部７の上を通過する排気９として排出する。
次に、図２（３）に示すように、基板３周辺の雰囲気を減圧した状態で、例えば加熱することにより、塗布された液状の樹脂６の粘度を低下させる。これにより、粘度が低下した樹脂６は、半導体チップ１の側面と下面とに接触し、更に、毛細管現象によって基板３と半導体チップ１との間の間隙８に浸透する。したがって、この間隙８に、減圧された閉空間１０を残して、液状の樹脂６を充填したことになる。
次に、図２（４）に示すように、基板３周辺の雰囲気を、所定の気圧、例えば大気圧まで加圧する。これにより、大気圧下で、基板３と半導体チップ１との間の間隙８における減圧された閉空間１０は、周囲の空間との圧力差によって圧縮され消滅するので、間隙８の全領域に樹脂６を充填することができる。その後に加熱して、液状の樹脂６を硬化させる。以上の工程によって、基板３と半導体チップ１との間の間隙８と、半導体チップ１の外周とに、硬化した封止樹脂を形成する。ここで、基板３周辺の雰囲気の加圧については、例えば排気経路の途中に設けたバルブを使用して、その雰囲気を大気開放することにより容易に大気圧まで加圧することができる。
【００１７】
以上説明したように、本実施例に係る樹脂封止方法によれば、半導体チップ１を完全に取り囲むようにして基板３の上面における露出部７を設けて、液状の樹脂６を塗布する。これによって、基板３周辺の雰囲気を減圧する際に、半導体チップ１と基板３との間の間隙８に存在する空気を、半導体チップ１を完全に取り囲む露出部７の上を通過する排気９として排出する。したがって、半導体チップ１を取り囲んで排気９の排出経路を設け、かつその排出経路の断面積を大きくすることにより、排気９を安定して排出するので、樹脂かぶりの発生を防止することができる。
【００１８】
図３（１），（２）は、それぞれ本発明に係る樹脂封止方法の変形例を使用する際の製造工程の一部における、半導体装置を示す平面図である。図３（１），（２）に示された各変形例は、半導体チップ１と基板３との間の間隙に存在する空気を排出する際に、半導体チップ１の各角部の下方、つまり平面視した場合の四隅の部分の下方において排気を安定させることを目的としている。
図３（１）に示すように、本発明に係る樹脂封止方法の変形例によれば、上述の実施例と同様に、半導体チップ１を完全に取り囲むとともに、基板３の上面における露出部７を設けて液状の樹脂６を塗布する。更に、半導体チップ１の各角部の近傍において、他の領域におけるよりも塗布量を減少させた特別な領域１１を設けて、液状の樹脂６を塗布する。
また、図３（２）に示すように、本発明に係る樹脂封止方法の別の変形例によれば、半導体チップ１を取り囲むようにして、基板３の上面における露出部７を設けて樹脂６を塗布する。更に、半導体チップ１の各角部の近傍において、樹脂６を塗布しない特別な領域１２を設ける。
以上２つの変形例によれば、基板３周辺の雰囲気を加圧する際に、周囲の空間との圧力差によって閉空間に向かって圧縮される樹脂６は、半導体チップ１の角部において集中することがなく、言い換えれば行き場を失うことがない。これにより、半導体チップ１の角部において、樹脂６が半導体チップ１の上面に盛り上がることを抑制する。すなわち、上述の実施例と同様に半導体チップ１と基板３との間の間隙に存在する空気を半導体チップ１の全外周から安定して排出するとともに、基板３周辺の雰囲気を加圧する際に、半導体チップ１の角部における樹脂６の盛り上がりを抑制する。したがって、樹脂かぶりの発生をより確実に防止することができる。
【００１９】
図４は、本発明に係る樹脂封止方法における排気について、排気時間ｔと気圧Ｐとの関係を示す説明図である。図４において、Ｐatm は大気圧であって９００〜１０６０ｈＰａの値をとり、到達気圧ＰＬは減圧終了後の基板周辺における気圧である。
図４に示すように、基板周辺の雰囲気を減圧する際には、樹脂かぶりを防止するために、ある程度の時間をかけて到達気圧ＰＬまで減圧する。例えば、到達気圧ＰＬを２０Ｐａに設定して、減圧開始時刻Ｔ１〜減圧終了時刻Ｔ３まで５秒間かけて、大気圧Ｐatm から到達気圧ＰＬ（＝２０Ｐａ）まで減圧する。樹脂かぶりの発生を確実に防止するためには、大気圧Ｐatm から到達気圧ＰＬ（＝２０Ｐａ）まで、例えば７〜１０秒間かけて減圧する。そして、減圧した状態を保ったまま樹脂を加熱して粘度を低下させた後に、再び所定の気圧、例えば大気圧Ｐatm まで加圧する。
また、図４に示すように、減圧開始時刻Ｔ１から所定の時刻Ｔ２までは緩やかに減圧してある程度気圧を低下させ、その後に、時刻Ｔ２〜減圧終了時刻Ｔ３まで急速に減圧させることもできる。更に、図４において破線で示すように、連続的に気圧を変化させてもよい。これらの場合には、気圧が高い状態において徐々に排気して減圧した後に、急速に排気することになるので、いっそう排気を安定させて樹脂かぶりを確実に防止することができる。
以上説明したように、図４に示した排気を、図２，図３にそれぞれ示した樹脂の塗布と組み合わせて行うことにより、樹脂かぶりを確実に防止することができる。
【００２０】
以下、本発明に係る樹脂封止装置について説明する。本発明に係る樹脂封止装置は、基板が固定されるとともに自ら移動するステージと、液状の樹脂を貯留するシリンジと、空気圧等によって樹脂を吐出するディスペンサノズルと、基板を加熱するヒータと、樹脂が塗布された基板を密閉する密閉容器と、密閉容器の内部を減圧及び加圧する吸排気管と、吸排気管の途中に設けられた切替バルブ及び流量調節バルブと、吸排気管を介して密閉容器の内部を減圧する真空ポンプとを備えている。
この樹脂封止装置を使用して、まず、ステージによって基板を移動させながら適当なタイミングでシリンジから樹脂を吐出する。これによって、図２，図３に示されたように、基板３上に液状の樹脂６を塗布することができる。次に、流量調節バルブと真空ポンプとを使用して、図４に示した排気を行う。次に、ヒータにより樹脂を加熱して、樹脂の粘度を低下させる。次に、切替バルブ及び流量調節バルブを使用して密閉容器の内部を所定の気圧、例えば大気圧まで加圧した後に、ヒータにより樹脂を更に加熱して樹脂を硬化させる。以上の動作によって、本発明に係る樹脂封止装置を使用して、図１に示した半導体装置を製造することができる。
もちろん、本発明に係る樹脂封止装置としては、上述の構成に限定されるものではない。例えば、減圧又は加圧する際に、バルブ類と真空ポンプとを使用することとしたが、これらは一例にすぎない。また、ヒータに代えて赤外線ランプなど他の加熱手段を使用してもよい。
【００２１】
なお、ここまでの説明においては、樹脂６としてエポキシ系樹脂を使用する場合について説明したが、これに限らず、シリコーン樹脂、ビニル重合樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂等の熱硬化性樹脂、又はＰＰＳ、芳香族ポリアミドのようなスーパーエンジニアリングプラスチック、ナイロン樹脂、超高分子量ポリエチレンのような汎用エンジニアリングプラスチック、あるいはオレフィンやアミド等を使った熱可塑性エラストマー等の熱可塑性樹脂も同様に使用することができる。
【００２２】
また、半田からなるバンプを使用したが、これに限らず、Ａｕ、Ａｇ／Ｓｎ等や、導電性樹脂等の他の導電性物質を使用してもよい。
【００２３】
また、半導体チップ１の周囲を完全に取り囲んで露出部７を設けたが、樹脂かぶりが発生しなければ、半導体チップ１の外周の一部に樹脂６を接触させるようにして、樹脂６を塗布することもできる。これにより、樹脂６の粘度が低下した状態において、半導体チップ１に接触した部分から、樹脂６が半導体チップ１の下方へとスムーズに浸透することができる。
【００２４】
更に、所定の気圧として、２０Ｐａまで減圧し、大気圧まで加圧することとしたが、これに限らず、２０Ｐａ未満又は２０Ｐａよりも高い気圧まで減圧してもよく、大気圧未満又は大気圧よりも高い気圧まで加圧してもよい。
【００２５】
【発明の効果】
本発明によれば、半導体チップを取り囲んで、基板面が露出した領域を通過して、基板と半導体チップとの間の間隙の空気を排出する。これにより、半導体チップの外周において大きな断面積を有するように、空気が排出される部分を形成するので、排気を安定させることができる。また、基板周辺の雰囲気を加圧する際に、半導体チップの角部において樹脂の集中を抑制することができる。
したがって、それぞれ異常な排気と樹脂の集中とに起因する樹脂かぶりを防止することができる樹脂封止方法及び樹脂封止装置を提供するという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止方法及び樹脂封止装置によって製造される、半導体装置の構成を示す断面図である。
【図２】（１）は本発明に係る樹脂封止方法を使用する際の製造工程の一部における半導体装置を示す平面図、（２）は（１）のＡ−Ａ線における断面図、（３）及び（４）は各製造工程における半導体装置をそれぞれ示す断面図である。
【図３】（１），（２）は、それぞれ本発明に係る樹脂封止方法の変形例を使用する際の製造工程の一部における半導体装置を示す平面図である。
【図４】本発明に係る樹脂封止方法における排気について、排気時間ｔと気圧Ｐとの関係を示す説明図である。
【図５】（１）〜（４）は、従来の樹脂封止方法を示す、各工程における半導体装置の平面図である。
【図６】（１）〜（４）は、従来の樹脂封止方法における問題を示す、各工程における半導体装置の平面図である。
【符号の説明】
１ 半導体チップ
２ パッド
３ 基板
４Ａ 接続用電極
４Ｂ 外部電極
５ バンプ
６ 樹脂
７ 露出部
８ 間隙
９ 排気
１０ 減圧された閉空間
１１，１２ 特別な領域

Claims (6)

  1. 基板と該基板上に載置された半導体チップとの間に形成された間隙に樹脂を充填して硬化させる樹脂封止方法であって、
    前記基板上において前記半導体チップを取り囲むとともに、前記半導体チップの外周から距離を設けて前記樹脂を塗布する工程と、
    前記樹脂を塗布する工程の後に前記基板周辺の雰囲気を減圧して前記間隙における空気を排出する工程と、
    前記塗布された樹脂の粘度を低下させて、前記間隙に減圧された閉空間を残して前記樹脂を部分的に充填する工程と、
    前記基板周辺における前記減圧された雰囲気を加圧して、圧力差によって前記減圧された閉空間を周囲から圧縮することにより、前記間隙において前記樹脂を全体的に充填する工程とを備えるとともに、
    前記距離は、断面視した場合における前記半導体チップが有する面と前記塗布された樹脂の内周面との間の長さであって、前記塗布された樹脂の粘度が低下した状態において前記樹脂と前記面とが接触する程度の長さであることを特徴とする樹脂封止方法。
  2. 請求項１記載の樹脂封止方法において、
    前記樹脂を塗布する工程では、前記半導体チップの各角部近傍の領域において他の領域におけるよりも塗布量を減少させて前記樹脂を塗布することを特徴とする樹脂封止方法。
  3. 請求項１記載の樹脂封止方法において、
    前記樹脂を塗布する工程では、前記半導体チップの各角部近傍の領域において前記樹脂が分断された領域を設けることを特徴とする樹脂封止方法。
  4. 請求項１〜３のいずれか１つに記載された樹脂封止方法において、
    前記排出する工程では、所定の時間をかけて前記基板周辺の雰囲気を大気圧から所定の気圧まで減圧することを特徴とする樹脂封止方法。
  5. 基板と該基板上に載置された半導体チップとの間に形成された間隙に樹脂を充填する樹脂封止装置であって、
    前記基板上において前記半導体チップを取り囲むとともに、前記半導体チップの外周から距離を設けて前記樹脂を塗布するための塗布手段と、
    前記塗布手段によって前記樹脂を塗布した後に、前記基板周辺の雰囲気を減圧することにより、前記間隙における空気を排出するための減圧手段と、
    前記塗布された樹脂の粘度を低下させることにより、前記間隙に減圧された閉空間を残して前記樹脂を部分的に充填するための低粘度化手段と、
    前記基板周辺における前記減圧された雰囲気を加圧することにより、圧力差によって前記減圧された閉空間を周囲から圧縮して、前記間隙において前記樹脂を全体的に充填するための加圧手段とを備えるとともに、
    前記距離は、断面視した場合における前記半導体チップが有する面と前記塗布された樹脂の内周面との間の長さであって、前記塗布された樹脂の粘度が低下した状態において前記樹脂と前記面とが接触する程度の長さであることを特徴とする樹脂封止装置。
  6. 請求項５記載の樹脂封止装置において、
    前記減圧手段は、所定の時間をかけて前記基板周辺の雰囲気を大気圧から所定の気圧まで減圧することを特徴とする樹脂封止装置。
JP16131599A 1999-06-08 1999-06-08 樹脂封止方法及び樹脂封止装置 Expired - Fee Related JP3708755B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16131599A JP3708755B2 (ja) 1999-06-08 1999-06-08 樹脂封止方法及び樹脂封止装置
US09/599,101 US6436331B1 (en) 1999-06-08 2000-06-08 Method of resin sealing a gap between a semiconductor chip and a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16131599A JP3708755B2 (ja) 1999-06-08 1999-06-08 樹脂封止方法及び樹脂封止装置

Publications (2)

Publication Number Publication Date
JP2000349104A JP2000349104A (ja) 2000-12-15
JP3708755B2 true JP3708755B2 (ja) 2005-10-19

Family

ID=15732772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16131599A Expired - Fee Related JP3708755B2 (ja) 1999-06-08 1999-06-08 樹脂封止方法及び樹脂封止装置

Country Status (2)

Country Link
US (1) US6436331B1 (ja)
JP (1) JP3708755B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563748B2 (ja) * 2004-08-02 2010-10-13 本田技研工業株式会社 接着剤注入装置および接着剤注入方法
WO2007046416A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法
US8803201B2 (en) * 2011-01-31 2014-08-12 Cree, Inc. Solid state lighting component package with reflective layer
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
CN110072347A (zh) * 2019-04-09 2019-07-30 南昌嘉研科技有限公司 一种bga封装芯片的防护结构及其加工方法
US11715928B2 (en) * 2019-08-29 2023-08-01 Intel Corporation Decoupling layer to reduce underfill stress in semiconductor devices
CN114804046A (zh) * 2022-03-30 2022-07-29 南京绿联环境科技发展有限公司 一种废硫酸和废磷酸混合酸分离提纯工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144875A (ja) * 1991-11-18 1993-06-11 Sharp Corp 配線基板の実装方法
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JPH09260432A (ja) 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
SG88747A1 (en) * 1999-03-01 2002-05-21 Motorola Inc A method and machine for underfilling an assembly to form a semiconductor package

Also Published As

Publication number Publication date
US6436331B1 (en) 2002-08-20
JP2000349104A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
JP3180794B2 (ja) 半導体装置及びその製造方法
US5998242A (en) Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US5385869A (en) Semiconductor chip bonded to a substrate and method of making
KR100320776B1 (ko) 반도체장치의제조방법및수지밀봉장치
US6458628B1 (en) Methods of encapsulating a semiconductor chip using a settable encapsulant
US6038136A (en) Chip package with molded underfill
US6157086A (en) Chip package with transfer mold underfill
JP3708755B2 (ja) 樹脂封止方法及び樹脂封止装置
JPH08274204A (ja) ハーメチックシールシステムおよびデバイスのハーメチックシール方法
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
JPH10125825A (ja) チップ型デバイスの封止構造およびその封止方法
JP3990842B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2005302835A (ja) 半導体装置及びその製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JPH11121484A (ja) 半導体装置及びその製造方法と製造装置
US20010031512A1 (en) Method and apparatus for applying a semiconductor chip to a carrier element
EP1085566A1 (en) Method and apparatus for partially encapsulating semiconductor chips
JPH10303336A (ja) フリップチップ型半導体素子の樹脂封止構造
JP3558905B2 (ja) フリップチップ型半導体装置の製造方法及び半導体製造装置
JP3147106B2 (ja) 半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH07226420A (ja) 半導体装置の製造方法
JP2007027623A (ja) 基板吸着水分の除去方法
JP2003007739A (ja) 半導体部品の実装密封構造及びその実装密封方法
JPH08148645A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees