JP3574894B2 - 半導体装置のフリップチップ実装構造 - Google Patents
半導体装置のフリップチップ実装構造 Download PDFInfo
- Publication number
- JP3574894B2 JP3574894B2 JP32833899A JP32833899A JP3574894B2 JP 3574894 B2 JP3574894 B2 JP 3574894B2 JP 32833899 A JP32833899 A JP 32833899A JP 32833899 A JP32833899 A JP 32833899A JP 3574894 B2 JP3574894 B2 JP 3574894B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- solder
- substrate
- agpt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半田バンプを用いた半導体装置のフリップチップ実装構造に関するものである。
【０００２】
【従来の技術】
半導体装置と電気回路が形成された基板とを電気的に接続する手段として、ワイヤボンディングが一般的である。しかし、近年ではより高密度に実装でき、さらに電気信号を高速処理することができるフリップチップボンディング（以下、「ＦＣＢ」と略す）やテープオートメイテッドボンディング（以下、「ＴＡＢ」と略す）が注目され、既にこれらの接続方法が用いられている。ＴＡＢは、半導体装置を引出線が配線されている写真フィルム状のテープキャリアに装着し、このテープキャリアから切り離すと同時に熱圧着で基板に接続する方法である。
【０００３】
一方、ＦＣＢは、半導体装置の電極上に半田バンプを形成し、半導体装置を実装する基板上の電極に半田バンプが略対向するように半導体装置を基板に配置し、基板上の電極と半田バンプとをリフロー接合した後、半導体装置と基板との間の隙間に樹脂を流し込んで硬化させる接続方法である。
【０００４】
このようなＦＣＢを用いて従来より、例えば図３に示すように、半導体装置１に設けられたＳｉを重量比約１％含有するＡｌ電極２と、セラミック製の基板１１上にＡｇＰｔ厚膜ペーストにて形成されたＡｇＰｔ電極１２とを、Ｐｂリッチ（重量比８０％）のＳｎＰｂ半田による半田バンプ３０で接合し、半導体装置１を基板１１にフリップチップ実装している。
【０００５】
このフリップチップ実装方法について、以下に具体的に説明する。
【０００６】
先に、半導体装置１のＡｌ電極２とＳｎＰｂ半田との接合性を向上するため、主にＣｒ／Ｎｉ／ＣｕからなるＵＢＭと呼ばれるバリア層３１をＡｌ電極２の表面に形成し、さらにコア材としてＣｕメッキ３２を形成する。その後、このＣｕメッキ３２上にＳｎＰｂ半田の半田バンプ３０をメッキにて形成する。ここでＣｕメッキ３２をコア材として形成しているのは、ＳｎＰｂ半田が耐熱疲労性に劣り、熱サイクルによって機械的強度が低下するのを防止し、半導体装置１と基板１１との間のギャップを一定に保つためである。
【０００７】
次に、半導体装置１に形成された半田バンプ３０にフラックスを転写し、この半田バンプ３０が基板１１上のＡｇＰｔ電極１２に当接するように配置する。このとき、フラックスの粘性により半導体装置１は基板１１に仮止めされる。
【０００８】
そして、半導体装置１が配置された基板１１を、空気又は窒素雰囲気中で、ＳｎＰｂ半田の溶融温度以上に加熱する。これによって半田バンプ３０が溶融し、半田バンプ３０と基板１１上のＡｇＰｔ電極１２とがリフロー接合される。なお、窒素雰囲気の場合には、半田バンプ３０の酸化が防止されて、濡れ性が向上する。また、必要であればリフローの後に、フラックスを超音波やジェット洗浄法で除去しておく。
【０００９】
最後に、半導体装置１と基板１１の外的保護及び接着強度を向上させるために、半導体装置１と基板１１との間の隙間に樹脂２０を流し込んで硬化させる。この樹脂２０は、例えばガラス転移温度（Ｔｇ）が約１８０℃のエポキシ系樹脂であり、基板１１が約１５０℃の高温度環境下におかれても、樹脂２０の熱膨張率などの物性が急激に変わらないようにしている。
【００１０】
このように半導体装置１が実装された基板１１では、図３に示すように、半導体装置１のＡｌ電極２と基板１１のＡｇＰｔ電極１２との間に、Ａｌ電極２の表面から順にバリア層３１と、Ｃｕメッキ３２と、ＡｇＰｔ電極１２に接合する半田バンプ３０とが形成され、これらはＡｌ電極２とＡｇＰｔ電極１２を含めて半導体装置１と基板１１との間の隙間に流入された樹脂２０により封止されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、近年の車載分野では約１５０℃以上の高耐熱化が求められている一方で、上述のようなフリップチップ実装構造は高温度環境下における信頼性を確保することが難しい。この半導体装置１を実装した基板１１を周囲温度約１８０℃に保つ高温放置試験を実施した結果、約１０００時間放置した場合、図４（ａ）に示すように、半田バンプ３０とＣｕメッキ３２との界面にＣｕ３Ｓｎの合金層３３が形成され、さらに、約３０００時間放置した場合、図４（ｂ）に示すように、半田バンプ３０とＣｕメッキ３２との界面付近にボイド（図示せず）やクラック３４が発生することが明らかになった。すなわち、上記従来例においては、ＳｎＰｂ半田で半田バンプ３０を形成する場合には、耐熱疲労性向上のためにＣｕメッキ３２のコア材が必要となるが、このＣｕメッキ３２によって上述のようにボイドやクラック３４の発生という別の問題が生じてしまう。また、ＳｎＰｂ半田にはＰｂが約８０％含まれており、環境への悪影響が懸念されている。
【００１２】
本発明は上記問題点の解決を目的とするものであり、高温度環境下においても信頼性を確保した半導体装置のフリップチップ実装構造を提供する。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、半導体装置に設けられたＡｌ電極に、ＳｎＡｇを主成分とする半田により半田バンプを形成し、該半田バンプと、絶縁材料からなる基板に設けられたＡｇＰｔ電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止したことを特徴とし、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇを主成分とする半田を用いて半田バンプを形成しているため、半田の機械的強度の低下を防ぐコア材を必要としない。その結果、従来のＣｕメッキのコア材が不要となり、高温度環境下において半田バンプとＡｌ電極又はＡｇＰｔ電極との界面付近に合金層が形成されてボイドやクラックが発生することがなく、半導体装置のＡｌ電極と基板上のＡｇＰｔ電極間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができる。
【００１４】
【発明の実施の形態】
本実施形態における基本構成は従来例と共通するために共通する部分については同一の符号を付して説明を省略し、本実施形態の特徴となる部分についてのみ詳細に説明する。
【００１５】
本実施形態の実装方法について、図２を参照して以下に説明する。
【００１６】
先に、図２（ａ）に示すように、Ａｌ電極２が上面になるように半導体装置１を配置し、Ａｇが重量比約１％含有されたＳｎＡｇを主成分としＺｎ，Ｓｂ、Ｃｕ，Ｎｉ，Ｐｄが微量添加されたＳｎＡｇ半田の半田バンプ３をスタッドバンプ方式によりＡｌ電極２の表面に形成する。このスタッドバンプ方式は、ワイヤボンディングを応用したバンプ形成方法で、ＡｒにＨ２を体積比約１０％含めた雰囲気のアーク放電によって略紐状のＳｎＡｇ半田の先端部を略球状に形成し、この略球状の先端部を超音波併用熱圧着によりＡｌ電極２に接合させる。そしてＳｎＡｇ半田の先端部付近にある略紐状部分の再結晶脆弱部を破断させることによって表面側略中央部に突出した突部３ａを有する半田バンプ３が形成される。なお、スタッドバンプ方式は、メッキによるバンプ形成方法と比べてマスクを製作する必要がなく、少量多品種の半導体装置１のバンプ形成に適している。
【００１７】
次に、半導体装置１を反転して、図２（ｂ）に示すように、半田バンプ３の突部３ａを基板１１上に設けられたＡｇＰｔ電極１２に当接させ、半導体装置１を基板１１上に配置する。そして図２（ｃ）に示すように、半田バンプ３とＡｇＰｔ電極１２を従来例と同様にリフロー接合し、最後に、図２（ｄ）に示すように、半導体装置１と基板１１との隙間に樹脂２０を流し込んで硬化させ、Ａｌ電極２と半田バンプ３とＡｇＰｔ電極１２とを封止することによって、図１に示すように、半導体装置１のフリップチップ実装構造が完成する。
【００１８】
本実施形態では、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇ半田を用いて半田バンプ３を形成しているため、従来例のように熱サイクルによる機械的強度の低下を防止するためのＣｕメッキのコア材を必要としない。その結果、高温度環境下においてＳｎＡｇ半田の半田バンプ３とＡｌ電極２又はＡｇＰｔ電極１２との界面付近に従来例のようなＣｕ３Ｓｎの合金層が形成されることがなく、ボイドやクラックの発生がない。よって半導体装置１のＡｌ電極２と基板１１上のＡｇＰｔ電極１２間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができる。また、ＳｎＡｇ半田にはＰｂが含有されていないので、環境に悪影響を与えることがない。
【００１９】
実際に本実施形態の実装構造にて半導体装置１が実装された基板１１を、約１５０℃，約１６５℃，約１８０℃の各高温度環境下において約３０００時間放置する高温放置試験、及び約−４０℃と約１６５℃の温度環境下に約３０分ずつ放置するヒートサイクル試験を実施したところ、半田バンプ３とＡｌ電極２又はＡｇＰｔ電極１２との界面にクラックやボイドが発生することがなく、またＡｌ電極２とＡｇＰｔ電極１２との電極間の接続抵抗の値も有意な変化を示すことなく、電気的に良好な状態が保たれていることが確かめられた。
【００２０】
【発明の効果】
請求項１の発明は、半導体装置に設けられたＡｌ電極に、ＳｎＡｇを主成分とする半田により半田バンプを形成し、該半田バンプと、絶縁材料からなる基板に設けられたＡｇＰｔ電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止したので、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇを主成分とする半田を用いて半田バンプを形成しているため、半田の機械的強度の低下を防ぐコア材を必要としない。その結果、従来のＣｕメッキのコア材が不要となり、高温度環境下において半田バンプとＡｌ電極又はＡｇＰｔ電極との界面付近に合金層が形成されてボイドやクラックが発生することなく、半導体装置のＡｌ電極と基板上のＡｇＰｔ電極間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態を示す断面図である。
【図２】（ａ）〜（ｂ）は、同上の実装工程の説明図である。
【図３】従来例を示す断面図である。
【図４】（ａ）及び（ｂ）は、同上の他の状態を示す断面図である。
【符号の説明】
１ 半導体装置
２ Ａｌ電極
３ 半田バンプ
１１ 基板
１２ ＡｇＰｔ電極
２０ 樹脂
【発明の属する技術分野】
本発明は、半田バンプを用いた半導体装置のフリップチップ実装構造に関するものである。
【０００２】
【従来の技術】
半導体装置と電気回路が形成された基板とを電気的に接続する手段として、ワイヤボンディングが一般的である。しかし、近年ではより高密度に実装でき、さらに電気信号を高速処理することができるフリップチップボンディング（以下、「ＦＣＢ」と略す）やテープオートメイテッドボンディング（以下、「ＴＡＢ」と略す）が注目され、既にこれらの接続方法が用いられている。ＴＡＢは、半導体装置を引出線が配線されている写真フィルム状のテープキャリアに装着し、このテープキャリアから切り離すと同時に熱圧着で基板に接続する方法である。
【０００３】
一方、ＦＣＢは、半導体装置の電極上に半田バンプを形成し、半導体装置を実装する基板上の電極に半田バンプが略対向するように半導体装置を基板に配置し、基板上の電極と半田バンプとをリフロー接合した後、半導体装置と基板との間の隙間に樹脂を流し込んで硬化させる接続方法である。
【０００４】
このようなＦＣＢを用いて従来より、例えば図３に示すように、半導体装置１に設けられたＳｉを重量比約１％含有するＡｌ電極２と、セラミック製の基板１１上にＡｇＰｔ厚膜ペーストにて形成されたＡｇＰｔ電極１２とを、Ｐｂリッチ（重量比８０％）のＳｎＰｂ半田による半田バンプ３０で接合し、半導体装置１を基板１１にフリップチップ実装している。
【０００５】
このフリップチップ実装方法について、以下に具体的に説明する。
【０００６】
先に、半導体装置１のＡｌ電極２とＳｎＰｂ半田との接合性を向上するため、主にＣｒ／Ｎｉ／ＣｕからなるＵＢＭと呼ばれるバリア層３１をＡｌ電極２の表面に形成し、さらにコア材としてＣｕメッキ３２を形成する。その後、このＣｕメッキ３２上にＳｎＰｂ半田の半田バンプ３０をメッキにて形成する。ここでＣｕメッキ３２をコア材として形成しているのは、ＳｎＰｂ半田が耐熱疲労性に劣り、熱サイクルによって機械的強度が低下するのを防止し、半導体装置１と基板１１との間のギャップを一定に保つためである。
【０００７】
次に、半導体装置１に形成された半田バンプ３０にフラックスを転写し、この半田バンプ３０が基板１１上のＡｇＰｔ電極１２に当接するように配置する。このとき、フラックスの粘性により半導体装置１は基板１１に仮止めされる。
【０００８】
そして、半導体装置１が配置された基板１１を、空気又は窒素雰囲気中で、ＳｎＰｂ半田の溶融温度以上に加熱する。これによって半田バンプ３０が溶融し、半田バンプ３０と基板１１上のＡｇＰｔ電極１２とがリフロー接合される。なお、窒素雰囲気の場合には、半田バンプ３０の酸化が防止されて、濡れ性が向上する。また、必要であればリフローの後に、フラックスを超音波やジェット洗浄法で除去しておく。
【０００９】
最後に、半導体装置１と基板１１の外的保護及び接着強度を向上させるために、半導体装置１と基板１１との間の隙間に樹脂２０を流し込んで硬化させる。この樹脂２０は、例えばガラス転移温度（Ｔｇ）が約１８０℃のエポキシ系樹脂であり、基板１１が約１５０℃の高温度環境下におかれても、樹脂２０の熱膨張率などの物性が急激に変わらないようにしている。
【００１０】
このように半導体装置１が実装された基板１１では、図３に示すように、半導体装置１のＡｌ電極２と基板１１のＡｇＰｔ電極１２との間に、Ａｌ電極２の表面から順にバリア層３１と、Ｃｕメッキ３２と、ＡｇＰｔ電極１２に接合する半田バンプ３０とが形成され、これらはＡｌ電極２とＡｇＰｔ電極１２を含めて半導体装置１と基板１１との間の隙間に流入された樹脂２０により封止されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、近年の車載分野では約１５０℃以上の高耐熱化が求められている一方で、上述のようなフリップチップ実装構造は高温度環境下における信頼性を確保することが難しい。この半導体装置１を実装した基板１１を周囲温度約１８０℃に保つ高温放置試験を実施した結果、約１０００時間放置した場合、図４（ａ）に示すように、半田バンプ３０とＣｕメッキ３２との界面にＣｕ３Ｓｎの合金層３３が形成され、さらに、約３０００時間放置した場合、図４（ｂ）に示すように、半田バンプ３０とＣｕメッキ３２との界面付近にボイド（図示せず）やクラック３４が発生することが明らかになった。すなわち、上記従来例においては、ＳｎＰｂ半田で半田バンプ３０を形成する場合には、耐熱疲労性向上のためにＣｕメッキ３２のコア材が必要となるが、このＣｕメッキ３２によって上述のようにボイドやクラック３４の発生という別の問題が生じてしまう。また、ＳｎＰｂ半田にはＰｂが約８０％含まれており、環境への悪影響が懸念されている。
【００１２】
本発明は上記問題点の解決を目的とするものであり、高温度環境下においても信頼性を確保した半導体装置のフリップチップ実装構造を提供する。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、半導体装置に設けられたＡｌ電極に、ＳｎＡｇを主成分とする半田により半田バンプを形成し、該半田バンプと、絶縁材料からなる基板に設けられたＡｇＰｔ電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止したことを特徴とし、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇを主成分とする半田を用いて半田バンプを形成しているため、半田の機械的強度の低下を防ぐコア材を必要としない。その結果、従来のＣｕメッキのコア材が不要となり、高温度環境下において半田バンプとＡｌ電極又はＡｇＰｔ電極との界面付近に合金層が形成されてボイドやクラックが発生することがなく、半導体装置のＡｌ電極と基板上のＡｇＰｔ電極間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができる。
【００１４】
【発明の実施の形態】
本実施形態における基本構成は従来例と共通するために共通する部分については同一の符号を付して説明を省略し、本実施形態の特徴となる部分についてのみ詳細に説明する。
【００１５】
本実施形態の実装方法について、図２を参照して以下に説明する。
【００１６】
先に、図２（ａ）に示すように、Ａｌ電極２が上面になるように半導体装置１を配置し、Ａｇが重量比約１％含有されたＳｎＡｇを主成分としＺｎ，Ｓｂ、Ｃｕ，Ｎｉ，Ｐｄが微量添加されたＳｎＡｇ半田の半田バンプ３をスタッドバンプ方式によりＡｌ電極２の表面に形成する。このスタッドバンプ方式は、ワイヤボンディングを応用したバンプ形成方法で、ＡｒにＨ２を体積比約１０％含めた雰囲気のアーク放電によって略紐状のＳｎＡｇ半田の先端部を略球状に形成し、この略球状の先端部を超音波併用熱圧着によりＡｌ電極２に接合させる。そしてＳｎＡｇ半田の先端部付近にある略紐状部分の再結晶脆弱部を破断させることによって表面側略中央部に突出した突部３ａを有する半田バンプ３が形成される。なお、スタッドバンプ方式は、メッキによるバンプ形成方法と比べてマスクを製作する必要がなく、少量多品種の半導体装置１のバンプ形成に適している。
【００１７】
次に、半導体装置１を反転して、図２（ｂ）に示すように、半田バンプ３の突部３ａを基板１１上に設けられたＡｇＰｔ電極１２に当接させ、半導体装置１を基板１１上に配置する。そして図２（ｃ）に示すように、半田バンプ３とＡｇＰｔ電極１２を従来例と同様にリフロー接合し、最後に、図２（ｄ）に示すように、半導体装置１と基板１１との隙間に樹脂２０を流し込んで硬化させ、Ａｌ電極２と半田バンプ３とＡｇＰｔ電極１２とを封止することによって、図１に示すように、半導体装置１のフリップチップ実装構造が完成する。
【００１８】
本実施形態では、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇ半田を用いて半田バンプ３を形成しているため、従来例のように熱サイクルによる機械的強度の低下を防止するためのＣｕメッキのコア材を必要としない。その結果、高温度環境下においてＳｎＡｇ半田の半田バンプ３とＡｌ電極２又はＡｇＰｔ電極１２との界面付近に従来例のようなＣｕ３Ｓｎの合金層が形成されることがなく、ボイドやクラックの発生がない。よって半導体装置１のＡｌ電極２と基板１１上のＡｇＰｔ電極１２間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができる。また、ＳｎＡｇ半田にはＰｂが含有されていないので、環境に悪影響を与えることがない。
【００１９】
実際に本実施形態の実装構造にて半導体装置１が実装された基板１１を、約１５０℃，約１６５℃，約１８０℃の各高温度環境下において約３０００時間放置する高温放置試験、及び約−４０℃と約１６５℃の温度環境下に約３０分ずつ放置するヒートサイクル試験を実施したところ、半田バンプ３とＡｌ電極２又はＡｇＰｔ電極１２との界面にクラックやボイドが発生することがなく、またＡｌ電極２とＡｇＰｔ電極１２との電極間の接続抵抗の値も有意な変化を示すことなく、電気的に良好な状態が保たれていることが確かめられた。
【００２０】
【発明の効果】
請求項１の発明は、半導体装置に設けられたＡｌ電極に、ＳｎＡｇを主成分とする半田により半田バンプを形成し、該半田バンプと、絶縁材料からなる基板に設けられたＡｇＰｔ電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止したので、従来より用いられているＳｎＰｂ半田よりも耐熱疲労性に優れたＳｎＡｇを主成分とする半田を用いて半田バンプを形成しているため、半田の機械的強度の低下を防ぐコア材を必要としない。その結果、従来のＣｕメッキのコア材が不要となり、高温度環境下において半田バンプとＡｌ電極又はＡｇＰｔ電極との界面付近に合金層が形成されてボイドやクラックが発生することなく、半導体装置のＡｌ電極と基板上のＡｇＰｔ電極間の電気的な接続状態を良好に保って断線を防ぐことができ、信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態を示す断面図である。
【図２】（ａ）〜（ｂ）は、同上の実装工程の説明図である。
【図３】従来例を示す断面図である。
【図４】（ａ）及び（ｂ）は、同上の他の状態を示す断面図である。
【符号の説明】
１ 半導体装置
２ Ａｌ電極
３ 半田バンプ
１１ 基板
１２ ＡｇＰｔ電極
２０ 樹脂
Claims (1)
- 半導体装置に設けられたＡｌ電極に、ＳｎＡｇを主成分とする半田により半田バンプを形成し、該半田バンプと、絶縁材料からなる基板に設けられたＡｇＰｔ電極とを接合し、半導体装置と基板との間の隙間を樹脂材料にて封止したことを特徴とする半導体装置のフリップチップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833899A JP3574894B2 (ja) | 1999-11-18 | 1999-11-18 | 半導体装置のフリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833899A JP3574894B2 (ja) | 1999-11-18 | 1999-11-18 | 半導体装置のフリップチップ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148404A JP2001148404A (ja) | 2001-05-29 |
| JP3574894B2 true JP3574894B2 (ja) | 2004-10-06 |
Family
ID=18209131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32833899A Expired - Fee Related JP3574894B2 (ja) | 1999-11-18 | 1999-11-18 | 半導体装置のフリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574894B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6012550B2 (ja) * | 2013-06-19 | 2016-10-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-11-18 JP JP32833899A patent/JP3574894B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001148404A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US20080012131A1 (en) | Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction | |
| JP2003037133A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP2011077308A (ja) | 半導体装置の実装方法 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP3574894B2 (ja) | 半導体装置のフリップチップ実装構造 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JPH08288291A (ja) | 半導体装置 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| KR102065765B1 (ko) | 솔더범프를 이용한 반도체칩의 단자 접합방법 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPS6057957A (ja) | 接続構造 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| JPH0992654A (ja) | 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置 | |
| JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |