JP2006086330A - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP2006086330A
JP2006086330A JP2004269539A JP2004269539A JP2006086330A JP 2006086330 A JP2006086330 A JP 2006086330A JP 2004269539 A JP2004269539 A JP 2004269539A JP 2004269539 A JP2004269539 A JP 2004269539A JP 2006086330 A JP2006086330 A JP 2006086330A
Authority
JP
Japan
Prior art keywords
solder
electronic component
reflow
substrate
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004269539A
Other languages
English (en)
Other versions
JP4333538B2 (ja
Inventor
Takeshi Watanabe
健史 渡辺
Akira Tanahashi
棚橋  昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004269539A priority Critical patent/JP4333538B2/ja
Publication of JP2006086330A publication Critical patent/JP2006086330A/ja
Application granted granted Critical
Publication of JP4333538B2 publication Critical patent/JP4333538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

【課題】 基板上に電子部品をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだの飛散を適切に抑制する。
【解決手段】 基板10上に電子部品をはんだ20を介して搭載した後、はんだ20をリフローさせることにより、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ20中に含まれる水分の蒸発温度を上昇させるために窒素ガスなどの不活性ガス雰囲気中で例えば4〜5atmに加圧した状態ではんだ20のリフローを行う。
【選択図】 図1

Description

本発明は、基板上に電子部品をはんだ付けするようにした電子部品の実装方法に関する。
一般に、この種の実装方法は、基板上に電子部品をはんだを介して搭載した後、このはんだをリフローさせることにより、基板上に電子部品をはんだ付けするようにしたものである。
ここで、電子部品のはんだ付け工程において、リフロー時にはんだからはんだボールが飛散し、基板上に不具合をおこす場合がある。
具体的には、リフロー中にはんだボールが飛散し、基板上に設けられたワイヤボンディング用のランドにはんだが付着した場合、ワイヤボンディング不良、或いはワイヤボンド下にはんだが隠れることによる接合不良が発生する。
そのため、従来より、はんだボールの飛散防止が検討されてきた。具体的な飛散防止の方法としては、(a)はんだボールが飛散しても不良を起こさない、(b)飛散現象自体を起こさせない、といった(a)、(b)の方法が考えられる。
(a)の方法について。飛散しても不良を発生しないためには、洗浄で除去可能な保護膜、あるいは剥離可能な保護膜でランド部を覆う方法が考えられる。このような方法としては、たとえば、特許文献1や特許文献2に記載の方法が提案されている。
図10は、この保護膜でランド部を覆う方法の一具体例を示す概略断面図である。基板10上に、はんだ20を介して電子部品30が搭載される。また、基板10のうち電子部品30の周囲にはランド40が設けられており、このランド40は保護膜としてのストリップマスク100によって被覆され保護されている。
そして、リフロー時において、はんだ20からは、はんだボール110が飛散し、ランド40の上に到達するが、ランド40はストリップマスク100によって被覆されているので、はんだ20の付着は起こらない。はんだ付け後、ストリップマスク100は剥がされ、露出したランド40に対してワイヤボンディングなどが施される。
次に、(b)の方法について。飛散現象を起こさせないためには、はんだペースト自身を改良し、はんだペーストを特定の組成とする方法が提案されている(たとえば、特許文献3参照)。
特開昭63−175438号公報 特開2004−71910号公報 特開平8−281472号公報
しかしながら、上記した保護膜でランド部を覆う方法では、リフロー前に保護膜を付け、リフロー後に保護膜を除去することで、工数がかかるため、コストアップする。さらに、洗浄で保護膜を除去する場合、薬品によっては、基板上のSi素子などにダメージを与えるため、適さない。また、保護膜を剥離する場合も、保護膜とランドとの密着力が強すぎると剥がれない。
また、上記したはんだペースト自身を改良する方法では、特別なはんだペーストが必要となり、汎用性に欠けるという問題がある。また、現状では、ペースト改良だけでは、はんだの飛散防止は困難である。
本発明は、上記問題に鑑みてなされたものであり、基板上に電子部品をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだの飛散を適切に抑制することを目的とする。
はんだの飛散原因としては、次のようなことが知られている。
はんだペースト内の活性成分(たとえば(R)HBr)とはんだの主成分である金属(たとえばSn)の酸化物(たとえばSnO2)との反応で、はんだ中に水が発生する(上記図10参照)。
すると、リフロー時のはんだの温度上昇時(たとえば約240℃)において、はんだ中の水が蒸発し、はんだ中から水蒸気が突沸し、それにより、はんだボールが飛散する(上記図10参照)。
本発明者は、はんだリフロー工程では、はんだ中に水分が発生し、これが気化することによって、はんだが飛散することは避けられないが、はんだ飛散の原因である水の蒸発温度(沸点)を高めれば、はんだの飛散量も減ることに着目した。本発明は、この点に基づいて創出されたものである。
すなわち、請求項1に記載の発明では、基板(10)上に電子部品をはんだ(20)を介して搭載した後、はんだ(20)をリフローさせることにより、基板(10)上に電子部品(30)をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ(20)中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態ではんだ(20)のリフローを行うことを特徴としている。
それによれば、まず、リフロー時における雰囲気を不活性ガス雰囲気とすることで、はんだ中に発生する水の原因となる金属成分の酸化を抑制することができる。
また、加圧した状態とすることにより、水の蒸発温度が上昇する結果、はんだ(20)中に含まれる水分の蒸発温度も上昇する。そのため、はんだ(20)中の水分の蒸発が抑制され、はんだ(20)中に発生する水蒸気の体積を小さくすることができることから、はんだの飛散量も低減される。
このように、本発明によれば、基板(10)上に電子部品(30)をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ(20)の飛散を適切に抑制することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の電子部品の実装方法における加圧した状態とは、1atm以上であることが好ましい。
さらに、請求項3に記載の発明のように、請求項2に記載の電子部品の実装方法における加圧した状態とは、4atm以上であることが、さらに好ましい。
また、請求項4に記載の発明では、請求項1に記載の電子部品の実装方法において、加圧した状態とは、前記蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴としている。
それによれば、リフロー時に水分の蒸発がほとんど無いものになるため、はんだの飛散もほとんど無くすことができる。
また、請求項5に記載の発明のように、請求項1〜請求項4に記載の電子部品の実装方法における不活性ガスとしては、安価な窒素ガスを採用することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子部品の実装構造の概略断面構成を示す図である。
基板10上に、はんだ20を介して電子部品30が搭載されている。また、基板10のうち電子部品30の周囲にはランド40が設けられており、このランド40と電子部品30とはボンディングワイヤ50により接続されている。
基板10は、たとえばセラミック基板、樹脂基板などからなるものであり、はんだ20は、一般的なはんだや鉛フリーはんだなどである。また、電子部品30としては、ICチップ、コンデンサ、抵抗素子など、基板10上にはんだ付け可能な実装部品であれば採用可能である。
ランド40は、Au、Ag、Cuなどの一般的なランド材料を採用することができる。なお、ランド40には、AuやAlやCuなどからなるボンディングワイヤ50が接続されているが、上記した電子部品30以外の表面実装部品などが接続されるようになっていてもよい。
次に、本実施形態の電子部品の実装方法について、図2を参照して説明する。図2は、本実装方法におけるはんだリフロー工程を示す図である。
基板10上にはんだ20を印刷し、このはんだ20の上に電子部品30を搭載する。次に、図2に示されるリフロー装置を用いて、リフローを行うが、ここでは、複数個の基板10を1ロットとしてロット毎にリフローを行う方法を採用する。図2では5個の基板10が1ロットとなっている。
このリフロー装置について説明しておく。図2において、リフロー炉200内には、搬送ベルト210が通じており、この搬送ベルト210によって、ロット単位の基板10がリフロー炉200へ送り込まれ、リフローによるはんだ付け終了後にはリフロー炉200から送り出されるようになっている。
また、リフロー炉200内には、制御可能なヒータ220が設置されており、このヒータ220によって、ロット単位の基板10を予熱したり、リフロー温度まで加熱するようにしている。
また、リフロー炉200内には、搬送ベルト210上の1ロットの基板10を覆うように移動可能な仕切230が設けられている。この仕切230は、図2(a)に示される位置と図2(b)に示される位置との間で移動可能となっている。
そして、図2(b)に示されるように、仕切230が搬送ベルト210上の1ロットの基板10を覆った状態では、仕切230は、その内部を密閉された雰囲気とすることができるものである。また、図示しない圧力計などにより、密閉された仕切230の内圧を計測できるようになっている。
また、仕切230には、不活性ガスとしての窒素ガス供給口240が設けられており、リフロー炉200の外部から(たとえばガスボンベなどから)窒素ガス供給口240を介して仕切230の内部に窒素ガスが導入されるようになっている。
この図2に示されるようなリフロー装置を用いて、はんだリフローを行う。まず、図2(a)において、リフロー炉200内を、窒素ガス供給口240から導入される窒素ガスにより窒素ガス雰囲気とする。
そして、窒素雰囲気となっているリフロー炉200内へ、搬送ベルト210によってロット単位の基板10を送り込み、搬送ベルト210を停止させ、ヒータ220上にセットする。このとき、ヒータ220は予熱状態、すなわちリフロー最高温度よりも低い温度にしておく。
次に、図2(b)に示されるように、ロット単位の基板10に対して、仕切230を被せ、密閉空間となった仕切230の内部に、窒素ガス供給口240から窒素ガスを導入して、仕切230の内部を加圧状態とする。
このように、はんだ20中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態で、ヒータ230を急速昇熱し、リフロー温度(たとえば最高温度が240℃)とすることにより、はんだ20のリフローを行う。
そして、リフロー終了後には、仕切230を上昇させ、搬送ベルト210によって、基板10をリフロー炉200から取り出す。こうして、リフロー工程が終了し、基板10上に電子部品30がはんだ付けされる。
次に、電子部品30がはんだ付けされた基板10において、電子部品30とランド40との間でワイヤボンディングを行い、当該間をボンディングワイヤ50により結線する。こうして、上記図1に示される電子部品の実装構造ができあがる。
ところで、本実施形態によれば、基板10上に電子部品をはんだ20を介して搭載した後、はんだ20をリフローさせることにより、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ20中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態ではんだ20のリフローを行うことを特徴とする電子部品の実装方法が提供される。
それによれば、まず、リフロー時における雰囲気を不活性ガス雰囲気とすることで、はんだ20中に発生する水の原因となる金属成分の酸化を抑制することができる。
また、加圧した状態とすることにより、水の蒸発温度が上昇する結果、はんだ20中に含まれる水分の蒸発温度も上昇する。そのため、はんだ20中の水分の蒸発が抑制され、はんだ20中に発生する水蒸気の体積を小さくすることができることから、はんだの飛散量も低減される。
このように、本実施形態によれば、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ20の飛散を適切に抑制することができる。
本実施形態の実装方法について、さらに詳細を述べる。
本実施形態では、はんだ20中に発生する水の原因となる金属成分の酸化を抑制するために、リフロー時における雰囲気を窒素やヘリウム、アルゴンなどの不活性ガス雰囲気とするが、上記例では、不活性ガスとしては安価な窒素ガスを採用している。この窒素ガスとしては、はんだの酸化を防止するため、高純度の窒素ガスとする。
また、リフロー工程では、はんだ20中に含まれる水分の蒸発温度を上昇させるために加圧した状態とする。これは、図3に示される水蒸気の飽和蒸気圧−温度の関係から、水の飽和蒸気圧が高いほど、すなわちはんだ20周囲のガス圧が高いほど、水の蒸発温度(沸点)が上昇するためである。
このことから、リフロー工程における加圧した状態とは、1atm以上であることが好ましく、4atm以上であることがより好ましい。たとえば、ガス圧を4〜5atmにすれば、水の沸点は150℃になる。
また、リフロー最高温度が240℃とすると、はんだ20中の蒸発する水分量が減少することで、はんだ飛散量も減る。また、もし、ガス圧が40atmまで可能ならば、水の蒸発温度は240℃程度になり、リフロー時において水は蒸発しなくなり、はんだ飛散もなくなる。
つまり、リフロー工程における加圧した状態を、水の蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであれば、リフロー時に水分の蒸発がほとんど無いものになるため、はんだの飛散もほとんど無くすことができる。
こうして、本実施形態のリフロー工程によれば、はんだ20周辺のガス圧が高いことより、はんだ20から発生する水蒸気の体積が小さくなり、飛散するはんだボール110が小さくなる。また、ガス圧を高くすることで、はんだボール110の飛散距離を抑え、ランド40まで到達しにくくできるという利点もある(図1参照)。
また、上述したように、リフロー前に、リフロー最高温度よりも低い温度で予熱してやれば、はんだ20中の水分をあらかじめ、除去してやることができ、はんだ飛散の抑制に効果的である。
[変形例]
本実施形態の種々の変形例を示しておく。
図4は、本実施形態の第1の変形例を示す概略断面図である。図4に示されるように、はんだ付けされる電子部品30より、はんだ20の下の導体11を小さくすることではんだ20の端面を下方に面するようにすれば、はんだボール110の飛散距離の低減も可能である。
図5は、本実施形態の第2の変形例を示す図であり、リフロー工程の変形例を示す図である。ここでは、仕切230内の加圧方法が上記図2に示される例とは相違するものである。
図5に示されるように、仕切230内には、仕切230内の体積を小さくするピストン250が設けられている。この場合、上記例と同様に、窒素ガス雰囲気中にて仕切230内に基板10をセットし、またヒータ220により予熱を行う。
その後、ピストン250を下降させ、仕切230中の体積を小さくすることで、仕切230内を加圧状態とし、同時に、ヒータ220を急速昇熱してリフロー温度とする。そして、リフロー終了後には、仕切230を上昇させ、搬送ベルト210によって、基板10をリフロー炉200から取り出せば、基板10上に電子部品30がはんだ付けされる。
図6は、本実施形態の第3の変形例を示す図であり、リフロー工程の変形例を示す図である。
本例では、上記図2や図5に示したような仕切230を用いるものではなく、窒素ガスを導入可能なガス導入口260を有するケース270に、ロット単位の基板10を入れ、ケース270を搬送ベルト210に載せて、リフロー炉200内のヒータ220上にセットする。
次に、ガス導入口260からケース270内に窒素ガスを導入してケース270内を加圧状態としつつ、ヒータ220によりケース270をリフロー温度とする。リフロー終了後には、搬送ベルト210によって、ケース270をリフロー炉200から取り出せば、基板10上に電子部品30がはんだ付けされる。
また、図示しないが、上記図2、図5、図6に示されるような連続処理ではないが、バッチ炉中に基板10をセットし、加圧雰囲気中ではんだ付けを行ってもよい。
(第2実施形態)
上記第1実施形態にて述べた実装方法を採用すれば、はんだリフロー時におけるはんだ20の飛散を適切に抑制することができるが、完全に抑制することはなかなか難しい。
そこで、本実施形態では、保護キャップを用いて、はんだ20とランド40とを遮断することではんだボールの飛散を防止する方法を採用する。図7は、本発明の第2実施形態に係る実装方法を示す図であり、(a)は斜視図、(b)は断面図である。
図7に示されるように、本実施形態のリフロー工程では、リフローの直前にはんだ20の部分を覆うように保護キャップ300を基板10上に設置する。この保護キャップ300は、軽量ではんだが付着しない、あるいは付着しても直ぐ掃き落とすことができるような素材、たとえばアルミニウムなどからなる。
また、保護キャップ300にはキャップの内部と外部とを連通する通気口310が設けられている。この通気口310を介して、リフロー時において保護キャップ300内が不活性ガス雰囲気で加圧状態となり、また、はんだ加熱時に溶剤から発生するガスを逃がすようにしている。
本実施形態によれば、基板10上に電子部品をはんだ20を介して搭載した後、はんだ20をリフローさせることにより、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ20中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態とし、且つはんだ20とその周囲とを区画する保護キャップ300を設けた状態で、はんだ20のリフローを行うことを特徴とする電子部品の実装方法が提供される。
それによれば、不活性ガス雰囲気とすることによる金属成分の酸化抑制、加圧状態とすることによるはんだ20中の水分蒸発の抑制、という効果に加え、保護キャップ300によるはんだ20の周囲への飛散防止という効果が発揮される。
よって、本実施形態によれば、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、はんだリフロー時におけるはんだ20の飛散を適切に高いレベルで抑制することができる。
[変形例]
図8は、本実施形態の第1の変形例を示す概略断面図である。はんだ20とランド40との間を保護キャップにより遮断することは、図8に示されるように、ランド40側を覆うように保護キャップ300を設けてもよい。はんだ20(電子部品30)とランド40とが近すぎて、はんだ20側に保護キャップが置けないような場合に有効である。
図9は、本実施形態の第2の変形例を示す概略断面図である。本例の保護キャップ300は、図9に示されるように、基板10全体を覆うものであり、保護キャップ300の内部には、キャップ内部をはんだ20の部分とランド40の部分とに区画する仕切が設けられている。
そして、このように仕切られた保護キャップ300内の部屋の1つにはんだ20を入れ、他の部屋にランド40を入れることで、はんだ20とランド40とが遮断された形となる。なお、本実施形態の保護キャップ300は、軽量化がなされており、たとえば真空ピンセットなどで装着・脱着が可能である。
本発明の第1実施形態に係る電子部品の実装構造の概略断面構成を示す図である。 上記第1実施形態に係る電子部品の実装方法におけるはんだリフロー工程を示す図である。 水蒸気の飽和蒸気圧−温度の関係を示す図である。 上記第1実施形態の第1の変形例を示す概略断面図である。 上記第1実施形態の第2の変形例を示す概略断面図である。 上記第1実施形態の第3の変形例を示す概略断面図である。 本発明の第2実施形態に係る電子部品の実装方法におけるはんだリフロー工程を示す図である。 上記第2実施形態の第1の変形例を示す概略断面図である。 上記第2実施形態の第2の変形例を示す概略断面図である。 保護膜でランド部を覆う方法の一具体例を示す概略断面図である。
符号の説明
10…基板、20…はんだ、30…電子部品。

Claims (5)

  1. 基板(10)上に電子部品をはんだ(20)を介して搭載した後、前記はんだ(20)をリフローさせることにより、前記基板(10)上に前記電子部品(30)をはんだ付けするようにした電子部品の実装方法において、
    前記リフロー工程では、前記はんだ(20)中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態で前記はんだ(20)のリフローを行うことを特徴とする電子部品の実装方法。
  2. 前記加圧した状態とは、1atm以上であることを特徴とする請求項1に記載の電子部品の実装方法。
  3. 前記加圧した状態とは、4atm以上であることを特徴とする請求項2に記載の電子部品の実装方法。
  4. 前記加圧した状態とは、前記蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴とする請求項1に記載の電子部品の実装方法。
  5. 前記不活性ガスは窒素ガスであることを特徴とする請求項1ないし4のいずれか1つに記載の電子部品の実装方法。
JP2004269539A 2004-09-16 2004-09-16 電子部品の実装方法 Expired - Fee Related JP4333538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004269539A JP4333538B2 (ja) 2004-09-16 2004-09-16 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004269539A JP4333538B2 (ja) 2004-09-16 2004-09-16 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2006086330A true JP2006086330A (ja) 2006-03-30
JP4333538B2 JP4333538B2 (ja) 2009-09-16

Family

ID=36164582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004269539A Expired - Fee Related JP4333538B2 (ja) 2004-09-16 2004-09-16 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4333538B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212431A (ja) * 2008-03-06 2009-09-17 Seiko Epson Corp リフロー装置及び半導体装置の製造方法
EP3163601A3 (en) * 2009-01-23 2017-08-09 Nichia Corporation Method of producing a semiconductor device by bonding silver or silver oxide on a surface of a semiconductor element with silver oxide on a surface of a base

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212431A (ja) * 2008-03-06 2009-09-17 Seiko Epson Corp リフロー装置及び半導体装置の製造方法
EP3163601A3 (en) * 2009-01-23 2017-08-09 Nichia Corporation Method of producing a semiconductor device by bonding silver or silver oxide on a surface of a semiconductor element with silver oxide on a surface of a base
EP3151268A3 (en) * 2009-01-23 2017-08-09 Nichia Corporation Method of producing a semiconductor device by bonding silver oxide on a surface of a semiconductor element with silver or silver oxide on a surface of a base

Also Published As

Publication number Publication date
JP4333538B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
US6468363B2 (en) Composition for increasing activity of a no-clean flux
JP2527278B2 (ja) 無融剤はんだ付け方法
US5704116A (en) Method of holding a component using an anhydride fluxing agent
US7781232B2 (en) Method to recover underfilled modules by selective removal of discrete components
EP0685294A1 (en) Flux composition and corresponding soldering method
US7101782B2 (en) Method of making a circuitized substrate
JP6490223B2 (ja) はんだ箇所におけるボイドの低減方法
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
WO1997032457A1 (en) Method for manufacturing electronic circuit device
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
JP4333538B2 (ja) 電子部品の実装方法
JP2008071779A (ja) 実装構造体
US9644253B2 (en) Mitigation and elimination of tin whiskers
US6994803B2 (en) Ball grid array module
JP4266956B2 (ja) 半導体装置の製造方法及び製造装置
JP2008016754A (ja) 半導体装置の製造方法
JPH0856071A (ja) はんだバンプ形成方法
KR20040022585A (ko) 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
JP2001257459A (ja) 電子部品、プリント基板及び半田付け方法
JP2001135666A (ja) 電子回路装置の製造方法および製造装置
JP4302181B2 (ja) 半導体装置の製造装置
JP3703808B2 (ja) 半導体装置の製造方法
JP2015103688A (ja) 接合方法、半導体装置、製造システムおよび酸化膜除去装置(無洗浄フラックスを用いたチップ接合プロセス)
JP2006303194A (ja) エリアアレイ部品のフラックス塗布によるはんだ付工法
JPH05102650A (ja) 半導体集積回路装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees