JP2006086330A - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP2006086330A JP2006086330A JP2004269539A JP2004269539A JP2006086330A JP 2006086330 A JP2006086330 A JP 2006086330A JP 2004269539 A JP2004269539 A JP 2004269539A JP 2004269539 A JP2004269539 A JP 2004269539A JP 2006086330 A JP2006086330 A JP 2006086330A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- reflow
- substrate
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
【解決手段】 基板10上に電子部品をはんだ20を介して搭載した後、はんだ20をリフローさせることにより、基板10上に電子部品30をはんだ付けするようにした電子部品の実装方法において、リフロー工程では、はんだ20中に含まれる水分の蒸発温度を上昇させるために窒素ガスなどの不活性ガス雰囲気中で例えば4〜5atmに加圧した状態ではんだ20のリフローを行う。
【選択図】 図1
Description
図1は、本発明の第1実施形態に係る電子部品の実装構造の概略断面構成を示す図である。
本実施形態の種々の変形例を示しておく。
上記第1実施形態にて述べた実装方法を採用すれば、はんだリフロー時におけるはんだ20の飛散を適切に抑制することができるが、完全に抑制することはなかなか難しい。
図8は、本実施形態の第1の変形例を示す概略断面図である。はんだ20とランド40との間を保護キャップにより遮断することは、図8に示されるように、ランド40側を覆うように保護キャップ300を設けてもよい。はんだ20(電子部品30)とランド40とが近すぎて、はんだ20側に保護キャップが置けないような場合に有効である。
Claims (5)
- 基板(10)上に電子部品をはんだ(20)を介して搭載した後、前記はんだ(20)をリフローさせることにより、前記基板(10)上に前記電子部品(30)をはんだ付けするようにした電子部品の実装方法において、
前記リフロー工程では、前記はんだ(20)中に含まれる水分の蒸発温度を上昇させるために不活性ガス雰囲気中で加圧した状態で前記はんだ(20)のリフローを行うことを特徴とする電子部品の実装方法。 - 前記加圧した状態とは、1atm以上であることを特徴とする請求項1に記載の電子部品の実装方法。
- 前記加圧した状態とは、4atm以上であることを特徴とする請求項2に記載の電子部品の実装方法。
- 前記加圧した状態とは、前記蒸発温度がリフロー最高温度と同じ温度となるような圧力を印加するものであることを特徴とする請求項1に記載の電子部品の実装方法。
- 前記不活性ガスは窒素ガスであることを特徴とする請求項1ないし4のいずれか1つに記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269539A JP4333538B2 (ja) | 2004-09-16 | 2004-09-16 | 電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269539A JP4333538B2 (ja) | 2004-09-16 | 2004-09-16 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086330A true JP2006086330A (ja) | 2006-03-30 |
JP4333538B2 JP4333538B2 (ja) | 2009-09-16 |
Family
ID=36164582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269539A Expired - Fee Related JP4333538B2 (ja) | 2004-09-16 | 2004-09-16 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4333538B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212431A (ja) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | リフロー装置及び半導体装置の製造方法 |
EP3163601A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver or silver oxide on a surface of a semiconductor element with silver oxide on a surface of a base |
-
2004
- 2004-09-16 JP JP2004269539A patent/JP4333538B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212431A (ja) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | リフロー装置及び半導体装置の製造方法 |
EP3163601A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver or silver oxide on a surface of a semiconductor element with silver oxide on a surface of a base |
EP3151268A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver oxide on a surface of a semiconductor element with silver or silver oxide on a surface of a base |
Also Published As
Publication number | Publication date |
---|---|
JP4333538B2 (ja) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6468363B2 (en) | Composition for increasing activity of a no-clean flux | |
JP2527278B2 (ja) | 無融剤はんだ付け方法 | |
US5704116A (en) | Method of holding a component using an anhydride fluxing agent | |
US7781232B2 (en) | Method to recover underfilled modules by selective removal of discrete components | |
EP0685294A1 (en) | Flux composition and corresponding soldering method | |
US7101782B2 (en) | Method of making a circuitized substrate | |
JP6490223B2 (ja) | はんだ箇所におけるボイドの低減方法 | |
JP5885135B2 (ja) | 加熱溶融処理方法および加熱溶融処理装置 | |
WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
US6722557B2 (en) | Flux cleaning method and method of manufacturing semiconductor device | |
JP4333538B2 (ja) | 電子部品の実装方法 | |
JP2008071779A (ja) | 実装構造体 | |
US9644253B2 (en) | Mitigation and elimination of tin whiskers | |
US6994803B2 (en) | Ball grid array module | |
JP4266956B2 (ja) | 半導体装置の製造方法及び製造装置 | |
JP2008016754A (ja) | 半導体装置の製造方法 | |
JPH0856071A (ja) | はんだバンプ形成方法 | |
KR20040022585A (ko) | 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법 | |
JP2001257459A (ja) | 電子部品、プリント基板及び半田付け方法 | |
JP2001135666A (ja) | 電子回路装置の製造方法および製造装置 | |
JP4302181B2 (ja) | 半導体装置の製造装置 | |
JP3703808B2 (ja) | 半導体装置の製造方法 | |
JP2015103688A (ja) | 接合方法、半導体装置、製造システムおよび酸化膜除去装置(無洗浄フラックスを用いたチップ接合プロセス) | |
JP2006303194A (ja) | エリアアレイ部品のフラックス塗布によるはんだ付工法 | |
JPH05102650A (ja) | 半導体集積回路装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |