JP4302181B2 - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置 Download PDFInfo
- Publication number
- JP4302181B2 JP4302181B2 JP2008324567A JP2008324567A JP4302181B2 JP 4302181 B2 JP4302181 B2 JP 4302181B2 JP 2008324567 A JP2008324567 A JP 2008324567A JP 2008324567 A JP2008324567 A JP 2008324567A JP 4302181 B2 JP4302181 B2 JP 4302181B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- solder
- gold
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Description
図5は参考例の半導体装置を示す図である。この例においては、半導体装置10は、電極14を有する半導体素子12と、半導体素子12の電極14の上に設けられた金バンプ要素62と、金バンプ要素62のまわりに取り付けられ、金バンプ要素62を保護する第1の金属層64とからなるメタルバンプ16とからなる。
例1:
組み合わせ (a) (b) (c) (d)
第1の金属層64 In In Au-Sn 20% In
第2の金属層66 In-Sn Sn-Bi-Ag 1% 同左 In-Ag
例2:
組み合わせ (a) (b)
第1の金属層64 Bi Ni
第2の金属層66 In-Sn Sn-Pb-In
組み合わせ (a) (b)
第1の金属層64 In Sn
第2の金属層66 In-Sn Sn-Pb-In
融点の差 40℃ 70℃
(a)エタノール100wt%。
(b)エタノール残部+ポリエチレングリコール0.2wt%。
(c)イソプロパノール残部+ポリエチレングリコール0.2wt%。
(d)イソプロパノール残部+ポリエチレングリコールジブチルエーテル0.2wt%。
(a)エタノール残部+水添ロジン(理化ハーキュレス、フォーラルAX)2wt%。
(b)イソプロパノール残部+水添ロジン(理化ハーキュレス、フォーラルAX)0.2wt%。
(c)イソプロパノール残部+重合ロジン(荒川化学、タイマレックス)1.0wt%。
(d)イソプロパノール残部+ガムロジン(ハリマ化成)1.0wt%。
図12から図14は吊り下げ機構102の変形例を示す図である。図11においては、2つの連結部材102a、102bは円形のリングとして形成されていた。図12においては、上方の連結部材102aは円形のリングとして形成され、下方の連結部材102bは三角形のリングとして形成されている。
半導体素子12の電極14に取り付けられた金バンプ62の上にはんだ膜を形成するためには、金バンプ62を溶融はんだに浸漬するばかりでなく、はんだ膜を金バンプ62に蒸着することもできる。
12 電極
14 半導体素子
16 メタルバンプ
18 コア
20 表面層
22 配線基板
24 電極
26 固定用接着剤
52 金含有はんだ膜
56 はんだ要素
58 金バンプ要素
60 はんだ要素
62 金バンプ要素
64 第1の金属層
66 第2の金属層
68 アマルガム合金を溶融した槽
70 第1の金属層
74 第2の金属層
80 半導体装置の製造装置
82 ブース
84 溶融はんだ槽
86 非活性ガスの供給手段
88 酸素濃度検出手段
90 吸着支持装置
96 フラックス剤槽
100、100a 吸着ヘッド
102 吊り下げ機構
Claims (3)
- 半導体素子の電極の上に設けられた金バンプ要素を浸漬可能な溶融はんだ槽と、該半導体素子を吊り下げるための支持構造とを備え、該支持構造は互いに遊動可能に連結された少なくとも2つの連結部材からなる吊り下げ機構を含むことを特徴とする半導体装置の製造装置。
- 前記少なくとも2つの連結部材はチェーン状に連結された少なくとも2つの部材からなることを特徴とする請求項1に記載の半導体装置の製造装置。
- 半導体素子の電極の上に設けられた金バンプ要素を浸漬可能な溶融はんだ槽と、該半導体素子を吊り下げるための支持構造とを備え、該支持構造は互いに遊動可能に連結された少なくとも2つの連結部材からなる吊り下げ機構と、半導体素子を保持するために開放された吸引孔を有するポンプ式吸着ヘッドとを含むことを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324567A JP4302181B2 (ja) | 2008-12-19 | 2008-12-19 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324567A JP4302181B2 (ja) | 2008-12-19 | 2008-12-19 | 半導体装置の製造装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156092A Division JP4266956B2 (ja) | 2005-05-27 | 2005-05-27 | 半導体装置の製造方法及び製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065214A JP2009065214A (ja) | 2009-03-26 |
JP4302181B2 true JP4302181B2 (ja) | 2009-07-22 |
Family
ID=40559442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324567A Expired - Fee Related JP4302181B2 (ja) | 2008-12-19 | 2008-12-19 | 半導体装置の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4302181B2 (ja) |
-
2008
- 2008-12-19 JP JP2008324567A patent/JP4302181B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009065214A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6495441B2 (en) | Semiconductor device with gold bumps, and method and apparatus of producing the same | |
JP5807221B2 (ja) | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム | |
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
JP2003204148A (ja) | 電極間接続構造体の形成方法および電極間接続構造体 | |
CN102760664B (zh) | 半导体装置和制造半导体装置的方法 | |
JP2011003765A (ja) | 半導体装置の製造方法 | |
KR20070116895A (ko) | 플립 칩 실장 방법 및 범프 형성 방법 | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
JP5885135B2 (ja) | 加熱溶融処理方法および加熱溶融処理装置 | |
WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
JP4142680B2 (ja) | はんだバンプ形成方法 | |
JP2010129664A (ja) | 電子装置及びその製造方法 | |
JP4266956B2 (ja) | 半導体装置の製造方法及び製造装置 | |
JP2014526807A (ja) | はんだ接合部におけるボイド抑制のためのシステムおよび方法 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP4302181B2 (ja) | 半導体装置の製造装置 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP3703808B2 (ja) | 半導体装置の製造方法 | |
JP6784053B2 (ja) | 電子装置の製造方法 | |
JP2006122913A (ja) | 半田ペーストおよび半田接合方法 | |
JP2012124427A (ja) | 電子部品の製造方法および半導体装置の製造方法 | |
JP2001007158A (ja) | 半田バンプの接合方法及び半田バンプ接合体 | |
JP6020433B2 (ja) | 電子装置 | |
JP2011018787A (ja) | 部品搭載基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |