JP2011211211A - 配線基板、半導体装置及びその製造方法 - Google Patents

配線基板、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011211211A
JP2011211211A JP2011106083A JP2011106083A JP2011211211A JP 2011211211 A JP2011211211 A JP 2011211211A JP 2011106083 A JP2011106083 A JP 2011106083A JP 2011106083 A JP2011106083 A JP 2011106083A JP 2011211211 A JP2011211211 A JP 2011211211A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
wiring board
land
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011106083A
Other languages
English (en)
Inventor
Shintaro Yamamichi
新太郎 山道
Katsu Kikuchi
克 菊池
Yoichiro Kurita
洋一郎 栗田
Koji Soejima
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2011106083A priority Critical patent/JP2011211211A/ja
Publication of JP2011211211A publication Critical patent/JP2011211211A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

【課題】微細な配線の接続が可能であり、複数の半導体素子間を高密度で接続することができ、接続信頼性が高い配線基板、半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、平板状の配線基板と、配線基板の一方の面に設けられた第１のＬＳＩ１０４と、前記一方の面及び前記第１の半導体素子の側面を被覆する封止樹脂と、配線基板の他方の面に設けられた第２のＬＳＩ２０４と、が設けられている。配線基板は、配線層としての導体配線５０１と、配線層の支持層としての絶縁樹脂と、配線層及び支持層を貫通する導体スルーホールとを備えている。外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランド３０２と、このランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在している。
【選択図】図９

Description

本発明は、半導体デバイスなどの各種デバイスを高密度かつ高精度に搭載でき、更に高速性及び信頼性も優れたパッケ−ジ及びモジュ−ルを得ることができる配線基板、並びにその配線基板を使用した半導体装置及びその製造方法に関する。
従来の半導体装置としては、特許文献１に記載されたものがある。この特許文献１には、回路基板の両面に半導体装置がフリップチップ実装により設けられている両面実装構造体が開示されている。この従来技術によれば、実装後の半導体装置を封止する封止樹脂のガラス転移温度を調節することにより、生産歩留まり及び信頼性の向上が可能であるとされている。
特開２００１−３４５４１８号公報
ところが、上述の従来技術においては、基板と半導体素子の基材との間の熱膨張係数の差により接合精度及び品質が劣化する虞がある。このため、半導体素子への微細な配線の接続が困難であり、また、接続信頼性も低いという問題点がある。このため、この従来技術により、配線密度の高い大規模なチップ間接続を実現することは困難であった。
本発明はかかる問題点に鑑みてなされたものであって、微細な配線の接続が可能であり、複数の半導体素子間を高密度で接続することができ、接続信頼性が高い配線基板、半導体装置及びその製造方法を提供することを目的とする。
本願第１発明に係る配線基板は、１又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線層との接続点が、配線基板の片側方向に偏在していることを特徴とする。
また、本願第２発明に係る配線基板は、１又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線層と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。
更に、本願第３発明に係る配線基板は、１又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線層との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする。
本願第４発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする。
また、本願第５発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の全てのランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする。
更に、本願第６発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする。
更にまた、本願第７発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。
更にまた、本願第８発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。
更にまた、本願第９発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線基板との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする。
なお、本発明に係る配線基板は、前記支持層が有機樹脂による絶縁層であることが好ましい。
また、本発明に係る半導体装置は、前記支持層が有機樹脂による絶縁層であることが好ましい。
本願第１０発明に係る半導体装置の製造方法は、基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向が前記配線基板の前記ランドと前記配線層の配線との接続点において幅の大きい方から小さい方に向かって一義的に決定されていることを特徴とする。
また、本願第１１発明に係る半導体装置の製造方法は、基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向に対して前記配線基板の前記ランドと前記配線層の配線との接続点がテーパの形状となることを特徴とする。
本発明の配線基板及び半導体装置によれば、複数の半導体素子を接続する配線長が短い半導体装置を提供でき、高速な動作が可能となる。また、製造プロセス中に応力が集中する部分の強度が高いため、配線断線及び配線クラックの無い高歩留まりを実現できる。更に、外見上は観察されない配線の微細なクラック及び応力内在が無いため、半導体装置単体での温度サイクル中での信頼性が高いと同時に、プリント基板へ搭載したときの二次実装信頼性も高くなる。
本発明の第１実施形態の配線基板及び半導体装置を示す図である。 （ａ）乃至（ｃ）は本実施形態の配線基板及び半導体装置の製造方法を示す図である。 （ａ）乃至（ｃ）は本実施形態の配線基板及び半導体装置の製造方法を示す図であり、図２の後工程である。 （ａ）、（ｂ）は本実施形態の配線基板及び半導体装置の製造方法における剥離方向を示す図である。 （ａ）乃至（ｃ）は本実施形態の配線基板及び半導体装置の製造方法を示す図である。 本実施形態の配線基板及び半導体装置の平面構造を示した図である。 本実施形態の配線基板及び半導体装置の平面構造を示した図である。 従来技術の配線基板及び半導体装置の平面構造の拡大図である。 本実施形態の配線基板及び半導体装置の平面構造の拡大図である。 本発明の第２実施形態の配線基板及び半導体装置の平面構造を示す拡大図である。 本発明の第３実施形態の配線基板及び半導体装置の平面構造を示す拡大図である。 同じくその一部拡大図である。
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施の形態について説明する。図１は本実施形態の配線基板６０６、及びその配線基板を用いた半導体装置７００の断面構造を示した図である。配線基板６０６にはＢＧＡボール５０４が接続されているが、特定部位のＢＧＡボール（図１には図示せず）が接続されるＢＧＡランド３０１への導体配線５０１の接続構造又はＢＧＡランドの形状に特徴がある。
先ず、本実施形態の配線基板及び半導体装置の製造方法について、図２乃至図５を参照して説明する。図２乃至図５は本実施形態の配線基板及び半導体装置の製造方法を工程順に示す断面図である。図２（ａ）に示すように、シリコン基板１００上に、剥離層２００と最終的に第２ＬＳＩ接続パッド２０１と第２ＢＧＡランド４０１となる配線層を形成する。次に、図２（ｂ）に示すように、その配線層上に絶縁樹脂６０１を形成し、必要な部位に導体ビア５０２と導体スルーホール５０３を形成する。次に、図２（ｃ）に示すように、導体ビア及び導体スルーホールを埋設するように導体配線５０１を形成する。
続いて、図３（ａ）に示すように、第１ＬＳＩ側接続パッド１０１と接続パッド１０３を第１ＬＳＩ側接続バンプ１０１によって接続して、第１ＬＳＩ１０４を搭載する。アンダーフィル樹脂１０５を注入した後、図３（ｂ）に示すように、モールド樹脂１０６にて封止する。そして、図３（ｃ）に示すように、モールドウエハ部６０５をある一方向６０４にシリコン基板から剥離する。
この剥離の様子を図４に示す。図４（ａ）は、シリコン基板１００上の配線層に第１ＬＳＩ１０４が複数個接続された様子を示すものである。モールドウエハ部６０５を剥離方向６０４からの機械的な力によってシリコン基板１００から分離する。ここで、シリコン基板１００を除去する工程においては、シリコン基板１００と剥離層２００との界面、又は剥離層２００と配線層２０１，４０１との界面の接着強度が弱くなるような材料を予め選択しておき、機械的な力を加えてシリコン基板１００を剥離する。また、剥離層２００として、特定の溶液に溶ける材料、又は溶液の浸透によって配線層２０１，４０１若しくはシリコン基板１００との密着性が極端に低下するような材料を選択することによって、剥離層２００の側面から溶液を浸透させ、シリコン基板１００を剥離することも可能である。更に、剥離層２００として熱分解する材料を用いれば、シリコン基板１００を除去する工程において、熱分解温度以上に加熱することにより、配線層２０１，４０１とシリコン基板１００とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長は、シリコン基板１００を透過し、剥離層２００を透過しない波長に設定することにより、剥離層２００のみを局所的に加熱することができる。本実施の形態においては、例えば、剥離層２００に低密着のポリイミド膜を使用し、剥離層２００と配線層２０１，４０１との界面の接着強度を弱くして、機械的な力を加えてシリコン基板１００を剥離することとする。
次に、図５（ａ）に示すように、配線層を第２ＬＳＩ側接続パッド２０１と第２ＢＧＡランド４０１に加工した後、第２ＬＳＩ側接続パッド２０１と接続パッド２０３を第２ＬＳＩ側接続バンプ２０２によって接続して、第２ＬＳＩ２０４を搭載する。そして、アンダーフィル樹脂２０５を注入する。
次に、図５（ｂ）に示すように、各個片の半導体装置に分離した後に、図５（ｃ）に示すように、最終外部端子であるＢＧＡボール５０４を搭載して半導体装置７００を完成する。
このような半導体装置７００では、チップサイズの大きな第１ＬＳＩ１０４とチップサイズの小さな第２ＬＳＩ２０４を微細な導体ビアで短距離に接続できるため、通常のワイヤボンディングと比べて半導体装置内におけるＬＳＩ間の通信速度を向上させることができる。また、搭載するＬＳＩのサイズの自由度が高くなるが、図６に示すように、最終的な外部端子であるＢＧＡボールの数によっては、ＬＳＩの外形がＢＧＡボール部まで含まれるような構造となる。
図６は本発明の実施形態の半導体装置７００を示す平面図であり、配線基板を挟んで両側に搭載されている２つのＬＳＩ１０４及びＬＳＩ２０４と、ＢＧＡランド３０１を図示している。図７は図６に示した半導体装置のＢＧＡランドを２種類に区別した結果を示した図であり、半導体素子の外周端がランド内部を横切る位置に設置された境界第２ＢＧＡランド４０２と、それ以外のランド４０１とに分類する。図８（ａ）、（ｂ）は従来の技術における図７の破線で囲まれた部分（７０１，７０２）の拡大図である。図８には剥離方向６０４も記載している。従来の技術では、図８（ｂ）のＡ部に示すように、半導体装置の中心部から外周部へと向かうように放射状にＢＧＡランドと導体配線の接続がなされていた。
このようにＢＧＡランドと導体配線が放射状に接続されている場合、先に剥離がＢＧＡランド側から進行するときには特に不具合が発生しないが、先に細い配線側から剥離が進行し、ＢＧＡランドが未剥離の状態で残っている状態では、ＢＧＡランド部の剥離時に応力が細い配線に集中して、配線破断及び配線クラックを生じる場合があることが、本発明者による研究の結果、明らかとなった。特に、配線から円形のランドに急激に幅が広くなった箇所（ランドとの接続部）に不具合が多く発生する。ここで、剥離部分は局所的にはある曲率を有する曲面となっているが、モールド樹脂の中に硬さが異なるシリコンＬＳＩが封入されている境界の近傍（境界第２ＢＧＡランド４０２の近傍）では、より硬いシリコンの変形がモールド樹脂の変形よりも小さいために、剥離がその箇所まで進行したときに、急激な応力変化が境界部分に加わって配線破断を生じることが、詳しい分析の結果明らかとなった。シリコンＬＳＩの存在しない領域及びシリコンＬＳＩの境界近傍以外では、配線側からＢＧＡ側に剥離が進行しても特に配線部分に不具合を生じることなく剥離できる。ここで、”近傍”とは、境界第２ＢＧＡランドの外側と内側の夫々２列ずつのランドを指す。
図９（ａ）、（ｂ）は本実施形態における図７の破線で囲まれた部分（７０１，７０２）の拡大図である。この図９に示すように、本実施の形態では、図９（ｂ）のＢ部に示すように、剥離方向が配線側からＢＧＡランド側となる方向のシリコンＬＳＩの境界近傍のＢＧＡランドに対して、配線との接続部分を剥離とは反対方向に設けていることが特徴である。
このような構造をとることにより、剥離時の局所的な応力集中による配線断線及び配線クラックを防止し、高歩留まりで半導体装置を作製することができる。なお、図９にはシリコンＬＳＩの境界上のランドについてのみ、接続方向を剥離とは反対方向に設けている構造を記載しているが、本発明は、本質的に、シリコンＬＳＩの近傍のランドのうち、少なくとも一部において接続部分が変更されていれば、効果がある。近傍全てのランドについて接続部分が変更していればなお効果が高いことはいうまでもなく、ピン数及び配線の引き回しの都合上、シリコンＬＳＩの境界上のランドの一部、又は全部についてのみ、接続部分を変更していても良い。
図１０（ａ）、（ｂ）は本発明の第２の実施の形態を示した図である。本実施の形態では、図１０（ｂ）のＣ部に示すように、剥離方向が配線側からＢＧＡランド側となる方向のシリコンＬＳＩの境界近傍のＢＧＡランドの形状が、前記ランドと同一平面上に形成された配線層との接続部から配線基板の片側方向に向けて、ランド幅が徐々に大きくなりその後徐々に小さくなることを特徴とする。
ＢＧＡランドと配線の接続部分は従来技術と同様に半導体装置の中心から外周に向かった放射状である。図１０ではランド部分が三角形の形状となっているが、このような形状を採用することにより、先に配線部分から剥離が開始しても、円形のランドと比べて剥離中の導体の幅が急激に大きくなることはないため、剥離によって配線断線及び配線クラックは生じない。なお、ランドの形状は、ランド幅が急激に変化しなければ良く、三角形に限定されない。但し、最終的な外部端子であるＢＧＡの高さをそろえるために、他の円形ランドと面積がほぼ等しいことが望ましい。また、図１０にはシリコンＬＳＩの境界上のランドについてのみ、異なる形状を有する構造を記載しているが、本発明は、本質的に、シリコンＬＳＩの近傍のランドのうち、少なくとも一部においてランド形状が変更されていれば効果がある。近傍全てのランドについて接続部分が変更していれば、なお効果が高いことはいうまでもなく、シリコンＬＳＩの境界上のランドの一部、又は全部についてのみ、接続部分を変更していても良い。本第２の実施形態の構造は、第１の実施形態と比較して、配線をＢＧＡの反対側に引き回す必要がないために、より微細なランドピッチに対応できるという効果がある。
図１１（ａ）、（ｂ）は本発明の第３の実施形態を示した図である。本実施形態では、剥離方向が配線側からＢＧＡランド側となる方向のシリコンＬＳＩの境界近傍のＢＧＡランドにのみ、配線部分との接続部にテーパ形状を有することと特徴とする。図１２は図１１（ｂ）のＤ部の拡大図である。このような形状を採用することにより、先に配線部分から剥離が開始しても、円形のランドと比べて剥離中の導体の幅が急激に大きくなることはないため、剥離によって配線断線や配線クラックは生じない。なお、テーパの形状は、配線幅が急激に変化しなければ良く、図１１に示した構造に限定されない。また、図１１にはシリコンＬＳＩの境界上のランドについてのみ、テーパを有する構造を記載しているが、本発明は本質的に、シリコンＬＳＩの近傍のランドのうち、少なくとも一部においてテーパを有していれば効果がある。近傍全てのランドについてテーパ形状を有していればなお効果が高いことはいうまでもなく、シリコンＬＳＩの境界上のランドの一部、又は全部についてのみ、テーパ形状を有していても良い。本第３の実施形態の構造は、第１及び第２の実施形態と比較して、配線をＢＧＡの反対側へ引き回す必要がなく、微細なランドピッチに対応できる効果と、ランド形状を円形とし、テーパのみを付与するだけであるため、最終的なＢＧＡ端子の形状がほぼそろうために、良好な二次実装信頼性を得ることができるという効果がある。
なお、本発明の配線基板及び半導体装置は、そのランド形状及びランドへの配線の接続形状に特徴があり、特に基材となるシリコン基板から剥離するプロセスにおいて重要な役割を果たす。従って、本発明における剥離プロセスはその方向を一定方向に限定することが極めて重要であり、第１から第３の実施形態に示した本発明の特徴的な構造が、常に剥離方向の下流側となるような製造方法を採用することが必要である。
ここで、上述の実施の形態においては、基材としてシリコン基板の例を述べたが、本発明はシリコン基板に限定されることはなく、基材としては、配線層及び絶縁層が形成される工程において適度な剛性を有していればよい。例えば、ＧａＡｓ等の他の半導体ウエハ材料及びサファイア、並びにＣｕ等の金属板、石英、ガラス、セラミック並びにプリント板を使用することができる。特に、シリコン基板を使用した場合、ＬＳＩを搭載する際に基材とＬＳＩの熱膨張係数が等しいため、搭載精度を更に高くすることができるという効果がある。
また、上述の各実施の形態においては、半導体装置を構成するＬＳＩが２個の例を述べたが、本発明は２個のＬＳＩに限定されることはなく、配線基板の片側又は両側に２個以上のＬＳＩを搭載しても良い。そのとき、２個以上のＬＳＩが縦方向に積層されていても良く、横方向に平面的に搭載されていても良い。いずれの場合も、外部接続端子を設けるランド部のうち、ＬＳＩの搭載位置の近傍のランドにおいて上述の実施の形態に示したような工夫がなされていれば、同様の効果を得ることができる。特に、チップサイズの大きなメモリチップを多層に積層した場合、信号処理を行うロジックチップが大容量のメモリに高速アクセスできるため、半導体装置としての性能を大きく向上させることができる。
また、上述の各実施の形態においては、配線基板として配線層の層数が２層の例を述べたが、本発明の効果は２層配線に限定されないことはいうまでもない。
また、上述の各実施の形態においては、配線基板の所望の位置に薄膜キャパシタが設けられていてもよい。薄膜キャパシタを構成する誘電体材料としては、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化珪素、窒化珪素、若しくはそれらの複合物、又は、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料（０≦ｘ≦１、０＜ｙ＜１）、又はＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。また、薄膜キャパシタを構成する誘電体材料として、無機材料及び磁性材料を混合した有機材料等を使用してもよい。更には、薄膜キャパシタの代わりに、個別部品であるチップコンデンサ、チップ抵抗及びチップインダクタ等が内蔵されていてもよい。
１００：シリコン基板
１０１：第１ＬＳＩ側接続バッド
１０２：第１ＬＳＩ側接続バンプ
１０３：接続パッド
１０４：第１ＬＳＩ
１０５：アンダーフィル樹脂
１０６：モールド樹脂
２００：剥離層
２０１：第２ＬＳＩ側接続バッド
２０２：第２ＬＳＩ側接続バンプ
２０３：接続パッド
２０４：第２ＬＳＩ
２０５：アンダーフィル樹脂
３０１：ＢＧＡランド
３０２：境界ＢＧＡランド
３０３：引き出し部
４０１：第２ＢＧＡランド
４０２：境界第２ＢＧＡランド
５０１：導体配線
５０２：導体ビア
５０３：導体スルーホール
５０４：ＢＧＡボール
６０１：絶縁樹脂
６０２：微細接続部
６０３：半導体パッケージ外周
６０４：剥離方向
６０５：モールドウエハ部
６０６：配線基板
７００：半導体装置

Claims (13)

  1. １又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線層との接続点が、配線基板の片側方向に偏在していることを特徴とする配線基板。
  2. １又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線層と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする配線基板。
  3. １又は複数個の絶縁層と、１又は複数個の配線層と、前記絶縁層に形成された１又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線層との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする配線基板。
  4. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。
  5. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の全てのランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。
  6. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。
  7. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする半導体装置。
  8. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする半導体装置。
  9. 平板状の配線基板と、前記配線基板の一方の面に設けられた第１の半導体素子と、前記一方の面および前記第１の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第２の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線基板との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする半導体装置。
  10. 前記支持層が有機樹脂による絶縁層であることを特徴とする請求項１から３のいずれか１項に記載の配線基板。
  11. 前記支持層が有機樹脂による絶縁層であることを特徴とする請求項４から９のいずれか１項に記載の半導体装置。
  12. 基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向が前記配線基板の前記ランドと前記配線層の配線との接続点において幅の大きい方から小さい方に向かって一義的に決定されていることを特徴とする半導体装置の製造方法。
  13. 基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向に対して前記配線基板の前記ランドと前記配線層の配線との接続点がテーパの形状となることを特徴とする半導体装置の製造方法。
JP2011106083A 2011-05-11 2011-05-11 配線基板、半導体装置及びその製造方法 Pending JP2011211211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011106083A JP2011211211A (ja) 2011-05-11 2011-05-11 配線基板、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011106083A JP2011211211A (ja) 2011-05-11 2011-05-11 配線基板、半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005298186A Division JP4829585B2 (ja) 2005-10-12 2005-10-12 配線基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2011211211A true JP2011211211A (ja) 2011-10-20

Family

ID=44941879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011106083A Pending JP2011211211A (ja) 2011-05-11 2011-05-11 配線基板、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011211211A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066021A (ja) * 1992-06-16 1994-01-14 Ibiden Co Ltd 半田付けランドのパターン形状
JP3003062U (ja) * 1994-04-13 1994-10-11 村田機械株式会社 プリント基板
JPH10189637A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP2000133678A (ja) * 1998-10-28 2000-05-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003086739A (ja) * 2001-09-07 2003-03-20 Nec Corp 半導体装置およびその製造方法
JP2004179647A (ja) * 2002-11-12 2004-06-24 Nec Corp 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066021A (ja) * 1992-06-16 1994-01-14 Ibiden Co Ltd 半田付けランドのパターン形状
JP3003062U (ja) * 1994-04-13 1994-10-11 村田機械株式会社 プリント基板
JPH10189637A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP2000133678A (ja) * 1998-10-28 2000-05-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003086739A (ja) * 2001-09-07 2003-03-20 Nec Corp 半導体装置およびその製造方法
JP2004179647A (ja) * 2002-11-12 2004-06-24 Nec Corp 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
TWI658542B (zh) 具有矩形空腔陣列的聚合物框架的製造方法
JP4829585B2 (ja) 配線基板及び半導体装置
EP2978020B1 (en) Package substrate
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US20190259733A1 (en) Semiconductor package
US7768119B2 (en) Carrier structure embedded with semiconductor chip
JP5179787B2 (ja) 半導体装置及びその製造方法
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
US9196506B2 (en) Method for manufacturing interposer
TWI544599B (zh) 封裝結構之製法
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
US20120146216A1 (en) Semiconductor package and fabrication method thereof
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
TW201405720A (zh) 具有一體化結構組件的多層電子支撐結構
US20130161814A1 (en) Semiconductor chip with offset pads
TWI594382B (zh) 電子封裝件及其製法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
US11488911B2 (en) Flip-chip package substrate
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US11362057B2 (en) Chip package structure and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401