CN106856174A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN106856174A
CN106856174A CN201610103995.3A CN201610103995A CN106856174A CN 106856174 A CN106856174 A CN 106856174A CN 201610103995 A CN201610103995 A CN 201610103995A CN 106856174 A CN106856174 A CN 106856174A
Authority
CN
China
Prior art keywords
chip
layer
dielectric layer
conductor layer
mold conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610103995.3A
Other languages
English (en)
Other versions
CN106856174B (zh
Inventor
陈宪章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN106856174A publication Critical patent/CN106856174A/zh
Application granted granted Critical
Publication of CN106856174B publication Critical patent/CN106856174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装结构及其制作方法。制作方法包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的线路。形成第一封装胶体于介电层上，并使第一封装胶体填充于这些线路之间，以形成预铸模导线层。移除部分介电层，以形成多个开口。这些开口暴露出部分预铸模导线层。配置第一芯片于介电层或预铸模导线层上，并使第一芯片通过这些开口电性连接预铸模导线层。形成第二封装胶体于介电层上，并使第二封装胶体包覆第一芯片。本发明能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及一种封装结构及其制作方法，尤其涉及一种半导体封装结构及其制作方法。
背景技术
在半导体产业中，集成电路(IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作以及集成电路的封装。在晶圆的集成电路制作完成之后，晶圆的主动面配置有多个接垫。最后，由晶圆切割所得的裸芯片可通过接垫，电性连接于承载器(carrier)。通常而言，承载器可以是导线架(lead frame)、基板(substrate)或印刷电路板(printed circuit board)，而芯片可通过打线接合(wire bonding)或覆晶接合(flip chip bonding)等方式连接至承载器上，以使芯片的接垫与承载器的接点电性连接，进而构成芯片封装体。
芯片封装体的整体厚度例如是封装胶体的厚度、承载器的厚度以及外部端子的高度的总和。为满足芯片封装体微型化(miniaturization)的发展需求，常见的作法是降低承载器的厚度。然而，承载器的厚度缩减有限，且会对其结构刚性造成影响。
发明内容
本发明提供一种半导体封装结构及其制作方法，制作方法能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构；半导体封装结构整体厚度较薄，且具有良好的结构强度。
本发明提出一种半导体封装结构的制作方法，其包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的线路。形成第一封装胶体于介电层上，并使第一封装胶体填充于这些线路之间，以形成预铸模导线层。移除部分介电层，以形成多个开口。这些开口暴露出部分预铸模导线层。配置第一芯片于介电层或预铸模导线层上，并使第一芯片通过这些开口电性连接预铸模导线层。形成第二封装胶体于介电层上，并使第二封装胶体包覆第一芯片。
本发明提出一种半导体封装结构，其包括预铸模导线层、介电层、第一芯片以及第二封装胶体。预铸模导线层包括图案化线路层与第一封装胶体。图案化线路层包括多个彼此分离的线路。第一封装胶体填充于这些线路之间。介电层连接预铸模导线层且具有多个开口，其中这些开口暴露出部分预铸模导线层。第一芯片配置于介电层或预铸模导线层上，且通过这些开口电性连接预铸模导线层。第二封装胶体配置于介电层上，且包覆第一芯片。
基于上述，本发明的半导体封装结构的制作方法是使金属层连接介电层，并利用第一封装胶体包覆图案化后的金属层(即图案化线路层)。因此，图案化线路层的厚度可大幅缩减，并藉由介电层与第一封装胶体的支撑来提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。在使芯片通过打线接合或覆晶接合等方式电性连接于预铸模导线层的过程中，图案化线路层可受到介电层与第一封装胶体的支撑而不易弯曲变形，故能提高导线或凸块与图案化线路层之间的接合精度及强度，并且确保芯片与图案化线路层之间的电性连接关系。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是本发明第一实施例的半导体封装结构的制作方法的剖面示意图；
图2A至图2C是本发明第二实施例的半导体封装结构的制作方法的剖面示意图；。
图3A至图3D是本发明第三实施例的半导体封装结构的制作方法的剖面示意图；
图4A至图4B是本发明第四实施例的半导体封装结构的制作方法的剖面示意图；
图5A至图5C是本发明第五实施例的半导体封装结构的制作方法的剖面示意图。
附图标记：
100、100A～100D：半导体封装结构
102：预铸模导线层
110：封装基材
111：介电层
111a、111b：开口
112：金属层
112a：图案化线路层
112b：线路
120：第一封装胶体
130：第一芯片
131、161：主动表面
132、162：背表面
140：导线
141、142：凸块
150：第二封装胶体
160：第二芯片
具体实施方式
图1A至图1F是本发明第一实施例的半导体封装结构的制作方法的剖面示意图。首先，请参考图1A，提供封装基材110。封装基材110包括介电层111以及金属层112，其中金属层112与介电层111相连接。在本实施例中，介电层111的材质可以是聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)，或者是其他的可挠性材料。金属层112的材质可以是铜、铝、金、银、镍或前述金属的合金。
接着，请参考图1B，例如以光微影蚀刻技术图案化金属层112，以形成图案化线路层112a。在本实施例中，图案化线路层112a包括多个彼此分离的线路112b，而暴露出部分介电层111。接着，请参考图1C，形成第一封装胶体120于介电层111上，并使第一封装胶体120填充于这些线路112b之间，以形成预铸模导线层102。在本实施例中，由于图案化线路层112a与介电层111相连接，且被第一封装胶体120所包覆，因此图案化线路层112a的厚度可大幅缩减，并藉由介电层111与第一封装胶体120的支撑以提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。另一方面，各个线路112b远离介电层111的表面可暴露于第一封装胶体120。如图1C所示，各个线路112b的厚度例如是与第一封装胶体120的厚度相等。
接着，请参考图1D，例如以曝光显影、镭射或机械钻孔等方式移除部分介电层111，以形成多个开口111a，进而暴露出部分预铸模导线层102。具体而言，这些开口111a可暴露出部分图案化线路层112a。接着，请参考图1E，使第一芯片130以背表面132配置于介电层111上。接着，使多条导线140通过这些开口111a而电性连接第一芯片130的主动表面131与预铸模导线层102。换言之，本实施例可采用打线接合的方式，使第一芯片130与暴露于这些开口111a的图案化线路层112a电性连接。在使第一芯片130通过这些导线140电性连接预铸模导线层102的过程中，图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，故能提高导线140与图案化线路层112a之间的接合精度及强度，并且确保第一芯片130与图案化线路层112a之间的电性连接关系。
之后，请参考图1F，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130，并填满这些开口111a。至此，本实施例的半导体封装结构100的制作已大致完成。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2C是本发明第二实施例的半导体封装结构的制作方法的剖面示意图。需说明的是，本实施例的半导体封装结构100A(显示于图2C)的部分制作步骤大致与图1A至图1C所示的制作步骤相同或相似，于此不再重复赘述。首先，请参考图2A，在如图1C所示的形成预铸模导线层102之后，例如以曝光显影、镭射或机械钻孔等方式移除部分介电层111，以形成多个开口111a，进而暴露出部分预铸模导线层102。具体而言，这些开口111a可暴露出部分图案化线路层112a。
接着，请参考图2B，使第一芯片130以主动表面131配置于介电层111上。接着，使主动表面131藉由多个凸块141分别通过这些开口111a而覆晶接合于预铸模导线层102。在本实施例中，使第一芯片130通过这些开口111a电性连接于预铸模导线层102可包括以下步骤：首先，例如以涂布或植球等方式形成多个凸块141于第一芯片130的主动表面131上，其中凸块141的材质可为焊锡。接着，使第一芯片130的主动表面131朝向介电层111，并使主动表面131上的这些凸块141分别对准这些开口111a。接着，配置第一芯片130于介电层111上，以使这些凸块141分别容置于这些开口111a内，并与这些开口111a暴露出的这些线路112b相抵接。之后，回焊这些凸块141，以使第一芯片130接合于这些线路112b。在使第一芯片130通过这些凸块141电性连接于预铸模导线层102的过程中，图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，故能提高凸块141与图案化线路层112a之间的接合精度及强度，并且确保第一芯片130与图案化线路层112a之间的电性连接关系。
在另一实施例中，使第一芯片130通过这些开口111a电性连接于预铸模导线层102可包括以下步骤：首先，例如以涂布或植球等方式形成多个凸块141于这些开口111a中的线路112b上。接着，使第一芯片130的主动表面131朝向介电层111，并使主动表面131上的焊垫(未显示)分别与这些凸块141相抵接。之后，回焊这些凸块141，以使第一芯片130接合于这些线路112b。
之后，请参考图2C，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130。至此，本实施例的半导体封装结构100A的制作已大致完成。由于第一芯片130与图案化线路层112a分别位于介电层111的相对两侧，且第一芯片130可利用容置于介电层111的这些开口111a内的这些凸块141与图案化线路层112a电性连接，因此有助于缩减半导体封装结构100A的整体厚度，以符合薄型化的发展需求。
图3A至图3D是本发明第三实施例的半导体封装结构的制作方法的剖面示意图。需说明的是，本实施例的半导体封装结构100B(显示于图3D)的部分制作步骤大致与图1A至图1C所示的制作步骤相同或相似，于此不再重复赘述。首先，请参考图3A，在如图1C所示的形成预铸模导线层102之后，例如以曝光显影、镭射或机械钻孔等方式移除部分介电层111，以形成多个开口111a与开口111b，进而暴露出部分预铸模导线层102。具体而言，这些开口111a与开口111b可暴露出部分图案化线路层112a，其中开口111b的截面积例如是大于开口111a的截面积，可用以容纳第一芯片130。
接着，请参考图3B，使第一芯片130以主动表面131配置于预铸模导线层102上，并且位于开口111b内。在本实施例中，第一芯片130例如是以多个凸块141覆晶接合于预铸模导线层102。接着，请参考图3C，使第二芯片160以背表面162配置于介电层111上。第二芯片160位于第一芯片130的上方，且第二芯片160的背表面162与第一芯片130的背表面132相对。接着，使多条导线140通过这些开口111a而电性接合第二芯片160之主动表面161与预铸模导线层102。换言之，本实施例可采用打线接合的方式，以使第二芯片160与暴露于这些开口111a的图案化线路层112a电性连接。
在使第一芯片130通过这些凸块141电性连接预铸模导线层102以及使第二芯片160通过这些导线140电性连接预铸模导线层102的过程中，由于图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，因此导线140及凸块141与图案化线路层112a之间的接合精度及强度皆能提高，并且确保第一芯片130与图案化线路层112a之间的电性连接关系以及第二芯片160与图案化线路层112a之间的电性连接关系。
之后，请参考图3D，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130与第二芯片160，并填满这些开口111a与开口111b。至此，本实施例的半导体封装结构100B的制作已大致完成。由于第一芯片130埋设于介电层111的开口111b内，并藉由介电层111使第二芯片160叠置于第一芯片130的上方，因此能有效控制半导体封装结构100B(即多芯片封装结构)的整体厚度，以符合薄型化的发展需求。
图4A至图4B是本发明第四实施例的半导体封装结构的制作方法的剖面示意图。本实施例的半导体封装结构100C(显示于图4B)的部分制作步骤大致与第三实施例的半导体封装结构100B制作步骤相同或相似，于此不再重复赘述。首先，请参考图4A，在如图3B所示的使第一芯片130容置于开口111b内，并通过凸块141覆晶接合于预铸模导线层102之后，使第二芯片160以主动表面161配置于介电层111上。第二芯片160位于第一芯片130的上方，且第二芯片160的主动表面161与第一芯片130的背表面132相对。接着，使主动表面161藉由多个凸块142分别通过这些开口111a而覆晶接合于预铸模导线层102。
在使第一芯片130通过凸块141电性连接预铸模导线层102以及使第二芯片160通过凸块142电性连接预铸模导线层102的过程中，由于图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，因此凸块141及凸块142与图案化线路层112a之间的接合精度及强度皆能提高，并且确保第一芯片130与图案化线路层112a之间的电性连接关系以及第二芯片160与图案化线路层112a之间的电性连接关系。
之后，请参考图4B，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130与第二芯片160，并填满这些开口111a与开口111b。至此，本实施例的半导体封装结构100C的制作已大致完成。由于第一芯片130埋设于介电层111的开口111b内，并藉由介电层111使第二芯片160叠置于第一芯片130的上方，因此能有效控制半导体封装结构100C(即多芯片封装结构)的整体厚度，以符合薄型化的发展需求。
图5A至图5C是本发明第五实施例的半导体封装结构的制作方法的剖面示意图。需说明的是，本实施例的半导体封装结构100D(显示于图5C)的部分制作步骤大致与图1A至图1C所示的制作步骤相同或相似，于此不再重复赘述。首先，请参考图5A，在如图1C所示的形成预铸模导线层102之后，例如以曝光显影、镭射或机械钻孔等方式移除部分介电层111，以形成多个开口111a与开口111b，进而暴露出部分预铸模导线层102。具体而言，这些开口111a与开口111b可暴露出部分图案化线路层112a，其中开口111b的截面积例如是大于开口111a的截面积，可用以容纳第一芯片130(显示于图5B)。
接着，请参考图5B，使第一芯片130以背表面132配置于预铸模导线层102上，并且位于开口111b内。接着，使多条导线140通过这些开口111a而电性接合第一芯片130之主动表面131与预铸模导线层102。换言之，本实施例可采用打线接合的方式，以使第一芯片130与暴露于这些开口111a的图案化线路层112a电性连接。在使第一芯片130通过这些导线140电性连接预铸模导线层102的过程中，由于图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，因此能提高导线140与图案化线路层112a之间的接合精度及强度，并且确保第一芯片130与图案化线路层112a之间的电性连接关系。
之后，请参考图5C，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130，并填满这些开口111a与开口111b。至此，本实施例的半导体封装结构100D的制作已大致完成。由于第一芯片130埋设于介电层111的开口111b内，因此有助于缩减半导体封装结构100D的整体厚度，以符合薄型化的发展需求。
综上所述，本发明的半导体封装结构的制作方法是使金属层连接介电层，并利用第一封装胶体包覆图案化后的金属层(即图案化线路层)。因此，图案化线路层的厚度可大幅缩减，并藉由介电层与第一封装胶体的支撑来提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。在使芯片通过介电层上的开口，并以打线接合或覆晶接合等方式电性连接于预铸模导线层的过程中，图案化线路层可受到介电层与第一封装胶体的支撑而不易弯曲变形，故能提高导线或凸块与图案化线路层之间的接合精度及强度，并且确保芯片与图案化线路层之间的电性连接关系。另一方面，以多芯片封装为例，由于其中一个芯片可埋设于介电层的开口内，并藉由介电层使另一芯片叠置于前述芯片的上方，因此能有效控制多芯片封装结构的整体厚度，以符合薄型化的发展需求。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (14)

1.一种半导体封装结构的制作方法，其特征在于，包括：
提供封装基材，所述封装基材包括介电层与连接所述介电层的金属层；
图案化所述金属层，以形成图案化线路层，所述图案化线路层包括多个彼此分离的线路；
形成第一封装胶体于所述介电层上，并使所述第一封装胶体填充于所述多个线路之间，以形成预铸模导线层；
移除部分所述介电层，以形成多个开口，其中所述多个开口暴露出部分所述预铸模导线层；
配置第一芯片于所述介电层或所述预铸模导线层上，并使所述第一芯片通过所述多个开口电性连接所述预铸模导线层；以及
形成第二封装胶体于所述介电层上，并使所述第二封装胶体包覆所述第一芯片。
2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述介电层上，并且以多条导线通过所述多个开口电性接合于所述预铸模导线层。
3.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述介电层上，并且以多个凸块通过所述多个开口覆晶接合于所述预铸模导线层。
4.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多条导线通过其他所述多个开口电性接合于所述预铸模导线层。
5.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多个凸块覆晶接合于所述预铸模导线层。
6.根据权利要求5所述的半导体封装结构的制作方法，其特征在于，还包括：
在形成所述第二封装胶体于所述介电层上之前，配置第二芯片于所述介电层上，所述第二芯片位于所述第一芯片的上方，且通过其他所述多个开口电性连接所述预铸模导线层。
7.根据权利要求6所述的半导体封装结构的制作方法，其特征在于，还包括：使所述第二封装胶体包覆所述第二芯片。
8.一种半导体封装结构，其特征在于，包括：
预铸模导线层，包括图案化线路层与第一封装胶体，所述图案化线路层包括多个彼此分离的线路，所述第一封装胶体填充于所述多个线路之间；
介电层，连接所述预铸模导线层且具有多个开口，其中所述多个开口暴露出部分所述预铸模导线层；
第一芯片，配置于所述介电层或所述预铸模导线层上，且通过所述多个开口电性连接所述预铸模导线层；以及
第二封装胶体，配置于所述介电层上，且包覆所述第一芯片。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述第一芯片配置于所述介电层上，并且以多条导线通过所述多个开口电性接合于所述预铸模导线层。
10.根据权利要求8所述的半导体封装结构，其特征在于，所述第一芯片配置于所述介电层上，并且以多个凸块通过所述多个开口覆晶接合于所述预铸模导线层。
11.根据权利要求8所述的半导体封装结构，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多条导线通过其他所述多个开口电性接合于所述预铸模导线层。
12.根据权利要求8所述的半导体封装结构，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多个凸块覆晶接合于所述预铸模导线层。
13.根据权利要求12所述的半导体封装结构，其特征在于，还包括：
第二芯片，配置于所述介电层上，所述第二芯片位于所述第一芯片的上方，且通过其他所述多个开口电性连接所述预铸模导线层。
14.根据权利要求13所述的半导体封装结构，其特征在于，所述第二封装胶体包覆所述第二芯片。
CN201610103995.3A 2015-12-09 2016-02-25 半导体封装结构及其制作方法 Active CN106856174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104141282 2015-12-09
TW104141282A TWI582864B (zh) 2015-12-09 2015-12-09 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
CN106856174A true CN106856174A (zh) 2017-06-16
CN106856174B CN106856174B (zh) 2019-04-30

Family

ID=59126360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610103995.3A Active CN106856174B (zh) 2015-12-09 2016-02-25 半导体封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN106856174B (zh)
TW (1) TWI582864B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070178686A1 (en) * 2006-01-31 2007-08-02 Nec Electronics Corporation Interconnect substrate, semiconductor device, and method of manufacturing the same
CN101661928A (zh) * 2008-08-29 2010-03-03 南茂科技股份有限公司 芯片封装体
TW201037800A (en) * 2009-04-15 2010-10-16 Chipmos Technoligies Inc Cavity chip package structure and package-on-package using the same
TW201123383A (en) * 2009-12-31 2011-07-01 Chipmos Technologies Inc Quad flat no lead (QFN) package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070178686A1 (en) * 2006-01-31 2007-08-02 Nec Electronics Corporation Interconnect substrate, semiconductor device, and method of manufacturing the same
CN101661928A (zh) * 2008-08-29 2010-03-03 南茂科技股份有限公司 芯片封装体
TW201037800A (en) * 2009-04-15 2010-10-16 Chipmos Technoligies Inc Cavity chip package structure and package-on-package using the same
TW201123383A (en) * 2009-12-31 2011-07-01 Chipmos Technologies Inc Quad flat no lead (QFN) package

Also Published As

Publication number Publication date
TW201721772A (zh) 2017-06-16
CN106856174B (zh) 2019-04-30
TWI582864B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
CN101252096B (zh) 芯片封装结构以及其制作方法
US10593561B2 (en) Stack frame for electrical connections and the method to fabricate thereof
JP5352146B2 (ja) 半導体装置
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
CN106816388A (zh) 半导体封装结构及其制作方法
CN104517905B (zh) 用于模塑衬底的金属重分布层
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
KR101474189B1 (ko) 집적회로 패키지
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
US10079222B2 (en) Package-on-package structure and manufacturing method thereof
US20080164620A1 (en) Multi-chip package and method of fabricating the same
CN106876340B (zh) 半导体封装结构及其制作方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN108630626A (zh) 无基板封装结构
TWI590349B (zh) 晶片封裝體及晶片封裝製程
CN106856174A (zh) 半导体封装结构及其制作方法
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
CN106856176B (zh) 半导体封装结构及其制作方法
TWI582903B (zh) 半導體封裝結構及其製作方法
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
TWI401787B (zh) 封裝基板之製法
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant