CN102598882B - 接线电路板及其制造方法 - Google Patents
接线电路板及其制造方法 Download PDFInfo
- Publication number
- CN102598882B CN102598882B CN201080038572.9A CN201080038572A CN102598882B CN 102598882 B CN102598882 B CN 102598882B CN 201080038572 A CN201080038572 A CN 201080038572A CN 102598882 B CN102598882 B CN 102598882B
- Authority
- CN
- China
- Prior art keywords
- intermediate layer
- conductive
- circuit board
- conductive intermediate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
公开了一种接线电路板,其中以低环境负荷并以高的生产力形成导电中间层,所述导电中间层具有尽可能地消除焊料腐蚀现象的功能。接线电路板提供有绝缘基底材料(2);在绝缘基底材料(2)的至少一个表面上形成的接线电路图案(3);形成在接线电路图案(3)的一部分上并具有在其上安装的电子零件(7)的电子零件安装连接盘部(31);以及在电子零件安装连接盘部(31)上形成并且由导电墨膜的烘烤体组成的导电中间层(5)。
Description
技术领域
本发明涉及一种接线电路板及其制造方法,并且更具体地涉及在上面安装有各种电子零件的连接盘(land)上具有导电中间层的接线电路板及其制造方法。
背景技术
当电子零件被安装在上面形成有接线电路图案的接线电路板上时,一般地经由焊料材料将作为接线电路图案的一部分提供的电子零件安装连接盘电连接到电子零件的端子电极。
为了防止称为“焊料浸析”的现象,用电解镀覆法或无电镀覆法在接线电路板的电子零件安装连接盘的表面上形成导电中间层。“焊料浸析”是在接线电路板上形成的接线电路图案浸析到焊料材料中的现象。为了防止“焊料浸析”,常常将用于形成导电中间层作为阻挡层的方法用于焊料结合电子零件。
可以除限制“焊料浸析”现象的功能之外还考虑其增强焊料材料与导电中间层之间的“焊料可润湿性”的功能的情况下形成导电中间层。
按照惯例,对于导电中间层而言,例如,在专利文献1中公开了一种用镀覆方法在导电电路层2上形成的体金属层3。
专利文献2在其中公开了一种用于在电路导体层4上真空沉积诸如铜的金属以从而形成与导电中间层相对应的导电金属层6的技术。
相关技术文献
专利文献
专利文献1:日本专利申请特许公开No. 6-120643
专利文献2:日本专利申请特许公开NO. 61-58289。
发明内容
本发明要解决的问题
如上所述,专利文献1和专利文献2在其中描述了分别与常规导电中间层相对应的体金属层3和导电金属层6。
然而,当用如在专利文献1中公开的电镀镀覆方法来形成导电中间层(体金属层3)时,在许多情况下,预先在作为最终产品的接线电路内部形成用于传导的镀覆引线。由于不要求镀覆引线作为产品的接线电路,所以接线电路板不可避免地由于镀覆引线的面积而在尺寸方面有所增加。因此,存在这样的问题,即实际上难以满足近年来对高密度电路形成的日益期望的需求。
另一方面,当使用无电镀覆方法来形成导电中间层(体金属层3)时,不需要形成镀覆引线。然而,在镀覆步骤期间不得不将接线电路板长时间暴露于诸如高温和强酸浴的苛刻环境。因此,接线电路板可能被大大地损坏。此外,还可以根据镀覆条件在除接线电路之外的地方产生镀覆层,诸如绝缘基底材料或绝缘盖(盖层)。因此,可能发生这样的问题,即不可能仅在期望的位置处形成导电中间层。
当用如在专利文献2中公开的真空沉积方法来形成导电中间层(导电金属层6)时,需要对接线电路板加掩蔽并随后投入真空室中。因此,制造步骤是复杂的且连续加工是困难的。此外,为了形成厚到足以发挥作为导电中间层的充分功能的层,需要延长沉积时间并需要增加功率消耗。从而,用于用真空沉积方法来形成导电中间层的方法不适合于批量生产,并因此不那么实用。
鉴于上述问题实现了本发明,并且其目的是形成一种用环境友好的方法并以优良的生产力通过焊料材料的使用将各种电子零件安装在接线电路板上所需的导电中间层。
用于解决问题的手段
为了达到上述目的,本申请提供以下发明。
根据本申请的用于接线电路板的发明提供了一种接线电路板,包括绝缘基底材料、在绝缘基底材料的至少一个表面上形成的接线电路图案、作为接线电路图案的一部分形成且电子零件通过焊料材料被与之结合的电子零件安装连接盘以及在电子零件安装连接盘上由烧结导电墨膜制成的导电中间层。
根据本申请的用于制造接线电路板的方法的本发明提供了一种用于制造接线电路板的方法,包括准备绝缘基底材料、在绝缘基底材料的至少一个表面上形成具有电子零件被用焊料材料与之结合的电子零件安装连接盘的接线电路图案、通过使用液滴排出方法以部分地且相互重叠的方式堆叠包含导电材料的导电墨的多个排出液滴以从而在电子零件安装连接盘上形成液滴膜以及烧结所述液滴膜以从而形成导电中间层。
本发明的效果
根据本发明,能够获得以下效果。
由于根据本发明在接线电路板中的电子零件安装连接盘上形成导电中间层,所以能够最大程度地防止“焊料浸析”现象,从而以高可靠性将电子零件结合。
由于在不需要镀覆方法的情况下形成导电中间层,所以消除了相关技术的问题。换言之,根据本发明,可以省去电解镀覆方法所需的镀覆引线的形成。从而,能够获得适合于高密度安装的接线电路板。根据本发明,可以消除由于镀覆的强条件而引起的对接线电路板的损坏,这用无电镀覆方法是不能避免的。此外,根据本发明,不要求大量的药物溶液,因此对环境的负荷明显是低的。
此外,根据本发明,可以仅在接线电路图案上的期望电子零件安装连接盘上快速地形成导电中间层。因此,能够获得生产力明显优良的效果。
附图说明
图1A是示意性地示出根据本发明的整个接线电路板的透视图。
图1B是其中图1A中的部分A被放大的透视图。
图2是其中除电子零件7之外沿着图1B的X-X'线切割根据本发明的第一实施例的接线电路板的横截面说明图。
图3是在盖层的一部分被释放的情况下在平面中示出绝缘基底材料和接线电路图案的接线电路板的平面说明图。
图4是用于解释用喷墨印刷方法来形成导电墨膜的步骤的在步骤中间的接线电路板的平面图。
图5是用于解释用于制造根据本发明的第一实施例的接线电路板的方法的过程横截面图。
图6是用于解释用于将电子零件结合到根据本发明的第一实施例的接线电路板的方法的过程横截面图。
图7是用于解释本发明的第一实施例的变体的对应于图2的接线电路板的横截面说明图。
图8是其中除电子零件7之外沿着图1B的X-X'线切割根据本发明的第二实施例的接线电路板的横截面说明图。
图9是其中除电子零件7之外沿着图1B的X-X'线切割根据本发明的第三实施例的接线电路板的横截面说明图。
具体实施方式
下面将参考附图来描述根据本发明的三个实施例。对具有相同功能的组成部分分配相同的附图标记,并且将不会重复其详细解释。
(第一实施例)
将参考图1A至4来描述根据本发明的第一实施例的接线电路板。
图1A是示意性地示出根据本发明的整个接线电路板的透视图。图1B是其中图1A中的部分A被放大的透视图。图2是其中沿着图1B的X-X'线切割根据本发明的第一实施例的接线电路板的横截面说明图。图3是其中在盖层4的一部分被释放的情况下在平面中示出绝缘基底材料2和接线电路图案3(电子零件安装连接盘31)的接线电路板的平面说明图。
如从图1A、图1B和图2能够看到的,根据本实施例的接线电路板1具有绝缘基底材料2(图1A、图2)、在绝缘基底材料2上形成为期望图案的接线电路图案3(图1B、图2)、作为接线电路图案3的一部分提供的电子零件安装连接盘31(图1B、图2)、覆盖接线电路图案3的期望位置的盖层4(图1A、图1B、图2)、在电子零件安装连接盘31上形成的导电中间层5(图2)以及延伸至接线电路板1的一侧的柔性电缆(图1A)。
下面将详细地描述构造接线电路板1的各部件。
绝缘基底材料2具有聚酰亚胺树脂作为主要材料。从而,可保证用焊料材料6将电子零件7安装在电子零件安装连接盘31(图2)上所需的热阻。绝缘基底材料2可以具有在12.5 μm至125 μm范围内的期望厚度。可以将加强板等附着于绝缘基底材料2的背面(图2的下表面),例如,以便在安装电子零件7时保证板的扁平。绝缘基底材料2具有两个垂直面对的表面,并且至少上面形成有接线电路图案3的表面(图2中的上表面)在形成接线电路图案3之前期望地经受等离子体处理、电晕处理、UV臭氧处理、碱性蚀刻处理等。在执行了处理的情况下,能够增强绝缘基底材料2与接线电路图案3之间的粘附强度。
当接线电路板1不具有柔性电缆8的情况下,不仅可以采用具有聚酰亚胺树脂作为主要材料的衬底,而且可以采用玻璃环氧物衬底或苯酚衬底作为绝缘基底材料2。
通过根据期望图案在绝缘基底材料2上印刷在其中混合了导电粉末和粘结剂的导电膏对接着热硬化该导电膏来形成接线电路图案3。作为导电粉末,可以使用铜(Cu)粉末、银(Ag)粉末或铜(Cu)-银(Ag)合金粉末,其具有期望形状,诸如薄片形状、球形形状或针形状,并具有从几nm至50 μm范围内的粉末颗粒直径。为了减小接线电路图案3的电路电阻,期望地将Ag选择为接线电路图案3的材料。当使用接线电路板1作为柔性电路板时,期望地将包含更多薄片状导电粉末的导电膏用于也在接线电路板1弯曲时限制阻值的增加。当然,根据需要的性质,可以使用采取各种材料、形状和粉末颗粒的组合的导电材料。
导电膏的树脂组分可以期望地包括聚酰亚胺树脂、聚酰胺-酰亚胺树脂等。由此类导电膏形成的接线电路图案3具有用类似于导电基底材料2的焊料材料6来安装电子零件7所需的热阻。
用丝网印刷法将由此类材料制成的接线电路图案3形成为具有期望的电路结构。期望地用对于前体而言可溶的诸如DMF、NMP或γ丁内酯的溶剂来稀释导电膏的树脂组分(聚酰亚胺树脂、聚酰胺-酰亚胺树脂)的前体。从而,导电膏的流动性适合于丝网印刷法,因此能够采用丝网印刷法。
除聚酰亚胺树脂或聚酰胺-酰亚胺树脂之外,可以采用对焊料具有热阻的环氧基树脂、苯酚基树脂、丙烯基树脂或其混合物。用树脂,与聚酰亚胺树脂或聚酰胺-酰亚胺树脂相比,能够获得具有优良可印刷性的膏。
考虑到需要的电路电阻等,接线电路图案3的图案厚度可以具有任意值。例如,当需要具有低电阻的接线电路板时,可以仅增加接线电路图案3的图案宽度或图案厚度。
为了通过增加图案宽度来减小电路电阻,除丝网印刷之外,可以采用诸如胶版印刷、平板印刷、凹板印刷或喷墨印刷的印刷方法。
另一方面,为了通过增加图案厚度来减小电路电阻,能够在单个印刷步骤中获得达到约20 μm的图案厚度的丝网印刷方法的使用在生产效率方面如此优良。
为了用丝网印刷方法来形成接线电路图案3,存在优点,即在干法过程中处理制造接线电路板1的全部步骤,所述干法过程包括形成稍后所述的导电中间层的步骤,从而进一步减少环境负荷。
考虑到本发明的目的和性质,例如,很明显接线电路图案3的材料和制造方法可以是通过蚀刻铜箔的图案形成或通过镀覆方法的图案形成。
如图1B和图2所示,电子零件安装连接盘31被构造为可电连接到稍后描述的电子零件7的外部端子电极71。换言之,如从图2能够看到的,用焊料材料6经由导电中间层5将电子零件7安装在电子零件安装连接盘31上。电子零件安装连接盘31、31的形状和尺寸适合于已安装电子零件7的外部端子电极71、71的形状和尺寸。
如从用于解释平面图案的图3能够看到的,用要压紧的稍后详述的具有开口41、41的盖层4覆盖电子零件安装连接盘31、31的表面周界部分31A、31A,并使电子零件安装连接盘31、31的表面中心部分31B、31B暴露。换言之,用要压紧的盖层4覆盖电子零件安装连接盘31的表面周界部分31A。从而,即使当在将电子零件7安装在电子零件安装连接盘31上之后施加剪切应力,也可以最大限度地避免电子零件安装连接盘31被从绝缘基底材料2释放的可能性。
如从图3能够看到的,盖层4提供有开口41。通过覆盖接线电路图案3,除限制上述接线电路图案3的释放的功能之外,盖层4还具有防止接线电路图案3由于外部原因而劣化或被损坏的功能。当接线电路板1充当柔性电路板时,期望地用盖层4覆盖接线电路板的弯曲部分(诸如稍后描述的柔性电缆8)。从而,当使要弯曲的部分弯曲时,可以减少接线电路图案3被断开连接的可能性。
使用聚酰亚胺树脂或聚酰胺-酰亚胺树脂作为盖层4的主要材料。从而,盖层4具有用焊料材料6来安装电子零件7所需的热阻。与用于形成接线电路图案3的导电膏类似,用诸如DMF、NMP或γ丁内酯的极性溶剂来稀释聚酰胺树脂和聚酰胺-酰亚胺树脂的前体,并且因此能够保证膏的流动性。从而,可以用丝网印刷法来形成盖层4。
除聚酰亚胺树脂或聚酰胺-酰亚胺树脂之外,可以采用对焊料具有热阻的环氧基树脂、氟基树脂、改性聚氨酯基树脂或其混合物作为盖层4的主要材料。
作为用于形成盖层4的另一方法,可以采用用于通过击穿加工来去除盖膜的期望位置并随后将其结合以覆盖绝缘基底材料2和接线电路图案3的方法。
可以根据需要将盖层4的厚度选择为适合于接线电路板1的所需规格。在本发明的实施例中,盖层4的厚度是20 μm或更多。从而,当使用接线电路板1作为柔性电路板时,可以限制接线电路图案3的断开连接并限制或减少电迁移。此外,当形成稍后详述的导电中间层5时,亦即当用喷墨印刷方法来产生导电墨的膜以从而形成导电中间层5时,盖层4的开口41能够充当所谓的屏障,其防止具有流动性的导电墨流出到周围环境以从而将导电墨存储在开口41中。因此,能够容易地形成导电中间层5是有利的。
图1A所示的柔性电缆8充当接线电路板1的电缆,并旨在用于将接线电路板1连接到外部电子设备或其它接线电路板。如从图1A能够看到的,柔性电缆8使得在整体地从绝缘基底材料2延伸的绝缘基底材料延伸部分21上形成接线图案(未示出)并在接线图案上形成盖层4的一部分。由于加强板未被附着于柔性电缆8,所以能够自由地使柔性电缆8弯曲。此外,由于盖层4覆盖接线图案,所以即使当柔性电缆8弯曲时,也能够限制接线图案的断开连接。
下面将参考图2来详细地描述上述导电中间层5。如从图2能够看到的,在电子零件安装连接盘31上形成导电中间层5。如下形成导电中间层5。首先,将通过向作为主要导电材料的镍(Ni)添加分散剂产生的导电墨(下面将其称为Ni墨)施加(滴)到电子零件安装连接盘31上以形成导电墨膜(Ni墨膜)。在本文中,将导电墨称为纳米墨,并且更具体地其为其中用分散剂覆盖纳米级金属颗粒并将其均匀地分散到有机溶剂中的墨。将由导电墨制成的膜加热,使得分散剂和有机溶剂蒸发,并将金属颗粒相互烧结,从而获得导电薄膜。由于金属颗粒像纳米级一样小,所以一个性质可以是烧结温度是低的。
在本文中将参考图4来详细地描述导电墨膜(Ni墨膜)的形成。图4是用于解释用喷墨印刷方法来形成导电墨膜的步骤的在步骤中间的接线电路板的平面图。如图4所示,以重叠方式将从喷墨印刷机的喷嘴排出的导电墨的排出液滴ID(墨滴)堆叠在电子零件安装连接盘31上。换言之,将排出液滴ID堆叠为部分地相互重叠。从而,在电子零件安装连接盘31的表面中心部分31B上将Ni墨膜形成为稠密液滴膜。为了用Ni墨膜完全覆盖在盖层4的开口41的底部表面处暴露的电子零件安装连接盘31,如图4所示,导电墨的排出液滴ID的一部分可以达到盖层4。
在形成Ni墨膜之后,在诸如氮气的惰性气氛中烧结Ni墨膜以便防止Ni墨膜被氧化。从而,将Ni墨膜中的镍颗粒组合,使得形成作为低阻膜的导电中间层5。为了减少接线电路板1上的热损坏,优选的是通过在绝缘基底材料2、接线电路图案3和盖层4的抗热温度或以下、优选地在260℃或以下通过等离子体烧结技术或加压烧结技术的使用对Ni墨膜进行烧结来形成导电中间层5。
用上述方法,将导电中间层5形成为不具有微小孔的金属薄层。因此,可以稳当地防止接线电路图案3到焊料材料6中的“焊料浸析”。
为了用喷墨印刷方法来稳当地排出导电墨,优选的是包含在导电墨中的导电材料的颗粒直径为500 nm或以下。此外,为了获得更优良的电气性质或更低的烧结温度,期望地将颗粒直径调整为300nm或以下。
导电中间层5的厚度的下限为约200nm。用此厚度或更多,能够防止在用焊料材料6将电子零件7安装在接线电路板1上时发生的接线电路图案3的“焊料浸析”。为了更稳当地防止“焊料浸析”,期望地将导电中间层5的厚度设置在约400nm或更多。另一方面,考虑到用喷墨印刷方法来实现膜形成的可能性(诸如生产力),期望地将导电中间层5的厚度的上限设置在约5μm。
下面将描述要安装在接线电路板1上的电子零件7。如图2所示,经由导电中间层5将电子零件7安装在电子零件安装连接盘31上。如从图1B和图2能够看到的,电子零件7在其两端处包括外部端子电极71、71。电子零件7为诸如陶瓷芯片电容器或LED的表面安装类型。电子零件7的外部端子电极71由硬化或烧结Ag膏(包含银(Ag)作为导电粉末的导电膏)制成。为了用焊料材料6来增强可结合性,用由镍-锡(Ni-Sn)制成的镀覆层(未示出)来覆盖外部端子电极71的表面。
下面参考图5来描述根据本实施例的用于制造接线电路板1的方法。图5是用于解释用于制造接线电路板1的方法的过程横截面图。
(1)如从图5(a)能够看到的,首先,准备绝缘基底材料2并通过使用例如丝网印刷法在绝缘基底材料2的表面(顶面)上形成具有电子零件安装连接盘31的接线电路图案3。
(2)然后,如从图5(b)能够看到的,例如,使用丝网印刷法来在接线电路图案3(除电子零件安装连接盘31的表面中心部分31B之外)和绝缘基底材料2上形成盖层4。如上所述,盖层4提供有开口41,并且电子零件安装连接盘31的表面中心部分31B在开口41的底面处被暴露。
(3)然后,如从图5(c)能够看到的,在电子零件安装连接盘31的表面中心部分31B上形成导电中间层5。更具体地,如上所述,首先用喷墨印刷方法将包含导电材料(Ni)的导电墨的排出液滴堆叠为部分地相互重叠(参见图4)以从而在电子零件安装连接盘31上形成导电墨膜(液滴膜)。其后,烧结导电墨膜以从而形成导电中间层5。
通过上述步骤,完成根据本实施例的接线电路板1。
下面将参考图6和图2来描述将电子零件7安装在接线电路板1上的步骤。
(1)如从图6(a)能够看到的,向导电中间层5和盖层4的其周围上施加糊状焊料6A。糊状焊料是焊料粉末和液体助熔剂的混合物。
在本实施例中,例如,可以使用哌嗪和/或胺卤化不含氧酸盐(amine halogenated hydro acid salt)作为包含在糊状焊料6A的助熔剂中的活化剂。考虑到环境阻力,期望地使用由哌嗪制成的活化剂。从而,更能够保证通过烧结Ni墨膜和焊料材料6获得的导电中间层5之间的可润湿性和可结合性。
(2)然后,如从图6(b)能够看到的,将电子零件7放置在接线电路板1上,使得电子零件7的外部端子电极71、71接触糊状焊料6A、6A。
(3)然后,在将电子零件7放置在糊状焊料6A上的同时,执行加热处理(回流)以使糊状焊料6A熔化。从而,如图2所示,用焊料材料6(熔化糊状焊料6A)经由导电中间层5将电子零件7电气地且机械地连接到电子零件安装连接盘31。
如上所述,接线电路板1具有通过烧结在电子零件安装连接盘31上形成的Ni墨膜制成的导电中间层5。从而,根据本实施例,可以稳当地防止在将电子零件7安装在接线电路板1上时发生的接线电路图案3到焊料材料6中的“焊料浸析”,并且能够以高可靠性将电子零件7结合。
此外,由于根据本实施例用能够仅选择性地在期望区域上排出液滴的喷墨印刷方法来形成Ni墨膜,所以生产力是优良的,并且与常规镀覆方法不同,不要求大量的药物溶液,从而获得对环境的负荷如此低的效果。不需要形成镀覆引线,从而获得能够在其上面形成高密度电路的接线电路板。
此外,根据本实施例,导电中间层5仅由一层Ni墨膜制成,能够在最大限度地防止“焊料浸析”的同时将电子零件7结合。这对于生产力和成本而言如此有利。
下面将参考图7来描述根据本实施例的变体的接线电路板1'。接线电路板1'具有通过烧结Cu墨膜制成的导电中间层5'而不是通过烧结Ni墨膜制成的导电中间层5,如从图7能够看到的。在本文中,通过以与Ni墨膜类似的方式在电子零件安装连接盘31上施加通过向作为主要导电材料的铜(Cu)添加分散剂制成的导电墨(Cu墨)形成Cu墨膜。通过例如在惰性气氛中在260℃或以下烧结Cu墨膜,将导电中间层5'形成为不具有微小孔的金属薄层。为了增强Cu墨膜的还原作用,可以在烧结期间向惰性气氛添加氢气。
由烧结Cu墨膜制成的导电中间层5'的防止“焊料浸析”的功能次于由烧结Ni墨膜制成的导电中间层5的该功能。然而,导电中间层5'的厚度是500nm或更多,其大于Ni墨膜,使得当安装电子零件7时,在焊料材料6与导电中间层5'之间的界面附近形成合金层,并且合金层能够防止导电中间层5'到焊料材料6中的“焊料浸析”进展过度。从而以这种方式将导电中间层5'的厚度相对地增加至实用到足以获得与导电中间层5类似的效果。
作为变体的一个优点,导电中间层5'在用焊料材料6的“可润湿性”方面是优良的。因此,根据变体,可以采用包含典型助熔剂的糊状焊料作为糊状焊料6A,其使得能够在多用性方面实现更优良的过程。
根据本实施例的另一变体,可以使用包含银-钯合金(Ag-Pd合金)作为主要导电材料的导电墨来代替Ni墨和Cu墨。并且在这种情况下,能够获得以上效果。
(第二实施例)
下面将参考图8来描述根据本发明的第二实施例。图8是根据第二实施例的接线电路板10的横截面说明图。第二实施例在导电中间层的结构方面不同于第一实施例。根据第一实施例的接线电路板具有由一层烧结导电墨膜制成的导电中间层,而根据第二实施例的接线电路板具有由两层烧结导电墨膜制成的导电中间层。
换言之,如从图8能够看到的,根据本实施例的接线电路板10的导电中间层50具有其中将第一导电中间层50a和第二导电中间层50b连续地堆叠在电子零件安装连接盘31上的结构。第一导电中间层50a是通过施加与根据第一实施例的导电中间层5类似的Ni膜形成的烧结Ni墨膜。第二导电中间层50b是通过在第一导电中间层50a上施加通过向作为主要导电材料的金(Au)添加分散剂制成的导电墨(下面将称为Au墨)以从而形成Au墨膜并随后烧结Au墨膜制成的。
换言之,导电中间层50被构造为使得堆叠包括第一导电中间层50a和第二导电中间层50b的两种导电中间层并将作为烧结Au墨膜的第二导电中间层50b布置为最上层。从而,作为Ni薄膜的第一导电中间层50a能够最大限度地防止接线电路图案3到焊料材料6中的“焊料浸析”,并且作为Au薄膜的第二导电中间层50b能够充分地保证到焊料材料6的“焊料可润湿性”。
根据以下程序期望地形成根据本实施例的导电中间层50。
(1)用喷墨印刷方法在接线电路图案3的电子零件安装连接盘31上以重叠方式堆叠Ni墨的排出液滴ID以从而形成Ni墨膜。其后,在绝缘基底材料2、接线电路图案3和盖层4的抗热温度或以下、优选地在260℃或以下烧结Ni墨膜。从而,获得不具有微小孔的作为金属薄层的第一导电中间层50a。
(2)然后,用喷墨印刷方法在第一导电中间层50a上以重叠方式堆叠Au墨的排出液滴ID以从而形成Au墨膜。这时,为了获得足够的焊料可润湿性,期望地将Au墨膜形成为完全覆盖第一导电中间层50a的顶面。其后,在绝缘基底材料2、接线电路图案3和盖层4的抗热温度或以下、优选地在260℃或以下烧结Au墨膜。从而,获得不具有微小孔的作为金属薄层的第二导电中间层50b。
根据上述程序将第一导电中间层50a和第二导电中间层50b形成为被堆叠,使得能够防止诸如导电中间层(第一导电中间层50a和第二导电中间层50b)的损坏和扩散的缺陷,并且能够保证第一导电中间层50a和第二导电中间层50b之间的粘附。
例如,调整排出液滴或排出液滴的溶剂的飞行距离,使得能够由导电墨(Ni墨、Au墨)从喷墨印刷机的喷嘴的排出开始直至到达接线电路图案3或施加导电墨的液滴膜上为止控制导电墨的排出液滴ID的干燥程度。从而,能够不通过烧结步骤连续地形成Ni墨膜和Au墨膜。换言之,控制排出液滴的干燥程度,使得能够形成Au墨膜,在形成Ni墨膜之后跳过Ni墨膜烧结步骤,并且随后能够共同地烧结Ni墨膜和Au墨膜。从而,能够简化形成导电中间层50的步骤。
下面将描述第一导电中间层50a和第二导电中间层50b的厚度。类似于第一实施例,第一导电中间层50a的厚度的下限为约200nm。用该厚度或更多,能够最大限度地防止在用焊料材料6将电子零件7安装在接线电路板10上时发生的接线电路图案3的“焊料浸析”。为了更稳当地防止“焊料浸析”,期望地将第一导电中间层50a的厚度设置在约400nm或更多。另一方面,考虑到用喷墨印刷方法来实现膜形成的可能性(诸如生产力),期望地将第一导电中间层50a的厚度的上限设置在约5μm。
第二导电中间层50b的厚度期望地约在50 nm和1 μm之间。从而,能够保证焊料材料6的充分“焊料可润湿性”。即使当第二导电中间层50b的厚度比第一导电中间层50a小得多时,也能够保证“焊料可润湿性”。因此,能够限制用于导电中间层50的成本的增加。
如上所述,根据本发明的第二实施例,通过烧结在电子零件安装连接盘31上形成的Ni墨膜制成的第一导电中间层50a能够最大限度地阻止接线电路图案3到焊料材料6中的“焊料浸析”。此外,根据本实施例,通过烧结作为导电中间层50的最上层形成的Au墨膜制成的第二导电中间层50b能够充分地保证到焊料材料6的“焊料可润湿性”。
如从上文能够看到的,在本实施例中,将具有防止接线电路图案3的“焊料浸析”的功能的第一导电中间层50a和具有增强“焊料可润湿性”的功能的第二导电中间层50b堆叠以构成导电中间层50,从而实现导电中间层的多个功能。
此外,由于与第一实施例类似用能够选择性地仅在期望区域上排出液滴的喷墨印刷方法来形成导电墨膜,根据本实施例,能够获得生产力如此优良且不要求大量药物溶液(不同于常规镀覆方法)的效果,从而实现对环境的如此低的负荷。
可以通过使用Ag墨(通过向作为主要导电材料的银添加分散剂制成的导电墨)来代替Au墨而形成第二导电中间层50b。同样地在这种情况下,能够改善“焊料可润湿性”。
(第三实施例)
下面将参考图9来描述根据本发明的第三实施例。图9是根据第三实施例的接线电路图100的横截面说明图。第三实施例在导电中间层的结构方面不同于第二实施例。根据第二实施例的接线电路板具有由两层烧结导电墨膜制成的导电中间层,而根据本实施例的接线电路板具有由三层烧结导电墨膜制成的导电中间层。
换言之,如从图9能够看到的,根据本实施例的接线电路板100的导电中间层500被构造为使得第一导电中间层500a、第二导电中间层500b和第三导电中间层500c被连续地堆叠在电子零件安装连接盘31上。第一导电中间层500a是通过烧结通过在电子零件安装连接盘31上施加Cu墨形成的Cu墨膜制成的。第二导电中间层500b是通过烧结通过在第一导电中间层500a上施加Ni墨形成的Ni墨膜制成的。作为最上层的第三导电中间层500c是通过烧结通过在第二导电中间层500b上施加Au墨形成的Au墨膜制成的。
通过根据期望图案在绝缘基底材料2上印刷Ag膏并随后对印刷图案进行热硬化来形成根据本实施例的接线电路板100的接线电路图案3。
与在第二实施例中所解释的导电中间层50类似地形成根据本实施例的导电中间层500。换言之,可以用喷墨印刷方法每个层以重叠方式堆叠导电墨的排出液滴ID以形成导电墨膜,并且随后可以在绝缘基底材料2、接线电路图案3和盖层4的抗热温度或以下、优选地在260℃或以下烧结该导电墨膜。可以每个层执行烧结步骤,或者可以如在第二实施例中所述地在通过控制导电墨的干燥程度形成Au墨膜作为最上层之后共同地执行。
下面将描述根据本实施例的接线电路板100的导电中间层500的效果。
如上所述,根据本实施例的接线电路板100的接线电路图案3包含聚酰亚胺树脂和聚酰胺-酰亚胺树脂作为导电膏的树脂组分。已知聚酰亚胺树脂和聚酰胺-酰亚胺树脂在热阻方面如此优良并具有良好的吸水性。因此,例如,在低湿度环境中使用根据本发明第一实施例和第二实施例的接线电路板(接线电路板1、10)时不存在问题,但是在高湿度环境中,包含在接线电路图案3中的聚酰亚胺树脂和聚酰胺-酰亚胺树脂是可透水的。因此,接线电路图案3中的Ag和导电中间层中的Ni(根据第一实施例的导电中间层5、根据第二实施例的导电中间层50a)被离子化并分别扩散到导电中间层和接线电路图案3中。因此,接线电路图案与导电中间层之间的界面可能腐蚀且界面电阻可能随着时间的推移而增加。
在本实施例中,在接线电路图案3与由烧结Ni墨膜制成的第二导电中间层500b之间插入由烧结Cu墨膜制成的第一导电中间层500a。从而,即使当在高湿度环境中使用根据本实施例的接线电路板100时,也能够最大限度地避免界面电阻随着时间推移的增加。为了限制界面电阻,期望地将第一导电中间层500a的厚度设置在约200nm或更多。
此外,在本实施例中,将第二导电中间层500b和第三导电中间层500c形成为被堆叠在第一导电中间层500a上。从而,作为第二导电中间层500b的效果,当将电子零件7安装在接线电路板100上时,能够防止第一导电中间层500a到焊料材料6的“焊料浸析”。此外,作为第三导电中间层500c的效果,与在第二实施例中解释的第二导电中间层50b类似,能够增强用焊料材料6的“焊料可润湿性”。可以通过使用Ag墨代替Au墨来形成第三导电中间层。同样地在这种情况下,能够改善“焊料可润湿性”。
如上所述,导电中间层500具有其中堆叠了三层烧结导电墨膜的相对复杂的结构。然而,由于这些导电墨膜是通过使用能够仅在期望区域(电子零件安装连接盘31)上快速地形成导电墨膜的喷墨印刷方法制成的,所以生产力比使用镀覆方法或使用真空沉积的常规方法更优良。此外,根据本实施例,不同于常规镀覆方法,不要求大量的药物溶液,获得了对环境的负荷如此低的效果。
上文已描述了根据本发明的三个实施例。如上所述,在本发明的每个实施例中,在形成具有防止“焊料浸析”现象的功能的导电中间层的步骤中使用在生产力方面比常规镀覆方法或真空沉积方法更加优良的喷墨印刷方法。从而,能够以低环境负荷并以良好的生产力仅在期望区域(诸如电子零件安装连接盘31)上形成导电墨膜。此外,在本发明的每个实施例中,以重叠方式堆叠导电墨的排出液滴以从而形成导电墨膜,并随后对导电墨膜进行烧结以形成导电中间层。因此,能够形成不具有微小孔的高质量导电中间层。
在第二实施例和第三实施例中,导电中间层被构造为具有两种或更多种烧结导电墨膜。因此,能够实现导电中间层的多个功能,诸如焊料可润湿性的增强或防止界面电阻的增加。按照需要,根据所需性能或成本来调整每个导电中间层的厚度。
本发明不限于第一到第三实施例,并且在不脱离本发明的精神的情况下可以进行各种修改。下面将描述某些特定示例。
在用喷墨印刷方法在接线电路图案3的电子零件安装连接盘31上印刷导电墨的步骤之前,可以使接线电路图案3(电子零件安装连接盘31)的表面经受去除表面上的剩余树脂组分的处理。处理可以包括用四氟化碳气体进行蚀刻、用溶剂进行蚀刻、二氧化碳气体等离子体处理、氧等离子体处理等。从而,能够增强导电中间层5、5'、50、500与电子零件安装连接盘31之间的层间粘附。因此,例如,当电子零件7被结合在导电中间层5、5'、50、500上时,如果当施加在导电中间层5、5'、50、500上的糊状焊料6A被熔化且随后凝固成焊料材料6时发生应力,则能够最大限度地避免导电中间层5、5'、50、500与电子零件安装连接盘31之间的可能层间释放。
已参考图3描述的是在第一实施例中,用要压紧的盖层4覆盖作为接线电路图案3的一部分形成的电子零件安装连接盘31的表面周界部分31A,但本发明的实施例不限于此。
例如,当要安装在接线电路板上的电子零件7如具有0603尺寸(0.6 mm×0.3 mm)或0402尺寸(0.4 mm×0.2 mm)的芯片部分一样小时,如果电子零件安装连接盘31的形状和尺寸适合于芯片部分的外部端子电极71的那些,则电子零件安装连接盘31的一侧具有至少0.3mm或以下的尺度。因此,即使当试图用盖层4来覆盖电子零件安装连接盘31的表面周界部分31A时,由于用于形成盖层4的盖层膏的可印刷性,开放印刷实际上如此难。
当电子零件安装连接盘31如此小时,可以不用盖层4覆盖电子零件安装连接盘31的表面周界部分31A。例如,可以在盖层4的开口41的底面处使整个电子零件安装连接盘31暴露。在这种情况下,期望地将导电中间层5、5'、50、500形成为完全覆盖电子零件安装连接盘31的主表面(顶面)和侧面。因此,能够稳当地防止接线电路图案3到焊料材料6中的“焊料浸析”。
在形成盖层4之前可以形成导电中间层5、5'、50、500。换言之,可以在用盖层4覆盖绝缘基底材料2和接线电路图案3之前在电子零件安装连接盘31上形成导电中间层5、5'、50、500,并且随后可以形成盖层4。即使在这种情况下,也能够在不增加过程时间的情况下获得本发明的效果。
可以在同一加热步骤中执行接线电路图案3的硬化和导电墨膜的烧结。换言之,如上所述,例如通过根据期望图案通过使用丝网印刷法在绝缘基底材料2上印刷导电膏并随后使印刷的导电膏硬化来形成接线电路图案3。在这种情况下,为了通过用喷墨印刷方法施加导电墨来在接线电路图案3的电子零件安装连接盘31上形成导电墨膜,可以采用以下操作。
首先,用丝网印刷法根据期望图案在绝缘基底材料2上施加导电膏。然后,将形成有图案的导电膏预先干燥。然后,在电子零件安装连接盘31上形成导电墨膜。其后,在260℃或以下执行加热处理以同时地执行形成有图案的导电膏的硬化和导电墨膜的烧结。从而,共同地形成接线电路图案3和导电中间层5、5'、50、500。用这种方法,预先干燥的导电膏充当导电墨接收层,使得包含在到达于电子零件安装连接盘31的导电墨的排出液滴ID中的溶剂组分在导电膏中被吸收。因此,用该方法,能够限制导电墨的浸渍和排斥并能够增强电子零件安装连接盘31与导电中间层5、5'、50、500之间的粘附。
当与根据第一实施例的变体的导电中间层5'或根据第三实施例的导电中间层500a类似地使用Cu墨来在电子零件安装连接盘31上形成导电中间层时,可以向导电膏添加针对包含在Cu墨中的Cu粉末的氧化具有还原作用的还原剂以便形成接线电路图案3。从而,当烧结Cu墨膜时,在没有诸如氢气的还原气氛中的烧结的情况下,Cu墨膜中的Cu被包含在导电膏中的还原剂还原。用该方法,由于未使用氢气,所以能够增强步骤的安全并能够简化烧结设备。
在上述实施例中使用喷墨印刷方法来在电子零件安装连接盘31上施加导电墨,但是本发明不限于此且可以采用其它液滴排出方法。例如,当电子零件安装连接盘31的面积是大的时,能够用分配器方法来更高效地形成导电墨膜。
本发明的方式不限于上述单独实施例。可以将不同实施例中的组成部分适当地组合。在不脱离从内容和在权利要求中定义的其等价物导出的本发明的概念思想和精神的情况下,可以进行各种添加、修改和部分删除。
附图标记描述
1、1'、10、100:接线电路板
2:绝缘基底材料
3:接线电路图案
4:盖层
5、5'、50、500:导电中间层
6:焊料材料
6A:糊状焊料
7:电子零件
8:柔性电缆
21:绝缘基底材料延伸部分
31:电子零件安装连接盘
31A:表面周界部分
31B:表面中心部分
41:开口
50a:第一导电中间层
50b:第二导电中间层
71:外部端子电极
500a:第一导电中间层
500b:第二导电中间层
500c:第三导电中间层
ID:导电墨的排出液滴。
Claims (10)
1.一种接线电路板,包括:
绝缘基底材料;
接线电路图案,其在绝缘基底材料的至少一个表面上形成,将混合了导电粉末和粘结剂的导电膏按照所期望的图案印刷在所述绝缘基底材料后,在260℃或以下的温度使导电膏热硬化形成;
电子零件安装连接盘,其被形成为接线电路图案的一部分且电子零件通过焊料材料被与之结合;以及
导电中间层,其在所述电子零件安装连接盘上由烧结在260℃或以下的温度加热处理后的导电墨膜制成。
2.根据权利要求1所述的接线电路板,其中,所述导电墨膜由部分地相互重叠的导电墨的多个排出液滴制成。
3.根据权利要求2所述的接线电路板,其中,所述导电中间层由包含Ni、Cu或Ag-Pd合金作为导电材料的烧结导电墨膜制成。
4.根据权利要求1所述的接线电路板,其中,所述导电中间层由包含Ni、Cu或Ag-Pd合金作为导电材料的烧结导电墨膜制成。
5.根据权利要求1所述的接线电路板,其中,所述导电中间层由堆叠的两个或更多烧结导电墨膜制成。
6.根据权利要求5所述的接线电路板,其中,每个导电墨膜由部分地相互重叠的导电墨的多个排出液滴制成。
7.根据权利要求5所述的接线电路板,其中,导电中间层中的最上层由包含Au或Ag作为导电材料的烧结导电墨膜制成。
8.根据权利要求5所述的接线电路板,其中,所述接线电路图案包含Ag,并且导电中间层中的最低层由包含Cu作为导电材料的烧结导电墨膜制成。
9.一种用于制造接线电路板的方法,包括;
准备绝缘基底材料的工序;
在绝缘基底材料的至少一个表面上形成接线电路图案的工序,其具有电子零件将通过焊料材料与之结合的电子零件安装连接盘;
通过使用液滴排出方法将包含导电材料的导电墨的多个排出液滴堆叠为部分地相互重叠来在电子零件安装连接盘上形成液滴膜的工序;以及
通过烧结液滴膜来形成导电中间层的工序、
所述接线电路图案,将混合了导电粉末和粘结剂的导电膏按照所期望的图案印刷在所述绝缘基底材料后,在260℃或以下的温度使导电膏热硬化形成的,
所述导电中间层,由在260℃或以下的温度烧结所述导电墨的液滴膜制成。
10.根据权利要求9所述的用于制造接线电路板的方法,其中,采用喷墨印刷方法作为液滴排出方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-022430 | 2010-02-03 | ||
JP2010022430A JP5405339B2 (ja) | 2010-02-03 | 2010-02-03 | 配線回路基板及びその製造方法 |
PCT/JP2010/066953 WO2011096110A1 (ja) | 2010-02-03 | 2010-09-29 | 配線回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102598882A CN102598882A (zh) | 2012-07-18 |
CN102598882B true CN102598882B (zh) | 2015-09-23 |
Family
ID=44355132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080038572.9A Expired - Fee Related CN102598882B (zh) | 2010-02-03 | 2010-09-29 | 接线电路板及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9258903B2 (zh) |
JP (1) | JP5405339B2 (zh) |
CN (1) | CN102598882B (zh) |
WO (1) | WO2011096110A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012217922A1 (de) * | 2012-10-01 | 2014-04-03 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
DE102013218423A1 (de) * | 2012-10-01 | 2014-04-17 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
US9026517B2 (en) * | 2012-12-13 | 2015-05-05 | International Business Machines Corporation | Searching a vertex in a path |
JP5752727B2 (ja) * | 2013-02-27 | 2015-07-22 | 株式会社フジクラ | 部品実装フレキシブルプリント基板 |
DE102013218425B4 (de) * | 2013-09-13 | 2024-06-06 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
CN103633080A (zh) * | 2013-11-29 | 2014-03-12 | 华南理工大学 | 一种具有柔性衬底的led灯具及制备方法 |
US9674952B1 (en) * | 2013-12-30 | 2017-06-06 | Flextronics Ap, Llc | Method of making copper pillar with solder cap |
JP5958479B2 (ja) * | 2014-01-31 | 2016-08-02 | 株式会社村田製作所 | 電子部品の実装構造体 |
AT516750B1 (de) * | 2014-12-18 | 2016-08-15 | Zizala Lichtsysteme Gmbh | Verfahren zur Voidreduktion in Lötstellen |
JP2017082263A (ja) * | 2015-10-26 | 2017-05-18 | Dowaエレクトロニクス株式会社 | 金属複合粉末およびその製造方法 |
JP2018014381A (ja) * | 2016-07-20 | 2018-01-25 | 富士通株式会社 | 基板及び電子機器 |
JP6880451B2 (ja) * | 2017-08-07 | 2021-06-02 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
JP7248038B2 (ja) * | 2018-12-06 | 2023-03-29 | 株式会社村田製作所 | モジュールおよびその製造方法 |
JPWO2022009839A1 (zh) * | 2020-07-08 | 2022-01-13 | ||
CN114846911A (zh) * | 2020-09-29 | 2022-08-02 | 株式会社村田制作所 | 伸缩性安装基板以及伸缩性安装基板的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002255645A (ja) * | 2001-02-27 | 2002-09-11 | Kyocera Corp | 低温焼成磁器およびこれを用いた配線基板 |
JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
JP2005217249A (ja) * | 2004-01-30 | 2005-08-11 | Denso Corp | ランドを備える基板およびその製造方法 |
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158289A (ja) | 1984-08-29 | 1986-03-25 | 松下電器産業株式会社 | 印刷配線板 |
JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
JP3341311B2 (ja) | 1992-10-05 | 2002-11-05 | 松下電器産業株式会社 | フレキシブル配線板およびその製造方法 |
JPH06158289A (ja) | 1992-11-24 | 1994-06-07 | Mitsubishi Electric Corp | 薄膜形成装置 |
JP5528653B2 (ja) * | 2006-08-09 | 2014-06-25 | 信越半導体株式会社 | 半導体基板並びに電極の形成方法及び太陽電池の製造方法 |
TWI455672B (zh) * | 2007-07-06 | 2014-10-01 | Murata Manufacturing Co | A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component |
JP4991624B2 (ja) * | 2008-05-07 | 2012-08-01 | 株式会社フジクラ | プリント回路基板及びその製造方法 |
KR20100028306A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
KR100999506B1 (ko) * | 2008-09-09 | 2010-12-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
JP5156658B2 (ja) * | 2009-01-30 | 2013-03-06 | 株式会社日立製作所 | Lsi用電子部材 |
-
2010
- 2010-02-03 JP JP2010022430A patent/JP5405339B2/ja not_active Expired - Fee Related
- 2010-09-29 CN CN201080038572.9A patent/CN102598882B/zh not_active Expired - Fee Related
- 2010-09-29 US US13/381,198 patent/US9258903B2/en not_active Expired - Fee Related
- 2010-09-29 WO PCT/JP2010/066953 patent/WO2011096110A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002255645A (ja) * | 2001-02-27 | 2002-09-11 | Kyocera Corp | 低温焼成磁器およびこれを用いた配線基板 |
JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
JP2005217249A (ja) * | 2004-01-30 | 2005-08-11 | Denso Corp | ランドを備える基板およびその製造方法 |
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2011159922A (ja) | 2011-08-18 |
CN102598882A (zh) | 2012-07-18 |
US9258903B2 (en) | 2016-02-09 |
US20120103678A1 (en) | 2012-05-03 |
WO2011096110A1 (ja) | 2011-08-11 |
JP5405339B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102598882B (zh) | 接线电路板及其制造方法 | |
US10609819B2 (en) | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions | |
US9930775B2 (en) | Copper pillar full metal via electrical circuit structure | |
US9277654B2 (en) | Composite polymer-metal electrical contacts | |
US9699906B2 (en) | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions | |
US8987886B2 (en) | Copper pillar full metal via electrical circuit structure | |
US9603249B2 (en) | Direct metalization of electrical circuit structures | |
US9350124B2 (en) | High speed circuit assembly with integral terminal and mating bias loading electrical connector assembly | |
US9320133B2 (en) | Electrical interconnect IC device socket | |
US9232654B2 (en) | High performance electrical circuit structure | |
US8955216B2 (en) | Method of making a compliant printed circuit peripheral lead semiconductor package | |
US9196980B2 (en) | High performance surface mount electrical interconnect with external biased normal force loading | |
US20150013901A1 (en) | Matrix defined electrical circuit structure | |
WO2012125331A1 (en) | Copper pillar full metal via electrical circuit structure | |
JP5220766B2 (ja) | 実装基板 | |
WO2011097160A1 (en) | High speed backplane connector | |
US8327534B2 (en) | Method of fabricating printed circuit board assembly | |
KR100979818B1 (ko) | 인쇄회로기판 제조방법 | |
CN102610400A (zh) | 固体电解质电容器及其制造方法 | |
JP5131852B2 (ja) | 固体電解コンデンサ | |
JP2007251084A (ja) | 電極配線構造体及びその製造方法 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
KR101041626B1 (ko) | 표면실장용 칩 부품 | |
JP2022070566A (ja) | 回路基板の製造方法、回路基板、積層基板および支持基板 | |
JP2006024722A (ja) | 積層コンデンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150923 Termination date: 20190929 |
|
CF01 | Termination of patent right due to non-payment of annual fee |