WO2011096110A1 - 配線回路基板及びその製造方法 - Google Patents

配線回路基板及びその製造方法 Download PDF

Info

Publication number
WO2011096110A1
WO2011096110A1 PCT/JP2010/066953 JP2010066953W WO2011096110A1 WO 2011096110 A1 WO2011096110 A1 WO 2011096110A1 JP 2010066953 W JP2010066953 W JP 2010066953W WO 2011096110 A1 WO2011096110 A1 WO 2011096110A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
intermediate layer
circuit board
electronic component
printed circuit
Prior art date
Application number
PCT/JP2010/066953
Other languages
English (en)
French (fr)
Inventor
稲葉 雅一
岩瀬 雅之
Original Assignee
日本メクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本メクトロン株式会社 filed Critical 日本メクトロン株式会社
Priority to US13/381,198 priority Critical patent/US9258903B2/en
Priority to CN201080038572.9A priority patent/CN102598882B/zh
Publication of WO2011096110A1 publication Critical patent/WO2011096110A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention relates to a printed circuit board and a manufacturing method thereof, and more particularly to a printed circuit board having a conductive intermediate layer on a land portion on which various electronic components are mounted and a manufacturing method thereof.
  • an electronic component mounting land provided on a part of the printed circuit pattern and the terminal electrode of the electronic component are made of solder material. Electrically connected.
  • a conductive intermediate layer is formed on the surface of the electronic component mounting land portion of the printed circuit board by an electrolytic plating method or an electroless plating method for the purpose of preventing a phenomenon called “solder erosion”.
  • soldder erosion is a phenomenon in which the wiring circuit pattern formed on the wiring circuit board is eluted into the solder material.
  • a method of forming a conductive intermediate layer as a barrier layer when soldering electronic components is often employed.
  • the conductive intermediate layer may be formed in consideration of the function of improving the “solder wettability” between the solder material and the conductive intermediate layer in addition to the function of suppressing the “solder erosion” phenomenon. is there.
  • Patent Document 1 discloses a bulk metal layer 3 formed on a conductive circuit layer 2 by a plating method.
  • Patent Document 2 discloses a technique for forming a conductive metal layer 6 corresponding to a conductive intermediate layer by vacuum-depositing a metal such as copper on the circuit conductor layer 4.
  • Patent Document 1 and Patent Document 2 describe a bulk metal layer 3 and a conductive metal layer 6 corresponding to a conventional conductive intermediate layer, respectively.
  • the conductive intermediate layer (bulk metal layer 3) is formed using an electroless plating method, the formation of the above-described plating lead is unnecessary.
  • the printed circuit board must be immersed in a harsh environment such as high temperature and strong acid bath for a long time. For this reason, there exists a possibility of giving a serious damage to a printed circuit board.
  • a plating layer may be generated on a portion other than the wiring circuit, for example, an insulating base material or an insulating cover (cover coat). For this reason, the problem that a conductive intermediate
  • the conductive intermediate layer (conductive metal layer 6) is formed by a vacuum deposition method as disclosed in Patent Document 2, it is necessary to mask the wiring circuit board and put it into the vacuum chamber. For this reason, the manufacturing process becomes complicated and continuous processing is difficult. Furthermore, it is necessary to lengthen the vapor deposition time or increase the power consumption in order to form a layer up to a film thickness necessary to exhibit a sufficient function as the conductive intermediate layer. Therefore, the method of forming the conductive intermediate layer using the vacuum deposition method is not suitable for mass production and is not practical in this respect.
  • the present invention has been made in view of the above-described problems, and a conductive intermediate layer required for mounting various electronic components on a printed circuit board using a solder material is obtained by a method with a low environmental load. And one of the purposes is to form with good productivity.
  • the present invention provides the following inventions.
  • An electronic component mounting land portion to which an electronic component is bonded by a solder material, formed on at least one surface of the insulating substrate, a wiring circuit pattern formed on at least one surface of the insulating substrate, and a part of the wiring circuit pattern And a conductive intermediate layer formed of a fired body of a conductive ink film on the electronic component mounting land.
  • An insulating substrate is prepared, and a wiring circuit pattern having an electronic component mounting land portion to which an electronic component is bonded by a solder material is formed on at least one surface of the insulating substrate, and a conductive material is discharged by using a droplet discharge method.
  • a plurality of droplets of conductive ink containing a conductive material are stacked so as to partially overlap each other, thereby forming a droplet film on the electronic component mounting land, and firing the droplet film
  • a method of manufacturing a printed circuit board is provided, wherein a conductive intermediate layer is formed.
  • the conductive intermediate layer is formed on the electronic component mounting land portion, the aforementioned “solder erosion” phenomenon can be prevented as much as possible, It can be joined with high reliability.
  • the conductive intermediate layer is formed without depending on the plating method, the problems of the prior art are solved. That is, according to the present invention, it is possible to eliminate the formation of the plating lead that is required in the case of the electrolytic plating technique. Thereby, a printed circuit board that can be used for high-density mounting can be obtained. Moreover, according to this invention, the damage to the wiring circuit board by the strong conditions of plating which could not be avoided in the electroless-plating method can be eliminated. Further, according to the present invention, since it is not necessary to use a large amount of chemical solution, the load on the environment is extremely small.
  • a conductive intermediate layer can be formed at high speed only on a desired electronic component mounting land portion on the wiring circuit pattern. For this reason, the effect that it is extremely excellent in productivity can be produced.
  • FIG. 3 is a cross-sectional explanatory view of the printed circuit board according to the first embodiment of the present invention, cut along the line X-X ′ of FIG. 1B except for the electronic component 7. It is plane
  • FIG. 5 is a cross-sectional explanatory view of a printed circuit board corresponding to FIG. 2 for describing a modification of the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional explanatory view of the printed circuit board according to the second embodiment of the present invention cut along the line X-X ′ of FIG. 1B except for the electronic component 7.
  • FIG. 10 is an explanatory cross-sectional view of a printed circuit board according to a third embodiment of the present invention cut along the line X-X ′ of FIG. 1B except for the electronic component 7.
  • FIG. 1A is a perspective view schematically showing the entire printed circuit board according to the present invention.
  • FIG. 1B shows an enlarged perspective view of a part A in FIG. 1A.
  • FIG. 2 is a cross-sectional explanatory view of the printed circuit board according to the first embodiment of the present invention cut along the line X-X ′ of FIG. 1B.
  • FIG. 3 is an explanatory plan view of a printed circuit board in which a part of the cover coat 4 is peeled and the insulating substrate 2 and the printed circuit pattern 3 (electronic component mounting land portion 31) are shown in a plan view.
  • the printed circuit board 1 is formed as an insulating base 2 (FIGS. 1A and 2) and a desired pattern on the insulating base 2.
  • the wiring circuit pattern 3 (FIG. 1B, FIG. 2), the electronic component mounting land portion 31 (FIG. 1B, FIG. 2) provided in a part of the wiring circuit pattern 3, and a desired portion of the wiring circuit pattern 3 are covered.
  • Cover coat 4 (FIG. 1A, FIG. 1B, FIG. 2), conductive intermediate layer 5 (FIG. 2) formed on the electronic component mounting land portion 31, and can be extended to the side of the printed circuit board 1.
  • Flexible cable portion 8 (FIG. 1A).
  • the insulating base material 2 has a polyimide resin as a main material. As a result, the heat resistance necessary for mounting the electronic component 7 with the solder material 6 on the electronic component mounting land 31 (FIG. 2) is secured.
  • this insulating base material 2 one having a desired thickness in the range of 12.5 ⁇ m to 125 ⁇ m can be used.
  • a reinforcing plate or the like can be attached to the back surface (the lower surface in FIG. 2).
  • the insulating base 2 has two surfaces facing each other up and down, and plasma is formed on at least the surface on which the wiring circuit pattern 3 is formed (upper surface in FIG.
  • the printed circuit board 1 does not have the flexible cable portion 8
  • the wiring circuit pattern 3 is formed on the insulating substrate 2 by printing a conductive paste in which conductive powder and a binder are mixed according to a desired pattern, and then thermally curing the conductive paste.
  • a conductive paste in which conductive powder and a binder are mixed according to a desired pattern
  • the conductive powder copper (Cu) powder, silver (Ag) powder having a desired shape such as flake shape, spherical shape or needle shape, and having a powder particle size in the range of several nm to 50 ⁇ m
  • an alloy powder of copper (Cu) -silver (Ag) or the like can be used.
  • Ag silver
  • the printed circuit board 1 when the printed circuit board 1 has a use as a flexible circuit board, it contains a large amount of flaky conductive powder in order to suppress an increase in resistance value even when the wired circuit board 1 is bent. It is desirable to use a conductive paste. Of course, it is possible to use conductive powders in which various materials, shapes, and powder particle sizes are arbitrarily combined according to required characteristics.
  • the wiring circuit pattern 3 formed using such a conductive paste has heat resistance necessary for mounting the electronic component 7 with the solder material 6, as with the insulating substrate 2.
  • the wiring circuit pattern 3 formed of such a material is formed to have a desired circuit configuration by a screen printing method.
  • the precursor of the resin component (polyimide resin, polyamideimide resin) of the conductive paste is preferably diluted with a solvent such as DMF, NMP, or ⁇ -butyrolactone that makes the precursor soluble.
  • a solvent such as DMF, NMP, or ⁇ -butyrolactone that makes the precursor soluble.
  • examples of the resin that can be used as the resin component of the conductive paste include an epoxy resin, a phenol resin, an acrylic resin, or a mixture thereof having solder heat resistance. Is mentioned. When such a resin is used, there is an advantage that a paste with good printability can be obtained as compared with a polyimide resin or a polyamideimide resin.
  • the thickness of the wiring circuit pattern 3 can be set to an arbitrary value in consideration of the required circuit resistance and the like. For example, when a low-resistance wired circuit board is required, the pattern width of the wired circuit pattern 3 may be increased or the pattern thickness may be increased.
  • the entire manufacturing process of the wiring circuit board 1 including the process of forming the conductive intermediate layer 5 described later is processed by a dry process, which further reduces the environmental burden. There is an advantage that it can be further reduced.
  • the material and the manufacturing method of the wiring circuit pattern 3 were formed by plating, even if the pattern was formed by etching a copper foil, for example. It is obvious that it may be a thing.
  • the electronic component mounting land portion 31 is configured to be electrically connectable to an external terminal electrode 71 of the electronic component 7 described later. That is, as can be seen from FIG. 2, the electronic component 7 is mounted on the electronic component mounting land 31 via the conductive intermediate layer 5 by the solder material 6.
  • the shape and size of the electronic component mounting lands 31 and 31 are matched to the shape and size of the external terminal electrodes 71 and 71 of the electronic component 7 to be mounted.
  • the surface peripheral portions 31A and 31A of the electronic component mounting land portions 31 and 31 are pressed by the cover coat 4 having openings 41 and 41, which will be described in detail later.
  • the surface center portions 31B and 31B of the electronic component mounting land portions 31 and 31 are exposed. That is, the surface peripheral portion 31 ⁇ / b> A of the electronic component mounting land portion 31 is covered by the cover coat 4.
  • the cover coat 4 is provided with the opening 41 described above.
  • the cover coat 4 covers the wiring circuit pattern 3 to prevent the wiring circuit pattern 3 from being deteriorated or damaged by an external factor in addition to the function of suppressing the peeling of the wiring circuit pattern 3 as described above. It has a function.
  • a bent portion for example, a flexible cable portion 8 described later
  • the cover coat 4 It is desirable. Thereby, when a bending part bends, the possibility that the wiring circuit pattern 3 may be disconnected can be reduced.
  • cover coat 4 As a main material of the cover coat 4, a polyimide resin or a polyamideimide resin is used. As a result, the cover coat 4 has the heat resistance required when the electronic component 7 is mounted with the solder material 6. Further, like the conductive paste used for forming the wiring circuit pattern 3 described above, a polyimide resin, a polyamideimide resin precursor is diluted with a polar solvent such as DMF, NMP, ⁇ -butyrolactone, etc. Fluidity is ensured. This makes it possible to form the cover coat 4 by a screen printing method.
  • a polar solvent such as DMF, NMP, ⁇ -butyrolactone, etc. Fluidity is ensured. This makes it possible to form the cover coat 4 by a screen printing method.
  • the resin component that can be used as the main material of the cover coat 4 is an epoxy resin, a fluorine resin, a modified urethane resin having solder heat resistance, or their A mixture etc. are mentioned.
  • Another method for forming the cover coat 4 is a method in which a desired portion of the cover film is removed by punching, and then bonded so as to cover the insulating substrate 2 and the wiring circuit pattern 3. .
  • the thickness of the cover coat 4 may be appropriately selected according to the required specifications of the printed circuit board 1. In the embodiment of the present invention, the thickness of the cover coat 4 is 20 ⁇ m or more. Thereby, in the case where the printed circuit board 1 is used as a flexible circuit board, it is possible to suppress disconnection of the printed circuit pattern 3 and to suppress or reduce electromigration. Furthermore, when forming the conductive intermediate layer 5 which will be described in detail later, that is, when forming the conductive intermediate layer 5 by forming a conductive ink using an ink jet printing method, fluid conductive ink flows out to the surroundings. In other words, the opening 41 of the cover coat 4 can have the role of a dam, in which the conductive ink is stored in the opening 41 and so on. As a result, an effect that the conductive intermediate layer 5 can be easily formed is obtained.
  • the flexible cable portion 8 shown in FIG. 1A functions as a cable portion of the wired circuit board 1 and connects the wired circuit board 1 to an external electronic device or another wired circuit board.
  • the flexible cable portion 8 forms a wiring pattern (not shown) on the insulating base material extending portion 21 integrally extended from the insulating base material 2, and on this wiring pattern.
  • a part of the cover coat 4 is formed. Since the reinforcing plate is not attached to the flexible cable portion 8, the flexible cable portion 8 can be bent freely. Further, since the cover coat 4 covers the wiring pattern, it is possible to suppress disconnection of the wiring pattern even when the flexible cable portion 8 is bent.
  • the conductive intermediate layer 5 is formed on the electronic component mounting land portion 31.
  • the conductive intermediate layer 5 is formed as follows. First, a conductive ink (hereinafter also referred to as Ni ink) formed by using nickel (Ni) as a main conductive material and adding a dispersing agent thereto is applied (dropped) on the electronic component mounting land portion 31 so as to be conductive. An ink film (Ni ink film) is formed.
  • the conductive ink is also referred to as nano ink. More specifically, the conductive ink is obtained by covering nano-order metal particles with a dispersant and uniformly dispersing in an organic solvent.
  • the sintering temperature is low because the metal particles have a nano-order minute size.
  • FIG. 4 is a plan view of the printed circuit board in the middle of the process for explaining the process of forming the conductive ink film by the ink jet printing method.
  • the discharge droplet ID (Ink Drop) of the conductive ink discharged from the nozzles of the ink jet printer is stacked on the electronic component mounting land 31 in an overlapping manner. That is, the ejection droplet IDs are stacked so as to partially overlap each other.
  • the Ni ink film is formed on the surface central portion 31B of the electronic component mounting land portion 31 as a droplet film without a gap.
  • the Ni ink film After forming the Ni ink film, the Ni ink film is baked in an inert gas atmosphere such as nitrogen in order to suppress oxidation of the Ni ink film. Thereby, the nickel particles in the Ni ink film are combined to form the conductive intermediate layer 5 which is a low resistance coating film.
  • a plasma baking technique, a pressure baking technique, or the like is used. It is preferable to form the conductive intermediate layer 5 by baking the Ni ink film at a temperature of 260 ° C. or lower.
  • the conductive intermediate layer 5 is formed as a thin metal layer having no fine holes. For this reason, it is possible to reliably prevent the wiring circuit pattern 3 from being “soldered” by the solder material 6.
  • the particle size of the conductive material contained in the conductive ink is 500 nm or less. Furthermore, when better electrical characteristics and a lower firing temperature are desired, it is desirable to adjust to 300 nm or less.
  • the lower limit of the thickness of the conductive intermediate layer 5 is about 200 nm. If the thickness is greater than this, it is possible to prevent the soldering of the wiring circuit pattern 3 when the electronic component 7 is mounted on the wiring circuit board 1 with the solder material 6. In order to more reliably prevent “solder erosion”, the thickness of the conductive intermediate layer 5 is preferably about 400 nm or more. On the other hand, considering the feasibility of film formation using an inkjet printing technique (mass productivity, etc.), the upper limit value of the thickness of the conductive intermediate layer 5 is preferably about 5 ⁇ m.
  • the electronic component 7 mounted on the printed circuit board 1 will be described.
  • the electronic component 7 is mounted on the electronic component mounting land portion 31 via the conductive intermediate layer 5.
  • the electronic component 7 includes external terminal electrodes 71 and 71 at both ends thereof.
  • the electronic component 7 is, for example, a surface mount type electronic component typified by a ceramic chip capacitor or LED.
  • the external terminal electrode 71 of the electronic component 7 is made of, for example, a hardened or baked Ag paste (referred to as a conductive paste containing silver (Ag) as a conductive powder).
  • a plating layer not shown
  • Ni-Sn nickel-tin
  • FIG. 5 is a process cross-sectional view for explaining the method for manufacturing the printed circuit board 1.
  • the above-described insulating base material 2 is prepared, and the surface (upper surface) of the insulating base material 2 is subjected to an electronic component mounting land portion using, for example, screen printing.
  • a wiring circuit pattern 3 having 31 is formed.
  • the wiring circuit pattern 3 (excluding the surface center portion 31 ⁇ / b> B of the electronic component mounting land portion 31) and the insulating substrate 2 are screened, for example.
  • Cover coat 4 is formed on top.
  • the opening 41 is provided in the cover coat 4, and the surface center portion 31 ⁇ / b> B of the electronic component mounting land portion 31 is exposed on the bottom surface of the opening 41.
  • the conductive intermediate layer 5 is formed on the surface center portion 31 ⁇ / b> B of the electronic component mounting land portion 31.
  • the droplets of the conductive ink containing the conductive material (Ni) are stacked using the ink jet printing method so as to partially overlap each other (see FIG. 4).
  • a conductive ink film (droplet film) is formed on the electronic component mounting land 31.
  • the conductive intermediate layer 5 is formed by baking this conductive ink film.
  • the printed circuit board 1 according to the present embodiment is completed through the above steps.
  • cream solder 6A is applied on the conductive intermediate layer 5 and the cover coat 4 in the periphery thereof.
  • Cream solder is a mixture of solder powder and liquid flux.
  • the activator contained in the flux of the cream solder 6A for example, ethyleneamines and / or amine hydrohalides can be used. In consideration of environmental resistance, it is desirable to use an activator made of ethyleneamines. Thereby, the wettability and joining property of the conductive intermediate layer 5 obtained by baking the Ni ink film and the solder material 6 can be further ensured.
  • the electronic component 7 is mounted on the printed circuit board 1 so that the external terminal electrodes 71, 71 of the electronic component 7 are in contact with the cream solder 6A, 6A. Put.
  • the printed circuit board 1 has the conductive intermediate layer 5 formed by firing a Ni ink film formed on the electronic component mounting land portion 31.
  • the Ni ink film is formed by using the ink jet printing method capable of selectively ejecting droplets only in a desired region, so that the productivity is extremely excellent.
  • a printed circuit board capable of forming a high-density circuit can be obtained.
  • the electronic component 7 can be joined while preventing the “solder erosion” as much as possible while the conductive intermediate layer 5 is composed of only one layer of the Ni ink film. This is extremely advantageous in terms of productivity and cost.
  • the printed circuit board 1 ′ has a conductive intermediate layer 5 ′ obtained by baking a Cu ink film, as can be seen from FIG. 7, instead of the conductive intermediate layer 5 obtained by baking a Ni ink film.
  • a conductive ink (Cu ink) in which copper (Cu) is a main conductive material and a dispersant is added thereto is mounted on an electronic component in the same manner as in the case of the Ni ink film described above. It is formed by applying on the land portion 31.
  • the conductive intermediate layer 5 ′ is formed as a thin metal layer having no fine holes by firing the Cu ink film in an inert gas atmosphere at, for example, 260 ° C. or less.
  • hydrogen gas may be added to the inert gas atmosphere when firing.
  • the function of suppressing the “solder erosion” of the conductive intermediate layer 5 ′ obtained by baking the Cu ink film is inferior to that of the conductive intermediate layer 5 obtained by baking the Ni ink film.
  • an alloy is formed near the interface between the solder material 6 and the conductive intermediate layer 5 ′. A layer is formed, and the alloy layer can prevent the “interruption of solder” of the conductive intermediate layer 5 ′ by the solder material 6 from proceeding excessively. In this way, the conductive intermediate layer 5 ′ can be made practical with the same effects as the conductive intermediate layer 5 by making the thickness relatively large.
  • the conductive intermediate layer 5 ′ is excellent in “wetability” with the solder material 6.
  • a cream solder containing a general flux can be adopted as the above-mentioned cream solder 6A, and a process with more versatility is possible.
  • a conductive ink having a silver-palladium alloy (Ag—Pd alloy) as a main conductive material may be used instead of the Ni ink and the Cu ink. Even in this case, the above-described effects can be obtained.
  • FIG. 8 is a cross-sectional explanatory view of the printed circuit board 10 according to the second embodiment.
  • the difference between the second embodiment and the first embodiment is the configuration of the conductive intermediate layer.
  • the printed circuit board according to the first embodiment has a conductive intermediate layer made of a fired one-layer conductive ink film, whereas the printed circuit board according to the second embodiment It has a conductive intermediate layer composed of two baked conductive ink films.
  • the conductive intermediate layer 50 included in the printed circuit board 10 has the first conductive intermediate layer 50 a and the second conductive layer on the electronic component mounting land portion 31.
  • the intermediate layer 50b is configured to be sequentially stacked.
  • the first conductive intermediate layer 50a is obtained by baking a Ni ink film formed by applying Ni ink.
  • the second conductive intermediate layer 50b is made of a conductive ink (hereinafter also referred to as Au ink) obtained by adding gold (Au) as a main conductive material and adding a dispersant to the first conductive intermediate layer 50a. Is applied to form an Au ink film, and then the Au ink film is baked.
  • the conductive intermediate layer 50 is formed by laminating two kinds of conductive intermediate layers of the first conductive intermediate layer 50a and the second conductive intermediate layer 50b, and the uppermost layer is an Au ink film.
  • the first conductive intermediate layer 50a which is a Ni thin film, can prevent the wiring circuit pattern 3 from being “soldered” by the solder material 6 as much as possible.
  • the two conductive intermediate layers 50 b can sufficiently ensure “solder wettability” with respect to the solder material 6.
  • Ni ink discharge droplet IDs are overlapped and stacked by an ink jet printing method to form a Ni ink film. Thereafter, the Ni ink film is baked at a temperature not higher than the heat resistance temperature of the insulating base material 2, the wiring circuit pattern 3, and the cover coat 4, preferably 260 ° C. or lower. Thereby, the 1st electroconductive intermediate layer 50a as a metal thin layer which does not have a micropore is obtained.
  • an Au ink ejection droplet ID is overlapped and laminated on the first conductive intermediate layer 50a by an inkjet printing method to form an Au ink film.
  • the Au ink film is baked at a temperature not higher than the heat resistance temperature of the insulating base material 2, the wiring circuit pattern 3, and the cover coat 4, preferably not higher than 260 ° C. Thereby, the 2nd electroconductive intermediate
  • these conductive intermediate layers are formed.
  • the adhesion between the first conductive intermediate layer 50a and the second conductive intermediate layer 50b can be ensured while preventing problems such as damage and diffusion of the layer 50b).
  • the conductive circuit (Ni ink, Au ink) is ejected from the nozzles of the inkjet printer by adjusting the flying distance of the ejected liquid droplets or the solvent of the ejected liquid droplets, and then applied to the wiring circuit pattern 3 or applied. It is possible to control the degree of drying of the discharged droplets ID of the conductive ink before landing on the conductive ink droplet film. Accordingly, the Ni ink film and the Au ink film can be continuously formed without interposing the firing process.
  • the Ni ink film firing step is omitted to form the Au ink film, and then the Ni ink film and the Au ink film are combined. Can be fired. Thereby, the formation process of the electroconductive intermediate
  • the thicknesses of the first conductive intermediate layer 50a and the second conductive intermediate layer 50b will be described.
  • a lower limit is about 200 nm like the case of 1st Embodiment. If the thickness is greater than this, it is possible to prevent as much as possible “solder erosion” of the wiring circuit pattern 3 when the electronic component 7 is mounted on the wiring circuit board 10 with the solder material 6.
  • the thickness of the first conductive intermediate layer 50a is preferably about 400 nm or more.
  • the upper limit value of the thickness of the first conductive intermediate layer 50a is preferably about 5 ⁇ m.
  • the thickness of the second conductive intermediate layer 50b is preferably in the range of about 50 nm to 1 ⁇ m. Thereby, “solder wettability” with respect to the solder material 6 can be sufficiently ensured. Even if the thickness of the second conductive intermediate layer 50b is sufficiently smaller than that of the first conductive intermediate layer 50a, “solder wettability” can be ensured. Therefore, an increase in cost of the conductive intermediate layer 50 can be suppressed.
  • the solder material 6 is formed by the first conductive intermediate layer 50a formed by firing the Ni ink film formed on the electronic component mounting land 31. Can be prevented as much as possible. Furthermore, according to the present embodiment, the second conductive intermediate layer 50b formed by baking the Au ink film formed on the uppermost layer of the conductive intermediate layer 50 has sufficient “solder wettability” with respect to the solder material 6. Can be secured.
  • the conductive intermediate layer 50 includes the first conductive intermediate layer 50 a having a function of preventing “solder erosion” of the wiring circuit pattern 3, and “solder wetting”.
  • the second conductive intermediate layer 50b having a function of improving the property as a laminated structure, the conductive intermediate layer is made multifunctional.
  • the conductive ink film is formed by using an ink jet printing method capable of selectively discharging droplets only in a desired region. According to this, the productivity is extremely excellent, and it is not necessary to use a large amount of chemical solution as in the conventional plating method, so that an effect that the load on the environment is extremely small can be obtained.
  • the second conductive intermediate layer 50b may be formed using Ag ink (conductive ink formed by using silver as a main conductive material and adding a dispersant) instead of the Au ink. Even in this case, the “solder wettability” can be improved.
  • FIG. 9 is a cross-sectional explanatory view of the printed circuit board 100 according to the third embodiment.
  • the difference between the third embodiment and the second embodiment is the configuration of the conductive intermediate layer.
  • the wired circuit board according to the second embodiment has a conductive intermediate layer made of a fired two-layer conductive ink film, whereas the wired circuit board according to the present embodiment has a fired three-layer conductive film.
  • the conductive intermediate layer 500 included in the printed circuit board 100 includes the first conductive intermediate layer 500 a and the second conductive layer on the electronic component mounting land portion 31.
  • the intermediate layer 500b and the third conductive intermediate layer 500c are sequentially stacked.
  • the first conductive intermediate layer 500a is obtained by baking a Cu ink film formed by applying Cu ink on the electronic component mounting land portion 31.
  • the second conductive intermediate layer 500b is obtained by baking a Ni ink film formed by applying Ni ink on the first conductive intermediate layer 500a.
  • the uppermost third conductive intermediate layer 500c is obtained by baking an Au ink film formed by applying Au ink on the second conductive intermediate layer 500b.
  • the wiring circuit pattern 3 of the wiring circuit board 100 according to the present embodiment is obtained by printing the Ag paste on the insulating base material 2 according to a desired pattern, and then thermally curing the printed pattern.
  • the conductive intermediate layer 500 of this embodiment is formed in the same manner as the conductive intermediate layer 50 described in the second embodiment. That is, for each layer, the conductive ink film is formed by overlapping and laminating the discharge droplet ID of the conductive ink by the ink jet printing method, and then the insulating substrate 2, the wiring circuit pattern 3 and the cover coat 4 are formed.
  • the conductive ink film may be baked at a temperature lower than the heat resistant temperature, preferably 260 ° C. or lower.
  • the firing step may be performed for each layer, or as a result of controlling the degree of drying of the conductive ink as described in the second embodiment, after the uppermost Au ink film is formed. You may go.
  • the wiring circuit pattern 3 of the wiring circuit board 100 according to the present embodiment includes a polyimide resin and a polyamideimide resin that are resin components of the conductive paste.
  • This polyimide resin and polyamideimide resin are known to have a property of being easily absorbed, while being extremely excellent in terms of heat resistance. Therefore, for example, there is no problem when the printed circuit boards (wired circuit boards 1 and 10) according to the first and second embodiments of the present invention are used in a low humidity environment, but they are used in a high humidity environment. In such a case, the polyimide resin or the polyamideimide resin contained in the wiring circuit pattern 3 penetrates moisture.
  • the first conductive intermediate layer 500a formed by baking the Cu ink film between the wiring circuit pattern 3 and the second conductive intermediate layer 500b formed by baking the Ni ink film. Is interposed. Thereby, even when the printed circuit board 100 according to the present embodiment is used in a high humidity environment, the increase in the interfacial resistance with time can be avoided as much as possible.
  • the thickness of the first conductive intermediate layer 500a is preferably about 200 nm or more.
  • the above-described second conductive intermediate layer 500b and third conductive intermediate layer 500c are stacked on the first conductive intermediate layer 500a.
  • the second conductive intermediate layer 500b when the electronic component 7 is mounted on the printed circuit board 100, “solder erosion” of the first conductive intermediate layer 500a with respect to the solder material 6 is prevented. be able to.
  • the third conductive intermediate layer 500c the “solder wettability” with the solder material 6 can be improved similarly to the second conductive intermediate layer 50b described in the second embodiment.
  • the third conductive intermediate layer 500c may be formed using Ag ink instead of Au ink. Even in this case, the “solder wettability” can be improved.
  • the conductive intermediate layer 500 has a relatively complicated structure in which three layers of baked conductive ink films are stacked.
  • all of these conductive ink films are formed using an ink jet printing method capable of forming a conductive ink film only on a desired region (electronic component mounting land portion 31) at high speed, a plating method is used.
  • the productivity is extremely excellent.
  • it is not necessary to use a large amount of chemical solution as in the conventional plating method an advantage that the load on the environment is extremely small can be obtained.
  • the productivity is extremely excellent as compared with the conventional plating method and the vacuum deposition method.
  • Inkjet printing technique is used.
  • a conductive ink film can be formed only in a desired region (for example, the electronic component mounting land portion 31) with low environmental load and high productivity.
  • a conductive ink film is formed by overlapping and stacking droplets of conductive ink discharged, and then the conductive ink film is baked to form a conductive intermediate layer. To do. As a result, a high-quality conductive intermediate layer having no fine holes can be formed.
  • the conductive intermediate layer is configured to have two or more kinds of baked conductive ink films.
  • multifunctional conductive intermediate layers such as improvement of solder wettability and prevention of increase in interface resistance are achieved.
  • the thickness of each conductive intermediate layer is appropriately adjusted according to required performance, cost, and the like.
  • the surface remains on the surface of the wiring circuit pattern 3 (electronic component mounting land 31).
  • the surface peripheral portion 31A of the electronic component mounting land portion 31 formed in a part of the wiring circuit pattern 3 is covered so as to be pressed by the cover coat 4.
  • FIG. the embodiment of the present invention is not limited to this.
  • the electronic component 7 mounted on the printed circuit board is a very small component such as a chip component of 0603 size (0.6 mm ⁇ 0.3 mm), 0402 size (0.4 mm ⁇ 0.2 mm),
  • the shape and size of the electronic component mounting land portion 31 are matched with the external terminal electrode 71 of the chip component, one side of the electronic component mounting land portion 31 has a dimension of at least 0.3 mm or less. For this reason, even if it is going to coat
  • the surface peripheral portion 31A of the electronic component mounting land portion 31 may not be covered with the cover coat 4.
  • all of the electronic component mounting land portions 31 may be exposed on the bottom surface of the opening 41 of the cover coat 4.
  • it is desirable that the conductive intermediate layers 5, 5 ′, 50, and 500 are formed so as to cover all the main surface (upper surface) and side surfaces of the electronic component mounting land portion 31. Thereby, it is possible to reliably prevent “solder erosion” of the wiring circuit pattern 3 with respect to the solder material 6.
  • the conductive intermediate layers 5, 5 ′, 50 and 500 may be formed before the cover coat 4 is formed. That is, before covering the insulating substrate 2 and the wiring circuit pattern 3 with the cover coat 4, the conductive intermediate layers 5, 5 ′, 50, 500 are formed on the electronic component mounting land portion 31. 4 may be formed. Even in this case, the above-described effects of the present invention can be obtained without increasing the process time.
  • the curing of the wiring circuit pattern 3 and the baking of the conductive ink film may be performed in the same heating process. That is, as described above, the wiring circuit pattern 3 is obtained by, for example, printing the conductive paste on the insulating substrate 2 according to a desired pattern using a screen printing method, and then curing the printed conductive paste. It is formed. In this case, when the conductive ink film is formed on the electronic component mounting land portion 31 of the wiring circuit pattern 3 by applying the conductive ink by the ink jet printing method, the following may be performed.
  • a conductive paste is applied on the insulating substrate 2 according to a desired pattern by a screen printing method.
  • the patterned conductive paste is pre-dried.
  • a conductive ink film is formed on the electronic component mounting land 31. Thereafter, for example, heat treatment is performed at a temperature of 260 ° C. or lower, and the patterned conductive paste is cured and the conductive ink film is simultaneously fired. As a result, the wiring circuit pattern 3 and the conductive intermediate layers 5, 5 ′, 50, 500 are collectively formed.
  • the pre-dried conductive paste acts as a conductive ink receiving layer, and the solvent component contained in the discharged droplet ID of the conductive ink landed on the electronic component mounting land 31 is the above-described conductive property. Absorbed inside the paste.
  • this method it is possible to suppress bleeding and repelling of the conductive ink, and to improve the adhesion between the electronic component mounting land 31 and the conductive intermediate layers 5, 5 ′, 50, 500. be able to.
  • the conductive intermediate layer is formed on the electronic component mounting land portion 31 using Cu ink.
  • a reducing agent having a reducing action against oxidation of Cu powder contained in the Cu ink may be added to the conductive paste for forming the wiring circuit pattern 3.
  • the conductive ink is applied onto the electronic component mounting land 31 using the ink jet printing method.
  • the present invention is not limited to this, and other droplet discharge methods may be used.
  • the conductive ink film can be formed more efficiently by using a dispenser technique.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

[課題]半田喰われ現象を可及的に防止する機能を有する導電性中間層を、環境負荷が低く、かつ生産性良く形成することを目的とする。 [解決手段]絶縁基材2と、絶縁基材2の少なくとも一方の面に形成された配線回路パターン3と、配線回路パターン3の一部に形成された、電子部品7を実装するための電子部品実装ランド部31と、電子部品実装ランド部31上に、導電性インク膜の焼成体から構成される導電性中間層5とを備える。

Description

配線回路基板及びその製造方法
 本発明は、配線回路基板及びその製造方法に関し、より詳しくは、種々の電子部品が実装されるランド部上に導電性中間層を有する配線回路基板及びその製造方法に関する。
 配線回路パターンが形成された配線回路基板に電子部品を実装する際、一般的には、配線回路パターンの一部に設けられた電子部品実装ランド部と、電子部品の端子電極とが半田材料を介して電気的に接続される。
 配線回路基板の電子部品実装ランド部の表面には、「半田喰われ」と呼ばれる現象を防止することを目的の一つとして、電解めっき手法又は無電解めっき手法等により導電性中間層が形成される。ここで、「半田喰われ」とは、配線回路基板上に形成された配線回路パターンが、半田材料中に溶出する現象のことである。この「半田喰われ」を防止するために、電子部品を半田接合するに際し、バリア層としての導電性中間層を形成する手法が多く採用されている。
 なお、この導電性中間層は、「半田喰われ」現象を抑制する機能に加えて、半田材料と導電性中間層との「半田濡れ性」を向上させる機能も考慮して形成される場合がある。
 従来、このような導電性中間層として、例えば特許文献1には、めっき法により導電回路層2の上に形成されたバルクメタル層3が開示されている。
 また、特許文献2には、回路導体層4上に、例えば銅などの金属を真空蒸着することで、導電性中間層に相当する導電金属層6を形成する技術が開示されている。
特開平6-120643号公報 特開昭61-58289号公報
 上述のように、特許文献1及び特許文献2には、従来の導電性中間層に相当するバルクメタル層3及び導電金属層6がそれぞれ記載されている。
 しかしながら、特許文献1に開示されているように導電性中間層(バルクメタル層3)を電解めっき手法により形成する場合には、通電の為のめっきリードを、最終的に製品となる配線回路の内部に予め形成する場合が多い。このめっきリードは製品の配線回路としては不要となるため、めっきリードの面積分だけ、配線回路基板が大型化してしまうのが避けられない。その結果、近年ますます高まっている高密度回路形成に対する要求に対応することが実際上困難になるという問題がある。
 一方、無電解めっき手法を用いて導電性中間層(バルクメタル層3)を形成する場合は、上述のめっきリードの形成は不要である。しかし、めっき工程中、高温、強酸浴等といった過酷な環境に配線回路基板を長時間浸漬しなければならない。このため、配線回路基板へ大きなダメージを与える虞がある。さらに、めっき条件によっては、配線回路以外の部分、例えば絶縁基材や絶縁カバー(カバーコート)にもめっき層が生成される場合もある。このため、所望の部位のみに導電性中間層を形成することができないという問題が生じる場合がある。
 また、特許文献2に開示されるように導電性中間層(導電金属層6)を真空蒸着手法によって形成する場合、配線回路基板をマスキングした上で真空チャンバーに投入する必要がある。このため、製造工程が煩雑になるとともに、連続的な加工が困難である。さらに、導電性中間層として十分な機能を発現させるのに必要な膜厚まで層形成を行うためには、蒸着時間を長くしたり、電力消費を大きくする必要がある。よって、真空蒸着法を用いて導電性中間層を形成する方法は、大量生産に向かず、この点で実用性は低い。
 本発明は上述の課題に鑑みてなされたものであって、配線回路基板上に半田材料を用いて種々の電子部品を実装する際に必要となる導電性中間層を、環境負荷が低い手法でかつ生産性良く形成することを目的の一つとするものである。
 上記の目的を達成するため、本願では、次の各発明を提供する。
 まず、本願の配線回路基板の発明では、
 絶縁基材と、前記絶縁基材の少なくとも一方の面に形成された配線回路パターンと、前記配線回路パターンの一部に形成された、半田材料により電子部品が接合される、電子部品実装ランド部と、前記電子部品実装ランド部上に、導電性インク膜の焼成体から構成される、導電性中間層とを備える配線回路基板を提供する。
 また、本願の配線回路基板の製造方法の発明では、
 絶縁基材を準備し、半田材料により電子部品が接合される電子部品実装ランド部を有する配線回路パターンを、前記絶縁基材の少なくとも一方の面に形成し、液滴吐出手法を用いて、導電性材料を含有する導電性インクの複数の吐出液滴を互いに部分的に重なり合う状態に積層することで、前記電子部品実装ランド部の上に液滴膜を形成し、前記液滴膜を焼成することにより、導電性中間層を形成することを特徴とする配線回路基板の製造方法を提供する。
 本発明によれば、次のような効果を奏することができる。
 本発明に係る配線回路基板は、電子部品実装ランド部上に導電性中間層を形成するようにしたので、前述の「半田喰われ」現象を可及的に防止することができ、電子部品を信頼性高く接合することができる。
 さらに、めっき手法によらずに導電性中間層を形成するようにしたので、従来技術の課題が解消される。即ち、本発明によれば、電解めっき手法による場合において必要とされるめっきリードの形成を不要とすることができる。これにより、高密度実装に対応可能な配線回路基板を得ることができる。また、本発明によれば、無電解めっき手法において回避できなかった、めっきの強条件による配線回路基板へのダメージを、解消することができる。また、本発明によれば、多量の薬液を用いる必要がないので、環境に与える負荷が極めて小さい。
 さらに、本発明によれば、配線回路パターン上の所望の電子部品実装ランド部のみに対し、高速で導電性中間層を塗膜形成することができる。このため、生産性に極めて優れるという効果を奏することができる。
本発明に係る配線回路基板の全体を概略的に示す斜視図である。 図1AのうちA部を拡大した斜視図である。 本発明の第1の実施形態に係る配線回路基板を、図1BのX-X’線に沿って電子部品7を除いて切断した断面説明図である。 カバーコートの一部を剥離して、絶縁基材及び配線回路パターンを平面的に示す配線回路基板の平面説明図である。 インクジェットプリント手法による導電性インク膜の形成工程を説明するための、工程途中の配線回路基板の平面図である。 本発明の第1の実施形態に係る配線回路基板の製造方法を説明するための工程断面図である。 電子部品を本発明の第1の実施形態に係る配線回路基板に接合する方法を説明するための工程断面図である。 本発明の第1の実施形態の変形例を説明するための、図2に対応する配線回路基板の断面説明図である。 本発明の第2の実施形態に係る配線回路基板を、図1BのX-X’線に沿って電子部品7を除いて切断した断面説明図である。 本発明の第3の実施形態に係る配線回路基板を、図1BのX-X’線に沿って電子部品7を除いて切断した断面説明図である。
 以下、本発明に係る3つの実施形態について図面を参照しながら説明する。なお、同等の機能を有する構成要素には同一の符号を付し、詳しい説明は省略する。
(第1の実施形態)
 本発明の第1の実施形態に係る配線回路基板について、図1A乃至図4を用いて説明する。
 図1Aは、本発明に係る配線回路基板の全体を概略的に示す斜視図を示している。図1Bは、図1AにおけるA部の拡大した斜視図を示している。図2は、本発明の第1の実施形態に係る配線回路基板を、図1BのX-X’線に沿って切断した断面説明図を示す。図3は、カバーコート4の一部を剥離して、絶縁基材2及び配線回路パターン3(電子部品実装ランド部31)を平面的に示す配線回路基板の平面説明図である。
 図1A、図1B及び図2からわかるように、本実施形態に係る配線回路基板1は、絶縁基材2(図1A、図2)と、絶縁基材2上に所望のパターンとして形成された配線回路パターン3(図1B、図2)と、配線回路パターン3の一部に設けられた電子部品実装ランド部31(図1B、図2)と、配線回路パターン3の所望の部位を被覆するカバーコート4(図1A、図1B、図2)と、電子部品実装ランド部31上に塗膜形成された導電性中間層5(図2)と、配線回路基板1の側方へ延伸する可撓性ケーブル部8(図1A)と、を有する。
 次に、配線回路基板1を構成する上記各部材について詳細に説明する。
 絶縁基材2は、主たる材質としてポリイミド樹脂を有する。これによって、電子部品実装ランド部31(図2)上に、半田材料6によって電子部品7を実装する際に必要となる耐熱性を確保している。この絶縁基材2は、12.5μm乃至125μmの範囲において所望の厚みのものを使用することができる。また、この絶縁基材2には、電子部品7を実装する際に基板の平坦性を確保するために、例えば、裏面(図2中下面)に補強板等を貼り付けることもできる。また、絶縁基材2は互いに上下に向かい合う2つの面を有し、そのうち、少なくとも配線回路パターン3が形成される面(図2中の上面)には、配線回路パターン3を形成する前にプラズマ処理、コロナ処理、UVオゾン処理又はアルカリエッチング処理等が施されていることが望ましい。このような処理を施すことで、絶縁基材2と配線回路パターン3との密着強度を高めることができる。
 なお、配線回路基板1が可撓性ケーブル部8を有さない構成の場合、絶縁基材2として、上述のポリイミド樹脂を主たる材質とする基板のみならず、ガラスエポキシ基板またはフェノール基板を採用することが可能である。
 配線回路パターン3は、絶縁基材2上に、導電性粉末とバインダとが混合された導電性ペーストを所望のパターンに従って印刷し、その後、導電性ペーストを熱硬化させることにより形成されている。ここで、導電性粉末としては、フレーク状、球状又は針状等といった所望の形状を有し、粉末粒径が数nm乃至50μmの範囲とされた銅(Cu)粉末、銀(Ag)粉末、または銅(Cu)-銀(Ag)の合金粉末等を使用することができる。配線回路パターン3の回路抵抗を低減させる場合には、この配線回路パターン3の材料としてAgを選択することが望ましい。また、配線回路基板1が可撓性回路基板としての用途を有する場合には、配線回路基板1が屈曲した状態においても抵抗値の増加を抑制するため、フレーク状の導電性粉末を多く含有した導電性ペーストを用いることが望ましい。勿論、要求される特性に応じて、種々の材料、形状および粉末粒径を任意に組み合わせた導電性粉末を用いることができる。
 導電性ペーストの樹脂成分としては、ポリイミド樹脂、ポリアミドイミド樹脂等を用いることが望ましい。このような導電性ペーストを用いて形成された配線回路パターン3は、絶縁基材2と同様、電子部品7を半田材料6により実装する際に必要となる耐熱性を備える。
 このような材料で形成される配線回路パターン3は、スクリーン印刷手法によって、所望の回路構成となるように形成されている。なお、導電性ペーストの樹脂成分(ポリイミド樹脂、ポリアミドイミド樹脂)の前駆体は、該前駆体を可溶とするDMF、NMP、γ-ブチロラクトン等の溶剤によって希釈されることが望ましい。これにより、導電性ペーストの流動性をスクリーン印刷手法に適合させ、スクリーン印刷手法を用いることが可能となる。
 なお、上述のポリイミド樹脂やポリアミドイミド樹脂の他に、導電性ペーストの樹脂成分に採用し得る樹脂としては、半田耐熱性を有するエポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、またはそれらの混合物等が挙げられる。このような樹脂を用いた場合には、ポリイミド樹脂やポリアミドイミド樹脂と比較して、印刷性の良好なペーストを得ることができるといった利点がある。
 さらに、配線回路パターン3のパターンの厚みは、要求される回路抵抗等を考慮して任意の値とすることができる。例えば、低抵抗の配線回路基板が要求される場合には、配線回路パターン3のパターン幅を広くし、又はパターンの厚みを大きくすればよい。
 パターン幅を広くすることで回路抵抗を低減させようとする場合には、スクリーン印刷の他、フレキソ印刷、オフセット印刷、グラビア印刷、インクジェット印刷等の印刷手法を採用することが可能である。
 一方、パターンの厚みを大きくすることで回路抵抗を低減させようとする場合には、一度の印刷工程で20μm程に達するパターン厚みが得られるスクリーン印刷手法を用いることが、生産効率の点において極めて優れている。
 スクリーン印刷手法を用いて配線回路パターン3を形成する場合、後述する導電性中間層5の形成工程も含め、配線回路基板1の製造工程全体がドライプロセスで処理されることとなり、環境負荷をよりいっそう低減することができるという利点がある。
 なお、本発明の目的および本質を考慮すれば、配線回路パターン3の材料及び製造方法は、例えば、銅箔をエッチングすることでパターン形成されたものであっても、めっき手法によってパターン形成されたものであってもよいのは明白である。
 図1B及び図2に示すように、電子部品実装ランド部31は、後述の電子部品7の外部端子電極71と電気的に接続可能に構成されている。即ち、図2からわかるように、電子部品7が半田材料6により、この電子部品実装ランド部31上に導電性中間層5を介して実装される。この電子部品実装ランド部31,31の形状及び大きさは、実装される電子部品7の外部端子電極71,71の形状及び大きさに合わせられている。
 また、平面パターンを説明する図3からわかるように、この電子部品実装ランド部31,31の表面周辺部31A,31Aは、追って詳述する開口部41,41を有するカバーコート4によって押さえられるように被覆されており、電子部品実装ランド部31,31の表面中央部31B,31Bは露出された状態となっている。つまり、電子部品実装ランド部31の表面周辺部31Aはカバーコート4によって押さえつけられるように被覆されている。これによって、電子部品7が電子部品実装ランド部31に実装された後、せん断応力が加わるような場合においても、電子部品実装ランド部31が絶縁基材2から剥離してしまうという虞を可及的に回避することができる。
 図3からわかるように、カバーコート4には、前述した開口部41が設けられている。このカバーコート4は、配線回路パターン3を被覆することによって、前述のように配線回路パターン3の剥離を抑制する機能の他、外的要因により配線回路パターン3が劣化、損傷することを防止する機能を有するものである。なお、配線回路基板1が可撓性回路基板としての機能を有する場合には、配線回路基板1の屈曲する部分(例えば、後述する可撓性ケーブル部8)をカバーコート4で被覆しておくことが望ましい。これにより、屈曲部分が屈曲する際に、配線回路パターン3が断線する虞を低減することができる。
 また、カバーコート4の主たる材質としては、ポリイミド樹脂、ポリアミドイミド樹脂が用いられている。これにより、カバーコート4は、電子部品7を半田材料6で実装する際に必要となる耐熱性を備えることとなる。さらに、前述の配線回路パターン3の形成に用いられる導電性ペーストと同様に、ポリイミド樹脂、ポリアミドイミド樹脂の前駆体を、DMF、NMP、γ-ブチロラクトン等の極性溶剤によって希釈することで、ペーストとしての流動性が確保される。これにより、スクリーン印刷手法によってカバーコート4を形成することが実現可能となる。
 なお、上述のポリイミド樹脂やポリアミドイミド樹脂の他に、カバーコート4の主たる材質に採用し得る樹脂成分としては、半田耐熱性を有するエポキシ系樹脂、フッ素系樹脂、変性ウレタン系樹脂、またはそれらの混合物等が挙げられる。
 また、カバーコート4の他の形成方法としては、カバーフィルムの所望の部位を打ち抜き加工により除去しておき、その後、絶縁基材2及び配線回路パターン3を覆うように接着するという手法も挙げられる。
 カバーコート4の厚みは、配線回路基板1の要求仕様に合わせて適宜選定すればよい。本発明の実施形態においては、カバーコート4の厚みを20μm以上としている。これにより、配線回路基板1を可撓性回路基板として用いる場合における、配線回路パターン3の断線の抑制、及びエレクトロマイグレーションの抑制ないし低減を図ることができる。さらに、追って詳しく述べる導電性中間層5を形成する際、すなわち導電性インクをインクジェットプリント手法で成膜して導電性中間層5を形成する際に、流動性のある導電性インクが周囲に流れ出すのを防止して導電性インクを開口部41内に貯めるという、いわばダムの役割をカバーコート4の開口部41に持たせることができる。その結果、導電性中間層5を容易に形成できるという効果が得られる。
 図1Aに示す可撓性ケーブル部8は、配線回路基板1のケーブル部として機能し、配線回路基板1を外部の電子機器または他の配線回路基板等と接続させるためのものである。図1Aからわかるように、この可撓性ケーブル部8は、絶縁基材2から一体的に延伸した絶縁基材延伸部21上に配線パターン(図示せず)を形成し、この配線パターン上にカバーコート4の一部を形成したものである。可撓性ケーブル部8には補強板が貼り付けられないため、可撓性ケーブル部8は自由に屈曲を行うことができる。また、カバーコート4が配線パターンを被覆しているため、可撓性ケーブル部8が屈曲をした際にも配線パターンの断線を抑制することが可能である。
 次に、図2を参照して前述の導電性中間層5について詳しく説明する。図2からわかるように、導電性中間層5は、電子部品実装ランド部31上に形成されている。この導電性中間層5は次のようにして形成される。まず、ニッケル(Ni)を主たる導電性材料としそれに分散剤を添加してなる導電性インク(以下、Niインクとも称す。)を電子部品実装ランド部31上に塗布(滴下)して、導電性インク膜(Niインク膜)を形成する。ここで、導電性インクは、ナノインクとも呼ばれ、より詳細には、ナノオーダの金属粒子を分散剤で覆い、有機溶剤の中に均一に分散させたものである。この導電性インクからなる膜を加熱することにより、分散剤及び有機溶剤が蒸発し、金属粒子同士が焼結することで、導電性の薄膜が得られる。金属粒子がナノオーダの微小なサイズであるため、焼結温度が低いことが特徴の一つとして挙げられる。
 ここで、前述の導電性インク膜(Niインク膜)の形成について、図4を用いて詳細に説明する。図4は、インクジェットプリント手法による導電性インク膜の形成工程を説明するための、工程途中の配線回路基板の平面図である。この図4に示すように、インクジェットプリンタのノズルから吐出された導電性インクの吐出液滴ID(Ink Drop)は、電子部品実装ランド部31上に重複して積層される。即ち、吐出液滴IDは、互いに部分的に重なり合う状態に積層される。これにより、Niインク膜は、隙間のない液滴膜として、電子部品実装ランド部31の表面中央部31Bに成膜される。なお、カバーコート4の開口部41の底面に露出している電子部品実装ランド部31をNiインク膜で完全に覆うべく、図4に示すように、導電性インクの吐出液滴IDの一部がカバーコート4上に着弾するようにしてもよい。
 Niインク膜を形成した後、Niインク膜の酸化を抑制するために窒素等の不活性ガス雰囲気中で、Niインク膜を焼成する。これにより、Niインク膜内のニッケル粒子が結合して、低抵抗塗膜である導電性中間層5が形成される。なお、配線回路基板1への熱的ダメージを低減するために、プラズマ焼成技術、加圧焼成技術等を用いて、絶縁基材2、配線回路パターン3及びカバーコート4の耐熱温度以下、好ましくは260℃以下の温度で、Niインク膜を焼成することにより導電性中間層5を形成することが好ましい。
 上記の方法によって、導電性中間層5は微細孔を有さない金属薄層として形成される。このため、配線回路パターン3が半田材料6によって「半田喰われ」するのを確実に抑制することができる。
 なお、インクジェットプリント手法による導電性インクの吐出を確実に行うためには、導電性インクに含まれる導電性材料の粒径を500nm以下とすることが好ましい。さらに、より良好な電気的特性や低い焼成温度等を望む場合、300nm以下に調整することが望ましい。
 導電性中間層5の厚みの下限値は約200nmである。これ以上の厚みであれば、電子部品7を半田材料6によって配線回路基板1に実装する際における、配線回路パターン3の「半田喰われ」を防止することができる。より確実に「半田喰われ」の防止を期する場合には、導電性中間層5の厚みを約400nm以上とすることが好ましい。一方、インクジェットプリント手法を用いた成膜の実現性(量産性など)を考慮すれば、導電性中間層5の厚みの上限値は約5μmとすることが望ましい。
 次に、配線回路基板1上に実装される電子部品7について説明する。図2に示すように、電子部品7は、電子部品実装ランド部31上に、導電性中間層5を介して実装されている。図1B及び図2からわかるように、電子部品7は、その両端部に外部端子電極71,71を備えている。この電子部品7は、例えば、セラミックチップコンデンサやLED等に代表される面実装タイプの電子部品である。電子部品7の外部端子電極71は、例えば、Agペースト(導電性粉末として銀(Ag)を含む導電性ペーストをいう。)を硬化または焼成したものから構成されている。半田材料6による接合性を向上させるために、外部端子電極71の表面は、例えばニッケル-錫(Ni-Sn)からなるめっき層(図示せず)で覆われている。
 次に、本実施形態に係る配線回路基板1の製造方法について、図5を参照しながら説明する。図5は、配線回路基板1の製造方法を説明するための工程断面図である。
(1)まず、図5(a)からわかるように、前述の絶縁基材2を準備し、この絶縁基材2の表面(上面)に、例えばスクリーン印刷手法を用いて、電子部品実装ランド部31を有する配線回路パターン3を形成する。
(2)次に、図5(b)からわかるように、例えばスクリーン印刷手法を用いて、配線回路パターン3(電子部品実装ランド部31の表面中央部31Bを除く。)及び絶縁基材2の上にカバーコート4を形成する。前述のように、カバーコート4には開口部41が設けられ、この開口部41の底面に電子部品実装ランド部31の表面中央部31Bが露出する。
(3)次に、図5(c)からわかるように、電子部品実装ランド部31の表面中央部31B上に、導電性中間層5を形成する。より詳しくは、前述のように、まず、インクジェットプリント手法を用いて導電性材料(Ni)を含有する導電性インクの吐出液滴を、互いに部分的に重なり合う状態に積層することで(図4参照)、電子部品実装ランド部31の上に導電性インク膜(液滴膜)を形成する。その後、この導電性インク膜を焼成することにより、導電性中間層5が形成される。
 上記の工程により、本実施形態に係る配線回路基板1が完成する。
 次に、図6及び図2を用いて、配線回路基板1の上に電子部品7を実装する工程を説明する。
(1)図6(a)からわかるように、導電性中間層5及びその周辺部分のカバーコート4上にクリーム半田6Aを塗布する。クリーム半田とは、はんだ粉末と液状フラックスとを混合したものである。
 本実施形態において、クリーム半田6Aのフラックスに含まれる活性剤としては、例えば、エチレンアミン類及び/又はアミンハロゲン化水素酸塩等を用いることができる。なお、耐環境性を考慮する場合には、エチレンアミン類からなる活性剤を用いることが望ましい。これにより、Niインク膜を焼成して得られる導電性中間層5と半田材料6との濡れ性、接合性をより確実なものとすることができる。
(2)次に、図6(b)からわかるように、電子部品7の外部端子電極71,71がクリーム半田6A,6Aに接触するように、電子部品7を配線回路基板1の上に載置する。
(3)次に、電子部品7がクリーム半田6A上に載置された状態で、加熱処理(リフロー)を行い、クリーム半田6Aを溶融させる。これにより、図2に示すように、電子部品7は半田材料6(溶融したクリーム半田6A)によって、導電性中間層5を介して電子部品実装ランド部31と電気的及び機械的に接続される。
 上述したように、配線回路基板1は、電子部品実装ランド部31上に形成されたNiインク膜を焼成してなる導電性中間層5を有する。これにより、本実施形態によれば、電子部品7を配線回路基板1に実装する際における、半田材料6中への配線回路パターン3の「半田喰われ」を確実に防止するとともに、電子部品7を信頼性高く接合することができる。
 さらに、本実施形態によれば、所望の領域にのみ選択的に液滴を吐出することが可能なインクジェットプリント手法を用いてNiインク膜を形成するようにしたので、生産性に極めて優れているとともに、従来のめっき手法のように多量の薬液を用いる必要がなく、このため、環境に与える負荷が極めて小さいという効果が得られる。また、前述のめっきリードを形成する必要がないため、高密度回路を形成可能な配線回路基板が得られる。
 さらに、本実施形態によれば、導電性中間層5をNiインク膜の1層のみで構成しつつも、「半田喰われ」を可及的に防止しながら電子部品7を接合可能である。このことは、生産性及びコストの点において極めて有利である。
 次に、本実施形態の変形例に係る配線回路基板1’について、図7を用いて説明する。この配線回路基板1’は、Niインク膜を焼成した導電性中間層5に代えて、図7からわかるように、Cuインク膜を焼成した導電性中間層5’を有する。ここで、Cuインク膜は、銅(Cu)を主たる導電性材料としそれに分散剤を添加してなる導電性インク(Cuインク)を、前述のNiインク膜の場合と同様の方法で電子部品実装ランド部31上に塗布することにより形成したものである。導電性中間層5’は、このCuインク膜を不活性ガス雰囲気中において例えば260℃以下で焼成することにより、微細孔を有さない金属薄層として形成される。なお、Cuインク膜の還元作用を高めることを目的として、焼成する際の不活性ガス雰囲気に水素ガスを添加してもよい。
 Cuインク膜を焼成した導電性中間層5’の「半田喰われ」を抑制する機能は、Niインク膜を焼成した導電性中間層5よりも劣る。しかし、導電性中間層5’の厚みを500nm以上とNiインク膜の場合と比べて大きくすることで、電子部品7を実装する際、半田材料6と導電性中間層5’の界面付近に合金層を形成し、この合金層によって、半田材料6による導電性中間層5’の「半田喰われ」が過度に進行しないようにすることができる。このように導電性中間層5’は、厚みを比較的大きくすることで、導電性中間層5と同様の効果を奏する実用的なものとすることができる。
 変形例の利点の一つとして、導電性中間層5’は半田材料6との「濡れ性」に優れていることが挙げられる。このため、変形例によれば、前述のクリーム半田6Aとして一般的なフラックスを含有したクリーム半田を採用することができ、より汎用性に優れたプロセスが可能になる。
 なお、本実施形態のさらなる変形例として、Niインク、Cuインクに代えて、銀-パラジウム合金(Ag-Pd合金)を主たる導電性材料として有する導電性インクを用いてもよい。この場合でも前述の効果を奏することができる。
(第2の実施形態)
 次に、本発明に係る第2の実施形態について図8を用いて説明する。図8は、第2の実施形態に係る配線回路基板10の断面説明図を示している。第2の実施形態と第1の実施形態との相違は、導電性中間層の構成にある。第1の実施形態に係る配線回路基板は、焼成された1層の導電性インク膜からなる導電性中間層を有するものであったのに対し、第2の実施形態に係る配線回路基板は、焼成された2層の導電性インク膜からなる導電性中間層を有する。
 即ち、図8からわかるように、本実施形態に係る配線回路基板10が有する導電性中間層50は、電子部品実装ランド部31上に、第1の導電性中間層50a及び第2の導電性中間層50bが順次積層されたものとして構成されている。ここで、第1の導電中間層50aは、第1の実施形態の導電性中間層5と同じく、Niインクを塗布して形成されたNiインク膜を焼成したものである。第2の導電性中間層50bは、金(Au)を主たる導電性材料としそれに分散剤を添加してなる導電性インク(以下、Auインクとも称す。)を第1の導電性中間層50a上に塗布してAuインク膜を形成し、その後、このAuインク膜を焼成したものである。
 つまり、導電性中間層50は、第1の導電性中間層50aと第2の導電性中間層50bの2種の導電性中間層が積層されたものであるとともに、最上層にはAuインク膜を焼成した第2の導電性中間層50bが配置された構成を有する。これにより、Ni薄膜である第1の導電性中間層50aによって、配線回路パターン3が半田材料6によって「半田喰われ」するのを可及的に防止することができるとともに、Au薄膜である第2の導電性中間層50bによって、半田材料6に対する「半田濡れ性」を十分に確保することが可能となる。
 ここで、本実施形態に係る導電性中間層50の形成は、以下の手順で行うことが望ましい。
(1)配線回路パターン3の電子部品実装ランド部31上に、インクジェットプリント手法によってNiインクの吐出液滴IDを重複して積層させ、Niインク膜を形成する。その後、絶縁基材2、配線回路パターン3及びカバーコート4の耐熱温度以下、好ましくは260℃以下の温度でNiインク膜の焼成を行う。これにより、微細孔を有さない金属薄層としての第1の導電性中間層50aが得られる。
(2)次いで、第1の導電性中間層50aの上に、インクジェットプリント手法によってAuインクの吐出液滴IDを重複して積層させ、Auインク膜を形成する。このとき、十分な半田濡れ性を得るために、第1の導電性中間層50aの上面を完全に覆うようにAuインク膜を形成することが望ましい。その後、絶縁基材2、配線回路パターン3及びカバーコート4の耐熱温度以下、好ましくは260℃以下の温度でAuインク膜の焼成を行う。これにより、微細孔を有さない金属薄層としての第2の導電性中間層50bが得られる。
 上述の手順で第1の導電性中間層50a及び第2の導電性中間層50bを積層形成することにより、これらの導電性中間層(第1の導電性中間層50a、第2の導電性中間層50b)が損壊、拡散する等の問題を防止しつつ、第1の導電性中間層50aと第2の導電性中間層50bとの密着性を確保することができる。
 なお、例えば、吐出液滴の飛距離や吐出液滴の溶剤を調整することで、導電性インク(Niインク、Auインク)がインクジェットプリンタのノズルから吐出されてから、配線回路パターン3または塗布された導電性インクの液滴膜に着弾するまでの間における導電性インクの吐出液滴IDの乾燥度合いを制御することができる。これにより、Niインク膜とAuインク膜の成膜を、焼成工程を挟まずに連続的に行うことができる。即ち、吐出液滴の乾燥度合いを制御することにより、Niインク膜を形成した後、Niインク膜の焼成工程を省略してAuインク膜を形成し、その後、Niインク膜及びAuインク膜をまとめて焼成することが可能となる。これにより、導電性中間層50の形成工程を簡略化することができる。
 次に、第1の導電性中間層50aと第2の導電性中間層50bの厚みについて説明する。第1の導電性中間層50aの厚みについては、第1の実施形態の場合と同様、下限値は約200nmである。これ以上の厚みがあれば、電子部品7を半田材料6によって配線回路基板10に実装する際の配線回路パターン3の「半田喰われ」を可及的に防止することができる。なお、より確実に「半田喰われ」の防止を期する場合には、第1の導電性中間層50aの厚みを約400nm以上とすることが好ましい。一方、インクジェットプリント手法を用いた成膜の実現性(量産性など)を考慮すれば、第1の導電性中間層50aの厚みの上限値は約5μmとすることが望ましい。
 第2の導電性中間層50bの厚みについては、約50nm乃至1μmの範囲とすることが望ましい。これにより、半田材料6に対する「半田濡れ性」を十分に確保することができる。なお、第2の導電性中間層50bの厚みが第1の導電性中間層50aと比較して十分に薄くても「半田濡れ性」を確保することができる。よって、導電性中間層50のコストの増大を抑えることができる。
 以上説明したように、本発明の第2の実施形態によれば、電子部品実装ランド部31上に形成されたNiインク膜を焼成してなる第1の導電性中間層50aにより、半田材料6に対する配線回路パターン3の「半田喰われ」を可及的に防止することができる。さらに、本実施形態によれば、導電性中間層50の最上層に形成されたAuインク膜を焼成してなる第2の導電性中間層50bによって、半田材料6に対する「半田濡れ性」を十分に確保することができる。
 上述したところからわかるように、本実施形態では、導電性中間層50を、配線回路パターン3の「半田喰われ」を防止する機能を備えた第1の導電性中間層50aと、「半田濡れ性」を向上させる機能を備えた第2の導電性中間層50bとが積層されたものとして構成することによって、導電性中間層の多機能化が図られている。
 さらに、第1の実施形態と同様に、所望の領域にのみ選択的に液滴を吐出することが可能なインクジェットプリント手法を用いて導電性インク膜を形成するようにしたので、本実施形態によれば、生産性に極めて優れているとともに、従来のめっき手法のように多量の薬液を用いる必要がないことから、環境に与える負荷が極めて小さいという効果が得られる。
 なお、第2の導電性中間層50bは、Auインクの代わりに、Agインク(銀を主たる導電性材料としそれに分散剤を添加してなる導電性インク)を用いて形成してもよい。この場合においても、「半田濡れ性」を改善することができる。
(第3の実施形態)
 次に、本発明に係る第3の実施形態について図9を用いて説明する。図9は、第3の実施形態に係る配線回路基板100の断面説明図を示している。第3の実施形態と第2の実施形態との相違は、導電性中間層の構成にある。第2の実施形態に係る配線回路基板は、焼成された2層の導電性インク膜からなる導電性中間層を有するのに対し、本実施形態に係る配線回路基板は焼成された3層の導電性インク膜からなる導電性中間層を有する。
 即ち、図9からわかるように、本実施形態に係る配線回路基板100が有する導電性中間層500は、電子部品実装ランド部31上に、第1の導電性中間層500a、第2の導電性中間層500b及び第3の導電性中間層500cが順次積層されたものとして構成されている。ここで、第1の導電性中間層500aは、Cuインクを電子部品実装ランド部31上に塗布して形成されたCuインク膜を焼成したものである。第2の導電性中間層500bは、第1の導電性中間層500aの上にNiインクを塗布して形成されたNiインク膜を焼成したものである。最上層の第3の導電性中間層500cは、第2の導電性中間層500bの上にAuインクを塗布して形成されたAuインク膜を焼成したものである。
 なお、本実施形態に係る配線回路基板100の配線回路パターン3は、Agペーストを絶縁基材2上に所望のパターンに従って印刷し、その後、印刷されたパターンを熱硬化させたものである。
 本実施形態の導電性中間層500は、第2の実施形態において説明した導電性中間層50と同様にして形成される。即ち、各層毎に、インクジェットプリント手法によって導電性インクの吐出液滴IDを重複して積層させることで導電性インク膜を形成し、その後、絶縁基材2、配線回路パターン3及びカバーコート4の耐熱温度以下、好ましくは260℃以下の温度で導電性インク膜を焼成すればよい。なお、焼成工程は、各層毎に行ってもよいし、第2の実施形態で説明したように導電性インクの乾燥度合いを制御することで、最上層のAuインク膜を形成した後に一括して行ってもよい。
 次に、本実施形態に係る配線回路基板100が有する導電性中間層500の効果について説明する。
 上述した通り、本実施形態に係る配線回路基板100の配線回路パターン3は、導電性ペーストの樹脂成分であるポリイミド樹脂、ポリアミドイミド樹脂を含む。このポリイミド樹脂、ポリアミドイミド樹脂は、耐熱性の面では非常に優れている反面、吸水しやすい性質を有することが知られている。よって、例えば、本発明の第1の実施形態及び第2の実施形態に係る配線回路基板(配線回路基板1,10)が低湿度環境で使用される場合は問題ないが、高湿度環境で使用される場合には、配線回路パターン3に含まれるポリイミド樹脂、ポリアミドイミド樹脂が水分を浸透する。このため、配線回路パターン3中のAg、及び導電性中間層(第1の実施形態の導電性中間層5、第2の実施形態の導電性中間層50a)中のNiが、イオン化し、導電性中間層および配線回路パターン3中にそれぞれ拡散する。その結果、配線回路パターンと導電性中間層の界面が腐食し、界面抵抗が経時的に増加する場合がある。
 そこで、本実施形態では、配線回路パターン3と、Niインク膜を焼成してなる第2の導電性中間層500bとの間に、Cuインク膜を焼成してなる第1の導電性中間層500aを介在させている。これにより、本実施形態に係る配線回路基板100は高湿度環境で使用された場合においても、上述の経時的な界面抵抗の増加を可及的に回避することができる。なお、この界面抵抗の抑制効果を得るために、第1の導電性中間層500aの厚さは約200nm以上とすることが望ましい。
 さらに、本実施形態では、第1の導電性中間層500aの上には、前述の第2の導電性中間層500b及び第3の導電性中間層500cが積層的に形成されている。これにより、第2の導電性中間層500bの効果として、電子部品7を配線回路基板100に実装する際において、第1の導電性中間層500aの半田材料6に対する「半田喰われ」を防止することができる。さらに、第3の導電性中間層500cの効果として、第2の実施形態で説明した第2の導電性中間層50bと同様に、半田材料6との「半田濡れ性」を向上させることができる。なお、第3の導電性中間層500cは、Auインクの代わりに、Agインクを用いて形成してもよい。この場合においても、「半田濡れ性」を改善することができる。
 また、上述のように、導電性中間層500は焼成された導電性インク膜を3層積層した、比較的複雑な構成を有する。しかし、これらの導電性インク膜はいずれも、所望の領域(電子部品実装ランド部31)のみに対して導電性インク膜を高速に形成可能なインクジェットプリント手法を用いて形成されるため、めっき法や真空蒸着等を用いた従来の手法に比べて、生産性に極めて優れる。さらに、本実施形態によれば、従来のめっき手法のように多量の薬液を用いる必要がないことから、環境に与える負荷が極めて小さいという利点が得られる。
 以上、本発明に係る3つの実施形態について説明した。上述のように、本発明の各実施形態では、「半田喰われ」現象を防止する機能を有する導電性中間層の形成工程において、従来のめっき法や真空蒸着法に比べて極めて生産性に優れたインクジェットプリント手法を用いる。これにより、所望の領域(例えば電子部品実装ランド部31)にのみ導電性インク膜を、低い環境負荷で、且つ生産性良く形成することができる。さらに本発明の各実施形態では、導電性インクの吐出液滴を重複して積層することにより導電性インク膜を形成し、その後、この導電性インク膜を焼成することにより導電性中間層を形成する。これにより、微細孔を有さない高品質の導電性中間層を形成することができる。
 さらに、第2の実施形態及び第3の実施形態では、導電性中間層は、焼成された2種以上の導電性インク膜を有するものとして構成される。これにより、半田濡れ性の向上や界面抵抗の増大防止といった導電性中間層の多機能化を図っている。なお、各導電性中間層の厚みは、要求される性能やコスト等に応じて適宜調整される。
 本発明は、上述の第1の実施形態乃至第3の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変更が可能である。以下にいくつかの具体例について説明する。
 配線回路パターン3の電子部品実装ランド部31上に、導電性インクをインクジェットプリント手法によって印刷する前工程として、配線回路パターン3(電子部品実装ランド部31)の表面に対し、この表面に残存する樹脂成分を除去するための処理を施してもよい。このような処理として、四フッ化炭素ガスによるエッチング、溶剤によるエッチング、炭酸ガスプラズマ処理、酸素プラズマ処理等が挙げられる。これにより、導電性中間層5,5’,50,500と電子部品実装ランド部31との層間密着性を向上させることができる。その結果、例えば導電性中間層5,5’,50,500上に電子部品7を接合する際、導電性中間層5,5’,50,500の上に塗布されたクリーム半田6Aが溶融、凝固して半田材料6になるときに応力が発生した場合においても、導電性中間層5,5’,50,500と電子部品実装ランド部31とが層間剥離する虞を可及的に回避することができる。
 また、第1の実施形態において、配線回路パターン3の一部に形成された電子部品実装ランド部31の表面周辺部31Aは、カバーコート4によって押さえられるように被覆されていることを、図3を用いて説明したが、本発明の実施形態はこれに限定されるものではない。
 例えば、配線回路基板に実装される電子部品7が0603サイズ(0.6mm×0.3mm)、0402サイズ(0.4mm×0.2mm)のチップ部品等のように極めて小さい部品である場合、電子部品実装ランド部31の形状及び大きさを、そのチップ部品の外部端子電極71に合わせようとすると、電子部品実装ランド部31の一辺は少なくとも0.3mm以下の寸法となる。このため、電子部品実装ランド部31の表面周辺部31Aをカバーコート4で被覆しようとしても、カバーコート4の形成に用いられるカバーコートペーストの印刷性により、開口印刷が実際上極めて困難となる。
 このように電子部品実装ランド部31が非常に小さい場合には、電子部品実装ランド部31の表面周辺部31Aはカバーコート4で被覆されていなくともよい。例えば、電子部品実装ランド部31の全てがカバーコート4の開口部41の底面に露出してもよい。但し、そのような場合、導電性中間層5,5’,50,500は、電子部品実装ランド部31の主面(上面)及び側面を全て被覆するように形成することが望ましい。これにより、配線回路パターン3の半田材料6に対する「半田喰われ」を確実に防止することが可能となる。
 また、導電性中間層5,5’,50,500は、カバーコート4を形成する前に形成してもよい。即ち、絶縁基材2及び配線回路パターン3をカバーコート4で覆う前に、電子部品実装ランド部31上に導電性中間層5,5’,50,500を形成しておき、その後、カバーコート4を形成するようにしてもよい。この場合であっても工程時間を増大させることなく、上述の本発明による効果を得ることが可能である。
 また、配線回路パターン3の硬化と導電性インク膜の焼成は、同一の加熱工程の中で行ってもよい。即ち、配線回路パターン3は、前述のように、例えば、スクリーン印刷手法を用いて導電性ペーストを所望のパターンに従って絶縁基材2上に印刷し、その後印刷された導電性ペーストを硬化させることにより形成される。この場合において、配線回路パターン3の電子部品実装ランド部31上に導電性インク膜を、インクジェットプリント手法により導電性インクを塗布して形成するとき、以下のようにしてもよい。
 まず、スクリーン印刷手法によって導電性ペーストを所望のパターンに従って絶縁基材2上に塗布する。次に、パターン形成された導電性ペーストを予備乾燥する。次いで、電子部品実装ランド部31上に導電性インク膜を形成する。その後、例えば260℃以下の温度にて加熱処理し、パターン形成された導電性ペーストの硬化及び導電性インク膜の焼成を同時に行う。これにより、配線回路パターン3および導電性中間層5,5’,50,500が一括的に形成される。この方法による場合、予備乾燥された導電性ペーストが導電性インクの受容層として作用し、電子部品実装ランド部31上に着弾した導電性インクの吐出液滴IDに含まれる溶剤成分が上記導電性ペーストの内部に吸収される。これにより、この方法によれば、導電性インクの滲み、はじきを抑制することができるとともに、電子部品実装ランド部31と導電性中間層5,5’,50,500との密着性を向上させることができる。
 また、第1の実施形態の変形例における導電性中間層5’や第3の実施形態における導電性中間層500aのように、電子部品実装ランド部31上にCuインクを用いて導電性中間層を形成する場合には、配線回路パターン3を形成するための導電性ペーストに、Cuインク中に含まれるCu粉末の酸化に対し還元作用を有する還元剤を添加してもよい。これにより、Cuインク膜を焼成する際、水素ガス等の還元雰囲気中で焼成をしなくとも、導電性ペーストに含まれる還元剤によってCuインク膜中のCuが還元される。この方法によれば、水素ガスを使用しないことから、工程の安全性が向上するとともに、焼成設備を簡略化することができるという効果が得られる。
 また、上記実施形態の説明では、インクジェット印刷手法を用いて導電性インクを電子部品実装ランド部31上に塗布したが、本発明はこれに限らず、他の液滴吐出手法を用いてもよい。例えば、電子部品実装ランド部31の面積が大きい場合には、ディスペンサー手法を用いることで、より効率的に導電性インク膜を形成できる。
 本発明の態様は、上述した個々の実施形態に限定されるものではない。上述の異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
 1,1’,10,100 配線回路基板
 2 絶縁基材
 3 配線回路パターン
 4 カバーコート
 5,5’,50,500 導電性中間層
 6 半田材料
 6A クリーム半田
 7 電子部品
 8 可撓性ケーブル部
 21 絶縁基材延伸部
 31 電子部品実装ランド部
 31A 表面周辺部
 31B 表面中央部
 41 開口部
 50a 第1の導電性中間層
 50b 第2の導電性中間層
 71 外部端子電極
 500a 第1の導電性中間層
 500b 第2の導電性中間層
 500c 第3の導電性中間層
 ID 導電性インクの吐出液滴

Claims (15)

  1.  絶縁基材と、
     前記絶縁基材の少なくとも一方の面に形成された配線回路パターンと、
     前記配線回路パターンの一部に形成された、半田材料により電子部品が接合される、電子部品実装ランド部と、
     前記電子部品実装ランド部上に、導電性インク膜の焼成体から構成される、導電性中間層と、
     を備えることを特徴とする配線回路基板。
  2.  前記導電性インク膜は、互いに部分的に重なり合う導電性インクの複数の吐出液滴により構成されたものであることを特徴とする請求項1に記載の配線回路基板。
  3.  前記導電性中間層は、導電性材料として、Ni、CuまたはAg-Pd合金を含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項2に記載の配線回路基板。
  4.  前記導電性中間層は、導電性材料として、Ni、CuまたはAg-Pd合金を含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項1に記載の配線回路基板。
  5.  前記導電性中間層は、2種以上の導電性インク膜の焼成体が複数積層されてなることを特徴とする請求項1に記載の配線回路基板。
  6.  前記導電性インク膜は、互いに部分的に重なり合う導電性インクの複数の吐出液滴により構成されたものであることを特徴とする請求項5に記載の配線回路基板。
  7.  前記導電性中間層のうち、最上層は、導電性材料として、Au又はAgを含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項5に記載の配線回路基板。
  8.  前記配線回路パターンはAgを含み、
     前記導電性中間層のうち、最下層は、導電性材料として、Cuを含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項5に記載の配線回路基板。
  9.  前記配線回路パターンは、導電性粉末とバインダとが混合された導電性ペーストを硬化させたものとして構成されていることを特徴とする請求項1に記載の配線回路基板。
  10.  前記導電性インク膜は、互いに部分的に重なり合う導電性インクの複数の吐出液滴により構成されたものであることを特徴とする請求項9に記載の配線回路基板。
  11.  前記導電性中間層は、導電性材料として、Ni、CuまたはAg-Pd合金を含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項9に記載の配線回路基板。
  12.  前記導電性中間層は、2種以上の導電性インク膜の焼成体が複数積層されてなることを特徴とする請求項9に記載の配線回路基板。
  13.  絶縁基材を準備し、
     半田材料により電子部品が接合される電子部品実装ランド部を有する配線回路パターンを、前記絶縁基材の少なくとも一方の面に形成し、
     液滴吐出手法を用いて、導電性材料を含有する導電性インクの複数の吐出液滴を互いに部分的に重なり合う状態に積層することで、前記電子部品実装ランド部の上に液滴膜を形成し、
     前記液滴膜を焼成することにより、導電性中間層を形成する、
     ことを特徴とする配線回路基板の製造方法。
  14.  前記液滴吐出手法としてインクジェットプリント手法を用いることを特徴とする請求項13に記載の配線回路基板の製造方法。
  15.  前記配線回路パターンは、導電性粉末とバインダとが混合された導電性ペーストを、所望のパターンに従って前記絶縁基材の前記少なくとも一方の面上に印刷し、その後、前記導電性ペーストを硬化させることにより形成することを特徴とする請求項13に記載の配線回路基板の製造方法。
PCT/JP2010/066953 2010-02-03 2010-09-29 配線回路基板及びその製造方法 WO2011096110A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/381,198 US9258903B2 (en) 2010-02-03 2010-09-29 Wiring circuit board and manufacturing method thereof
CN201080038572.9A CN102598882B (zh) 2010-02-03 2010-09-29 接线电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010022430A JP5405339B2 (ja) 2010-02-03 2010-02-03 配線回路基板及びその製造方法
JP2010-022430 2010-02-03

Publications (1)

Publication Number Publication Date
WO2011096110A1 true WO2011096110A1 (ja) 2011-08-11

Family

ID=44355132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066953 WO2011096110A1 (ja) 2010-02-03 2010-09-29 配線回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US9258903B2 (ja)
JP (1) JP5405339B2 (ja)
CN (1) CN102598882B (ja)
WO (1) WO2011096110A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165441A (ja) * 2013-02-27 2014-09-08 Fujikura Ltd 部品実装フレキシブルプリント基板及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217922A1 (de) * 2012-10-01 2014-04-03 Robert Bosch Gmbh Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
DE102013218423A1 (de) * 2012-10-01 2014-04-17 Robert Bosch Gmbh Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
US9026517B2 (en) * 2012-12-13 2015-05-05 International Business Machines Corporation Searching a vertex in a path
DE102013218425B4 (de) * 2013-09-13 2024-06-06 Robert Bosch Gmbh Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
CN103633080A (zh) * 2013-11-29 2014-03-12 华南理工大学 一种具有柔性衬底的led灯具及制备方法
US9674952B1 (en) * 2013-12-30 2017-06-06 Flextronics Ap, Llc Method of making copper pillar with solder cap
JP5958479B2 (ja) * 2014-01-31 2016-08-02 株式会社村田製作所 電子部品の実装構造体
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
JP2017082263A (ja) * 2015-10-26 2017-05-18 Dowaエレクトロニクス株式会社 金属複合粉末およびその製造方法
JP2018014381A (ja) * 2016-07-20 2018-01-25 富士通株式会社 基板及び電子機器
JP6880451B2 (ja) * 2017-08-07 2021-06-02 住友電工デバイス・イノベーション株式会社 キャパシタ構造の作製方法
JP7248038B2 (ja) * 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法
US20230249219A1 (en) * 2020-07-08 2023-08-10 Daicel Corporation Method for manufacturing conductive laminate
WO2022070624A1 (ja) * 2020-09-29 2022-04-07 株式会社村田製作所 伸縮性実装基板及び伸縮性実装基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255645A (ja) * 2001-02-27 2002-09-11 Kyocera Corp 低温焼成磁器およびこれを用いた配線基板
JP2005081335A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp パターン形成方法、導電性薄膜、電気光学装置、電子機器
JP2005217249A (ja) * 2004-01-30 2005-08-11 Denso Corp ランドを備える基板およびその製造方法
JP2007066998A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 配線基板
JP2009272424A (ja) * 2008-05-07 2009-11-19 Fujikura Ltd プリント回路基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158289A (ja) 1984-08-29 1986-03-25 松下電器産業株式会社 印刷配線板
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JP3341311B2 (ja) 1992-10-05 2002-11-05 松下電器産業株式会社 フレキシブル配線板およびその製造方法
JPH06158289A (ja) 1992-11-24 1994-06-07 Mitsubishi Electric Corp 薄膜形成装置
JP5528653B2 (ja) * 2006-08-09 2014-06-25 信越半導体株式会社 半導体基板並びに電極の形成方法及び太陽電池の製造方法
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
KR20100028306A (ko) * 2008-09-04 2010-03-12 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR100999506B1 (ko) * 2008-09-09 2010-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Lsi用電子部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255645A (ja) * 2001-02-27 2002-09-11 Kyocera Corp 低温焼成磁器およびこれを用いた配線基板
JP2005081335A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp パターン形成方法、導電性薄膜、電気光学装置、電子機器
JP2005217249A (ja) * 2004-01-30 2005-08-11 Denso Corp ランドを備える基板およびその製造方法
JP2007066998A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 配線基板
JP2009272424A (ja) * 2008-05-07 2009-11-19 Fujikura Ltd プリント回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165441A (ja) * 2013-02-27 2014-09-08 Fujikura Ltd 部品実装フレキシブルプリント基板及びその製造方法

Also Published As

Publication number Publication date
CN102598882B (zh) 2015-09-23
CN102598882A (zh) 2012-07-18
JP2011159922A (ja) 2011-08-18
JP5405339B2 (ja) 2014-02-05
US9258903B2 (en) 2016-02-09
US20120103678A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
JP5405339B2 (ja) 配線回路基板及びその製造方法
CN107658095B (zh) 线圈组件及制造线圈组件的方法
US8673050B2 (en) Conductive material, conductive paste, circuit board, and semiconductor device
US8069558B2 (en) Method for manufacturing substrate having built-in components
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008243853A (ja) インターポーザ基板、それを利用したlsiチップ及び情報端末装置、インターポーザ基板製造方法、並びにlsiチップ製造方法
US9674952B1 (en) Method of making copper pillar with solder cap
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP2008060287A (ja) 端子電極および電子部品
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP5535451B2 (ja) セラミック配線基板およびその製造方法
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
WO2017212934A1 (ja) 多層基板の製造方法
US20060286716A1 (en) Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP6107021B2 (ja) 配線基板の製造方法
WO2014185369A1 (ja) インクジェットヘッド及びインクジェットヘッドの製造方法
JP3994924B2 (ja) 回路基板の製造方法
JP2004241583A (ja) 配線基板
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP2011249452A (ja) 配線基板及び配線基板の製造方法
JP2007095926A (ja) チップ抵抗器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080038572.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10845241

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13381198

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10845241

Country of ref document: EP

Kind code of ref document: A1