JP2011249452A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2011249452A JP2011249452A JP2010119302A JP2010119302A JP2011249452A JP 2011249452 A JP2011249452 A JP 2011249452A JP 2010119302 A JP2010119302 A JP 2010119302A JP 2010119302 A JP2010119302 A JP 2010119302A JP 2011249452 A JP2011249452 A JP 2011249452A
- Authority
- JP
- Japan
- Prior art keywords
- conductive post
- wiring board
- sealing resin
- resin layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】配線基板内の断線、電子部品の電気特性の劣化を未然に回避することができる配線基板及び配線基板の製造方法を提供する。
【解決手段】表面電極を含む配線パターンを有するベース基板10と、表面電極上に形成された導電性ポスト14、14、・・・を樹脂で封止した封止樹脂層21とを備えている。導電性ポスト14、14、・・・をインクジェット法にて蛇腹形状に形成し、導電性ポスト14、14、・・・の幅の極大点近傍では、導電性ポスト14、14、・・・の幅は導電性ポスト14、14、・・・の長手方向に連続的に変動する。
【選択図】図2
【解決手段】表面電極を含む配線パターンを有するベース基板10と、表面電極上に形成された導電性ポスト14、14、・・・を樹脂で封止した封止樹脂層21とを備えている。導電性ポスト14、14、・・・をインクジェット法にて蛇腹形状に形成し、導電性ポスト14、14、・・・の幅の極大点近傍では、導電性ポスト14、14、・・・の幅は導電性ポスト14、14、・・・の長手方向に連続的に変動する。
【選択図】図2
Description
本発明は、片面又は両面に複数の電子部品を実装することが可能な配線基板及び配線基板の製造方法に関する。
近年、電子機器の小型化、軽量化に伴い、電子機器に実装する配線基板も小型化、軽量化が求められている。そのため、リード端子、半田ボール、キャビティ構造等を用いて電子部品をベース基板の両面に実装することで配線基板の小型化、軽量化が行われている。なお、「配線基板」とは、少なくとも一層の封止樹脂層を有し、ベース基板の一方の面に表面電極を含む配線パターンが形成されている基板を意味している。
特許文献1には、樹脂層を貫通するビアホールが、レーザ光により形成された配線基板が開示されている。ビアホールの縦断面形状は、ベース基板から離れるほど大きくなる台形状となっており、リフロー時の熱、落下時の衝撃等によりベース基板(コア基板)に反りが生じた場合には、ビアホールに充填してあるビアホール導体が抜け落ちる、いわゆる「ビア抜け」が発生しやすい。したがって、電極間の接続不良、マザー基板への固着強度不足等が生じるおそれがあるという問題点があった。
斯かる問題点を解決するべく、例えば特許文献2には、縦断面形状が略台形状であるビアホールを有する樹脂層を、複数層積み重ねた構造を有する配線基板が開示されている。縦断面形状が略台形状であるビアホール導体を複数、略台形状の上底側の面と上底側の面とが、下底側の面と下底側の面とが、それぞれ対向するように重ね合わせてある。
図1は、従来の配線基板のビアホール導体の要部を示す、ビアホール導体に直交する面での断面図である。図1(a)に示すように、従来の配線基板は、樹脂層(封止樹脂層)21内に、縦断面形状が略台形状であるビアホール15が形成されており、樹脂層21を複数層積み重ねる場合に、略台形状の上底側の面と上底側の面とを、下底側の面と下底側の面とを、それぞれ対向させて重ね合わせてある。このようにすることで、ビアホール15内のビアホール導体16が抜け落ちる、いわゆる「ビア抜け」を抑制することができ、電極間の接続不良、マザー基板への固着強度不足等を防止している。
しかし、特許文献2に開示してある配線基板では、樹脂層21を複数積層していることから、積層時に位置ずれが生じるおそれがある。
図1(b)に示すように、複数積層している樹脂層21に位置ずれが生じていることにより、互いに対向するビアホール導体16、16の接触面積が小さい部分19が発生し、電気抵抗の増加、ひいては電子部品の電気特性の劣化を招くおそれがあるという問題点があった。また、ビアホール導体16は一体ではなく積層により形成されているので、積層時の真空引き、加熱、加圧等が十分でなかった場合には層間部分で層の剥離18等が発生し、ビアホール導体16が断線するおそれもあった。
本発明は斯かる事情に鑑みてなされたものであり、配線基板内の断線、電子部品の電気特性の劣化を未然に回避することができる配線基板及び配線基板の製造方法を提供することを目的とする。
上記目的を達成するために第1発明に係る配線基板は、表面に配線パターンを形成してある配線基板において、表面電極を含む配線パターンを有するベース基板と、前記表面電極上に形成された導電性ポストを樹脂で封止してある封止樹脂層とを備え、前記導電性ポストの形状が蛇腹形状であり、前記導電性ポストの幅の極大点近傍では、前記導電性ポストの幅は前記導電性ポストの長手方向に連続的に変動していることを特徴とする。
また、第2発明に係る配線基板は、第1発明において、一層の前記封止樹脂層内に、前記導電性ポストの幅の極大点を複数有することを特徴とする。
また、第3発明に係る配線基板は、第1又は第2発明において、前記封止樹脂層を複数積層してあることを特徴とする。
また、第4発明に係る配線基板は、第1乃至第3発明のいずれか1つにおいて、前記導電性ポストの断面形状は略円形状であり、前記導電性ポストの径の極大点近傍では、前記径は前記導電性ポストの長手方向に連続的に変動していることを特徴とする。
また、第5発明に係る配線基板は、第1乃至第4発明のいずれか1つにおいて、前記ベース基板の少なくとも一方の面に電子部品を実装してあり、実装した電子部品を前記封止樹脂層にて覆うようにしてあることを特徴とする。
次に、第6発明に係る配線基板の製造方法は、表面に配線パターンを形成してある配線基板の製造方法において、ベース基板に表面電極を含む配線パターンを形成するステップと、前記表面電極上に金属粒子を含むインクを、インクジェット法により少なくとも2回吐出し、熱硬化して柱状の導電性ポストを形成するステップと、形成した導電性ポストを樹脂で封止するステップと、封止した樹脂を硬化させ封止樹脂層を形成するステップと、形成した封止樹脂層の天面を研削するステップとを含み、前記インクは、1回吐出された状態で略楕円球状となる粘度を有することを特徴とする。
また、第7発明に係る配線基板の製造方法は、第6発明において、前記ベース基板の少なくとも一方の面に電子部品を実装し、実装した電子部品を前記封止樹脂層にて覆うことを特徴とする。
第1発明では、表面電極を含む配線パターンを有するベース基板と、表面電極上に形成された導電性ポストを樹脂で封止してある封止樹脂層とを備えている。導電性ポストの形状は蛇腹形状であり、導電性ポストの幅の極大点近傍では、導電性ポストの幅は導電性ポストの長手方向に連続的に変動している。これにより、封止樹脂層内に蛇腹形状の導電性ポストが形成されていることから、導電性ポストの幅の極大点近傍がくさびの役割を果たすことで、導電性ポストが抜け落ちる、いわゆる「ビア抜け」を抑制することができる。また、導電性ポストの幅の極大点近傍では、導電性ポストの幅が導電性ポストの長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポストの封止樹脂層からの剥離が生じにくく、複数の封止樹脂層が積層された場合であっても層間部分で導電性ポストが断線するおそれがない。
第2発明では、一層の封止樹脂層内に、導電性ポストの幅の極大点を複数有することにより、積層による位置ずれが生じることがなく、位置ずれが生じることにより発生する導電性ポスト同士の接触面積の低下、それに伴う電気抵抗の増加、ひいては電子部品の電気特性の劣化を未然に回避することが可能となる。
第3発明では、封止樹脂層を複数積層した場合であっても、導電性ポストの幅の極大点近傍では、導電性ポストの幅は導電性ポストの長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポストの封止樹脂層からの剥離が生じにくい。また、それぞれの封止樹脂層内に形成された導電性ポストが蛇腹形状であるため、導電性ポストの幅の極大点近傍がくさびの役割を果たすことで、導電性ポストが抜け落ちる、いわゆる「ビア抜け」を抑制することができる。
第4発明では、導電性ポストの断面形状は略円形状であり、導電性ポストの径の極大点近傍では、導電性ポストの径は導電性ポストの長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポストの封止樹脂層からの剥離が生じにくい。
第5発明では、ベース基板の少なくとも一方の面に電子部品を実装してあり、実装した電子部品を封止樹脂層にて覆うことにより、電気的な接続信頼性の高い配線基板を提供することが可能となる。
第6発明では、ベース基板に表面電極を含む配線パターンを形成し、表面電極上に金属粒子を含むインクを、インクジェット法により少なくとも2回吐出し、熱硬化して柱状の導電性ポストを形成する。形成した導電性ポストを樹脂で封止する封止樹脂層を形成し、封止樹脂層を硬化させ、硬化した封止樹脂層の天面を研削する。吐出されるインクは、1回吐出された状態で略楕円球状となる粘度を有しており、インクジェット法により少なくとも2回インクを吐出して、熱硬化して柱状体として導電性ポストを形成することにより、封止樹脂層内の導電性ポストは蛇腹形状となる。したがって、導電性ポストの幅の極大点近傍がくさびの役割を果たすことで、導電性ポストが抜け落ちる、いわゆる「ビア抜け」を抑制することができる。また、導電性ポストの幅の極大点近傍では、導電性ポストの幅は導電性ポストの長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポストの封止樹脂層からの剥離が生じにくく、複数の封止樹脂層が積層された場合であっても層間部分で導電性ポストが断線するおそれがない。
第7発明では、ベース基板の少なくとも一方の面に電子部品を実装し、実装した電子部品を封止樹脂層にて覆うことにより、電気的な接続信頼性の高い配線基板を提供することが可能となる。
上記構成によれば、封止樹脂層内に蛇腹形状の導電性ポストが形成されていることから、導電性ポストの幅の極大点近傍がくさびの役割を果たすことで、導電性ポストが抜け落ちる、いわゆる「ビア抜け」を抑制することができる。また、導電性ポストの幅の極大点近傍では、導電性ポストの幅は導電性ポストの長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポストの封止樹脂層からの剥離が生じにくく、複数の封止樹脂層が積層された場合であっても層間部分で導電性ポストが断線するおそれがない。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図2は、本発明の実施の形態1に係る配線基板の構成を示す導電性ポストに直交する面での断面図である。図2に示すように、ベース基板10の両面に電子部品12、12、・・・を実装し、ベース基板10の一方の面に印刷してある配線パターンの表面電極上に、導電性ポスト14、14、・・・を形成してある。
図2は、本発明の実施の形態1に係る配線基板の構成を示す導電性ポストに直交する面での断面図である。図2に示すように、ベース基板10の両面に電子部品12、12、・・・を実装し、ベース基板10の一方の面に印刷してある配線パターンの表面電極上に、導電性ポスト14、14、・・・を形成してある。
ベース基板10としては、LTCC(低温同時焼成セラミックス:Low Temperature Co−fired Ceramics)基板、有機基板等、特に限定されるものではない。
LTCC基板を用いてベース基板10を作製する場合、まずPETフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み10〜200μmのセラミックグリーンシートを作製する。作製したセラミックグリーンシートに金型、レーザ等により直径略0.1mmのビアホールをPETフィルム側から形成する。
次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力100〜1500kg/cm2 、温度40〜100℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略850℃、銅を主成分とする場合には窒素雰囲気中で略950℃にて焼成し、電極にNi/Sn又はNi/Au等を湿式メッキ等で成膜することで、ベース基板10を作製する。
導電性ポスト14は、蛇腹形状をなしている。図3は、本発明の実施の形態1に係る配線基板1の導電性ポスト14の形状を示す縦断面図である。本実施の形態1に係る配線基板の導電性ポスト14は、封止樹脂層21内にて幅が広い部分と狭い部分とを交互に有する蛇腹形状をなしており、導電性ポスト14の最大幅D(極大点から極大点までの距離)を50μm、導電性ポスト14の高さHを750μmとし、アスペクト比を15としている。
最大幅Dと最小幅D’との差は2〜15μmが望ましく、3〜10μmであることがより望ましい。両者の差が2μmより小さい場合、いわゆる「ビア抜け」に対する抑制効果を期待することができず、15μmより大きい場合、導電性ポスト14の長手方向(高さ方向)に直交する面での断面積が一端側で過小になり、電気抵抗の増加、ひいては電子部品の電気特性に悪影響を及ぼすおそれがあるからである。
また、導電性ポスト14の幅の変動の周期、例えば最大幅を有する部分から最大幅を有する部分までの距離H’は2〜15μmが望ましく、3〜10μmであることがより望ましい。2μmより小さい場合、高周波特性が劣化するおそれがあるからである。すなわち、高周波の場合、表皮効果により電界は表面電極近傍に集中し、表面電極を流れる信号の伝搬長が長くなるため高周波特性への悪影響が顕在化する。また、15μmより大きい場合、封止している樹脂とかみ合う部分の数が減少するため、いわゆる「ビア抜け」に対する抑制効果が低減する。
図4及び図5は、本発明の実施の形態1に係る配線基板1の製造工程を示す、導電性ポスト14、14、・・・に直交する面での断面図である。まず、ベース基板10の表面電極のうち、所望の表面電極上に半田を印刷しておき、図4(a)に示すように、半田が印刷されている表面電極上に電子部品12、12、・・・を実装する。図4の例では、ベース基板10の両面に電子部品12、12、・・・を実装しているが、いずれか一方の面だけに実装しても良いことは言うまでもない。
次に、図4(b)に示すように、ベース基板10の表面電極のうち、所望の表面電極上に、金属粒子を含むインクを、インクジェット法により少なくとも2回吐出し、熱硬化して柱状の導電性ポスト14、14、・・・を柱状に形成する。用いるインクには1〜150nmの金属ナノ粒子を含む。なお、金属ナノ粒子の粒子径は、500nmより小さいことが望ましい。500nmより大きい場合、焼成温度が高くなり、実装している電子部品12、12、・・・の信頼性が低下するからである。
金属ナノ粒子の金属材料としては、Cu、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群の中から選択した少なくとも1種類の金属とすることが望ましい。また、選択した金属を単体で用いても良いし、合金として用いても、金属の酸化物として用いても良い。
インクの粘度を高くしておくことにより吐出されたインクが濡れ広がりにくくなり、インクが吐出される都度、液玉の形状が略楕円球状となって残留するため、柱状の導電性ポスト14は蛇腹形状となる。本実施の形態1では、インクの粘度を8mPa・s以上としており、蛇腹形状の導電性ポスト14を確実に形成することができる。
また、インクを吐出することにより積み重ねているので、導電性ポスト14は、幅が広い部分と狭い部分とを交互に有する蛇腹形状である。そして、最大幅を有する部分の近傍では、液玉の表面張力により、高さ方向に連続的に幅が変動する形状となる。なお、吐出されたインクが均等に濡れ広がると仮定した場合、導電性ポスト14の横断面形状は略円形状となり、導電性ポスト14の径は500μm以下であることが望ましい。500μm以上である場合、導電性ポスト14の形成自体に相当の時間を要し、製造コストの低減が困難になるからである。
導電性ポスト14の高さは、封止樹脂層21に覆われる電子部品12、12、・・・の高さ、導電性ポスト14の径に依存する。導電性ポスト14の最大幅(最大径)Dに対する導電性ポスト14の高さHの比、すなわちアスペクト比は20以下であることが望ましい。アスペクト比が20以上である場合、焼成時、樹脂封止時等に導電性ポスト14の変形、折れ等が発生しやすくなる。
レーザを用いてビアホールを形成し、導電性ペーストを充填する従来の方法では、デスミア処理が必要であるが、アスペクト比が大きい場合にはスミアを完全に除去することが困難になるため、アスペクト比の大きさには限界がある。それに対してインクを複数回吐出することにより導電性ポスト14を形成するインクジェット法では、採用することが可能なアスペクト比の上限が高くなるので、同じ高さを有する配線基板1であれば導電性ポスト14の径を小さくすることができ、全体として配線基板1の小型化を図ることが可能となる。
次に、図4(c)に示すように、焼成により導電性ポスト14を形成する金属ナノ粒子を焼結させ、蛇腹形状の導電性ポスト14として硬化させる。なお、焼成時は、インクに含まれている金属ナノ粒子及び分散剤の種類により、酸化雰囲気中又は還元雰囲気中で焼成する。例えば分散剤を早期に消失させるためには酸化雰囲気中で焼成することが望ましく、金属ナノ粒子に酸化物が含まれる場合には還元雰囲気中で焼成とすることが望ましい。
酸化雰囲気中で焼成するか、還元雰囲気中で焼成するかは、流入させるガスの種類により制御することができる。例えば、酸化雰囲気中で焼成する場合には、空気、酸素ガス等を流入させれば良く、還元雰囲気中で焼成する場合には、水素ガス等を流入させれば良い。
そして、図4(d)に示すように導電性ポスト14、14、・・・を形成したベース基板10の表面の周囲に樹脂によるダム(図示せず)を形成し、ダム内に液状の複合樹脂を塗布することにより、導電性ポスト14、14、・・・、及び電子部品12、12、・・・を複合樹脂で覆う。複合樹脂としては、例えば熱硬化性樹脂であるエポキシ、フェノール、シアネート等と無機フィラーであるAl2 O3 、SiO2 、TiO2 等とを混合した複合材料を用いる。
この状態でベース基板10をオーブンに入れ、一次硬化(半硬化)を行い、封止樹脂層21を形成する。図5(a)に示すように、硬化した封止樹脂層21の天面をローラ型ブレード等で研削する。これにより、導電性ポスト14、14、・・・の頭部が外部へ露出する。図5(b)に示すように、ベース基板10の裏面にも同様の処理を施す。
次に、図5(c)に示すように、導電性ポスト14、14、・・・の頭部が露出している封止樹脂層21の天面に、接着面を粗化処理した銅箔31を張り付ける。封止樹脂層21は半硬化であることから、加熱して銅箔31を圧接することにより、銅箔31の粗化面が封止樹脂層21に食い込んでアンカーを形成して接合される。銅箔31を接合したベース基板10をオーブンに入れ二次硬化(本硬化)を行う。
その後、エッチング処理を施して余分な銅箔31を除去し、銅箔31上のエッチングレジストを除去することにより外部電極を形成する。必要であれば、図5(d)に示すように、外部電極上にNi/Sn膜又はNi/Au膜等のメッキ膜32を湿式メッキ等により成膜する。
以上のように本実施の形態1によれば、封止樹脂層21内にて導電性ポスト14、14、・・・が蛇腹形状として形成されていることから、導電性ポスト14、14、・・・の幅の極大点近傍がくさびの役割を果たすことで、導電性ポスト14、14、・・・が抜け落ちる、いわゆる「ビア抜け」を抑制することができる。また、導電性ポスト14、14、・・・の幅の極大点近傍では、導電性ポスト14、14、・・・の幅は導電性ポスト14、14、・・・の長手方向に連続的に変動する。テーパーの付いたビアを直列に積層したときのような非連続的なビア径(導電性ポスト14の幅)の変動はない。非連続的で急激なビア径の変化部は封止樹脂層21に鋭角なくさびを打ったような形状になり、急激なビア径の変化部を起点に封止樹脂層21内に層ハガレが発生しやすい。例えばヒートサイクル時のビアと樹脂との膨張率又は収縮率の差に起因して発生する応力により層ハガレが発生する。本発明においては、ビア径(導電性ポスト14の幅)は連続的であり、しかもゆるやかに変化するため、従来技術のような問題は発生しない。
また本発明は、ビア径(導電性ポスト14の幅)の大きい箇所と小さい箇所とが繰り返し存在する構造である。近年、部品の低背化の要請が強く、封止樹脂層21を研削する必要が生じる場合もある。ビア径(導電性ポスト14の幅)の大きい箇所が一箇所のみである場合、研削によりビア径(導電性ポスト14の幅)の大きい箇所が消失するときには、いわゆる「ビア抜け」に対する抑制効果が消失する。しかし、本発明ではビア径(導電性ポスト14の幅)の大きい箇所が複数あることから、封止樹脂層21の表面近くを研削した場合であっても、いわゆる「ビア抜け」に対する抑制効果を維持することができる。
(実施の形態2)
本発明の実施の形態2に係る配線基板1の構成は実施の形態1と同様であることから、同一の符号を付することにより詳細な説明は省略する。本発明の実施の形態2に係る配線基板1は、ベース基板10をプリント基板を用いて作製し、樹脂シートを用いて封止樹脂層21を形成している点で実施の形態1と相違する。
本発明の実施の形態2に係る配線基板1の構成は実施の形態1と同様であることから、同一の符号を付することにより詳細な説明は省略する。本発明の実施の形態2に係る配線基板1は、ベース基板10をプリント基板を用いて作製し、樹脂シートを用いて封止樹脂層21を形成している点で実施の形態1と相違する。
プリント基板を用いてベース基板10を作製する場合、まず銅張積層板に感光レジストを塗布し、配線パターンにしたがって露光する。露光した銅張積層板を現像した後、エッチング処理を施すことにより配線パターンを形成して、内層用基板を作製する。
斯かる内層用基板を必要な枚数作製して積層し、ドリル等により貫通穴を形成する。そして、貫通穴の壁面にメッキ処理を施し、スルーホールを作製する。
この状態でパネルメッキを施し、感光レジストを塗布し、露光して現像し、エッチング処理を施すことにより外層パターンを作製する。作製した外層パターンの表面電極上にNi/Sn又はNi/Au等を湿式メッキ等で成膜することで、ベース基板10を作製する。
導電性ポスト14は、実施の形態1と同様蛇腹形状をなしており、製造方法も同様である。ただし、本実施の形態2では、導電性ポスト14の最大幅Dを50μm、導電性ポスト14の高さHを500μmとし、アスペクト比を10としている。
実施の形態2に係る配線基板1の製造工程は、実施の形態1の図4及び図5と同様である。すなわち、ベース基板10の表面電極のうち、所望の表面電極上に半田を印刷しておき、図4(a)に示すように、半田が印刷されている表面電極上に電子部品12、12、・・・を実装する。
次に、図4(b)に示すように、ベース基板10の表面電極のうち、所望の表面電極上に、金属ナノ粒子を含むインクを、インクジェット法により少なくとも2回吐出し、熱硬化して導電性ポスト14、14、・・・を柱状に形成する。用いるインクには1〜150nmの金属ナノ粒子を含む。なお、金属ナノ粒子の粒子径は、500nmより小さいことが望ましい。500nmより大きい場合、焼成温度が高くなり、実装している電子部品12、12、・・・の信頼性が低下するからである。
次に、図4(c)に示すように、焼成により導電性ポスト14を形成する金属ナノ粒子を焼結させ、蛇腹形状の導電性ポスト14として硬化させる。なお、焼成時の雰囲気は、インクに含まれている金属ナノ粒子及び分散剤の種類により、酸化雰囲気中又は還元雰囲気中で焼成する。例えば分散剤を早期に消失させるためには酸化雰囲気中で焼成することが望ましく、金属ナノ粒子に酸化物が含まれる場合には還元雰囲気中で焼成することが望ましい。
そして、実施の形態1の図4(d)とは異なり、樹脂シートを用いて導電性ポスト14、14、・・・及び電子部品12、12、・・・を覆うことにより封止樹脂層21を形成する。すなわち、導電性ポスト14、14、・・・を形成したベース基板10の表面に樹脂シートをラミネートして、導電性ポスト14、14、・・・及び電子部品12、12、・・・を覆う。樹脂シートは、PETフィルム上に複合樹脂を成形し、半硬化させたものである。導電性ポスト14は硬化後であるため、樹脂シートのラミネート時に潰れることなく樹脂シート内に突き刺さる。複合樹脂としては、例えば熱硬化性樹脂であるエポキシ、フェノール、シアネート等と無機フィラーであるAl2 O3 、SiO2 、TiO2 等を混合した複合材料を用いる。すなわち、燃焼した場合に消失する樹脂、又は高温になった場合にモノマーに分解される樹脂等から少なくとも1種の樹脂材料を選択すれば良い。なお、複合材料ではなく単体の材料を用いても良い。
次に、樹脂シートをラミネートしたベース基板10をオーブンに入れ、一次硬化を行い、図5(a)に示すように、硬化した封止樹脂層21の天面をローラ型ブレード等で研削する。これにより、導電性ポスト14、14の頭部が外部へ露出する。図5(b)に示すように、ベース基板10の裏面にも同様の処理を施す。
次に、図5(c)に示すように、導電性ポスト14、14、・・・の頭部が露出している封止樹脂層21の天面に、接着面を粗化処理した銅箔31を張り付ける。封止樹脂層21は半硬化状態であることから、加熱して銅箔31を圧接することにより、銅箔31の粗化面が封止樹脂層21に食い込んでアンカーを形成して接合される。銅箔31を接合したベース基板10をオーブンに入れ、二次硬化(本硬化)を行う。
その後、エッチング処理を施して余分な銅箔31を除去し、銅箔31上のエッチングレジストを除去することにより外部電極を形成する。必要であれば、図5(d)に示すように、外部電極上にNi/Sn膜又はNi/Au膜等のメッキ膜32を湿式メッキ等により成膜する。
以上のように本実施の形態2によれば、封止樹脂層21内にて導電性ポスト14、14、・・・が蛇腹形状として形成されていることから、導電性ポスト14、14、・・・の幅の極大点近傍がくさびの役割を果たすことで、導電性ポスト14、14、・・・が抜け落ちる、いわゆる「ビア抜け」を抑制することができる。また、導電性ポスト14、14、・・・の最大幅近傍では、導電性ポスト14、14、・・・の幅が導電性ポスト14、14、・・・の長手方向に連続的に変動しているので、非連続点、先鋭部の存在等に起因する導電性ポスト14、14、・・・の封止樹脂層21からの剥離が生じにくく、複数の封止樹脂層21、21、・・・が積層された場合であっても層間部分で導電性ポスト14、14、・・・が断線するおそれがない。
なお、上述した実施の形態1及び2では、導電性ポスト14、14、・・・をベース基板10の一方の面にのみ形成しているが、両面に形成しても良い。図6は、導電性ポスト14、14、・・・をベース基板10の両面に形成した場合の、本発明の実施の形態に係る配線基板1の構成を示す導電性ポスト14、14、・・・に直交する面での断面図である。図6に示すように、ベース基板10の両面に電子部品12、12、・・・を実装し、ベース基板10の両面に印刷してある配線パターンの表面電極上に、導電性ポスト14、14、・・・を両面に形成してある。斯かる構成においても、上述した効果と同様の効果を奏することが可能である。
また、上述した実施の形態1及び2では、封止樹脂層21を一層のみ積層しているが、複数積層しても良い。図7は、封止樹脂層21を複数積層した場合の、本発明の実施の形態に係る配線基板1の構成を示す導電性ポスト14、14、・・・に直交する面での断面図である。図7に示すように、ベース基板10の両面に電子部品12、12、・・・を実装し、ベース基板10の一方の面に印刷してある配線パターンの表面電極上に、導電性ポスト14、14、・・・を形成してある。一層目の封止樹脂層21と二層目の封止樹脂層21との間にも表面電極を配置することにより、導電性ポスト14、14間の電気的接続を維持するとともに、上述した効果と同様の効果を奏することが可能である。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨の範囲内であれば多種の変形、置換等が可能であることは言うまでもない。例えば、樹脂シートをラミネートして封止樹脂層21を片面ずつ形成することに限定されるものではなく、両面にて同時に形成しても良い。
1 配線基板
10 ベース基板
12 電子部品
14 導電性ポスト
21 封止樹脂層
10 ベース基板
12 電子部品
14 導電性ポスト
21 封止樹脂層
Claims (7)
- 表面に配線パターンを形成してある配線基板において、
表面電極を含む配線パターンを有するベース基板と、
前記表面電極上に形成された導電性ポストを樹脂で封止してある封止樹脂層と
を備え、
前記導電性ポストの形状が蛇腹形状であり、
前記導電性ポストの幅の極大点近傍では、前記導電性ポストの幅は前記導電性ポストの長手方向に連続的に変動していることを特徴とする配線基板。 - 一層の前記封止樹脂層内に、前記導電性ポストの幅の極大点を複数有することを特徴とする請求項1に記載の配線基板。
- 前記封止樹脂層を複数積層してあることを特徴とする請求項1又は2に記載の配線基板。
- 前記導電性ポストの断面形状は略円形状であり、前記導電性ポストの径の極大点近傍では、前記径は前記導電性ポストの長手方向に連続的に変動していることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
- 前記ベース基板の少なくとも一方の面に電子部品を実装してあり、
実装した電子部品を前記封止樹脂層にて覆うようにしてあることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。 - 表面に配線パターンを形成してある配線基板の製造方法において、
ベース基板に表面電極を含む配線パターンを形成するステップと、
前記表面電極上に金属粒子を含むインクを、インクジェット法により少なくとも2回吐出し、熱硬化して柱状の導電性ポストを形成するステップと、
形成した導電性ポストを樹脂で封止するステップと、
封止した樹脂を硬化させ封止樹脂層を形成するステップと、
形成した封止樹脂層の天面を研削するステップと
を含み、
前記インクは、1回吐出された状態で略楕円球状となる粘度を有することを特徴とする配線基板の製造方法。 - 前記ベース基板の少なくとも一方の面に電子部品を実装し、
実装した電子部品を前記封止樹脂層にて覆うことを特徴とする請求項6に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119302A JP2011249452A (ja) | 2010-05-25 | 2010-05-25 | 配線基板及び配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119302A JP2011249452A (ja) | 2010-05-25 | 2010-05-25 | 配線基板及び配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249452A true JP2011249452A (ja) | 2011-12-08 |
Family
ID=45414382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119302A Pending JP2011249452A (ja) | 2010-05-25 | 2010-05-25 | 配線基板及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011249452A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438747B2 (en) | 2017-03-21 | 2019-10-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281668A (ja) * | 2003-03-14 | 2004-10-07 | Yamaichi Electronics Co Ltd | 多層配線板及びその製造方法 |
JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
JP2005340437A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 多層配線基板の製造方法、電子デバイス及び電子機器 |
JP2006066494A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 多層配線基板の製造方法、電子デバイス及び電子機器 |
-
2010
- 2010-05-25 JP JP2010119302A patent/JP2011249452A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281668A (ja) * | 2003-03-14 | 2004-10-07 | Yamaichi Electronics Co Ltd | 多層配線板及びその製造方法 |
JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
JP2005340437A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 多層配線基板の製造方法、電子デバイス及び電子機器 |
JP2006066494A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 多層配線基板の製造方法、電子デバイス及び電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10438747B2 (en) | 2017-03-21 | 2019-10-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5405339B2 (ja) | 配線回路基板及びその製造方法 | |
US8347493B2 (en) | Wiring board with built-in electronic component and method of manufacturing same | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
TW201101955A (en) | Multilayer printed wiring board | |
JP5598212B2 (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
JP2006294725A (ja) | 配線基板、多層配線基板およびそれらの製造方法 | |
JP5261756B1 (ja) | 多層配線基板 | |
JP5454681B2 (ja) | モジュール基板およびその製造方法 | |
KR102141681B1 (ko) | 다층 기판의 제조 방법 | |
JP2000312063A (ja) | 配線基板及びその製造方法 | |
JP2012064600A (ja) | 多層基板およびその製造方法 | |
WO2011135926A1 (ja) | 電子部品内蔵基板、および複合モジュール | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP4704866B2 (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP2011249452A (ja) | 配線基板及び配線基板の製造方法 | |
JP2005038918A (ja) | 多層フレキシブルプリント配線板及びその製造方法 | |
JP6107021B2 (ja) | 配線基板の製造方法 | |
JP4825103B2 (ja) | 誘電体積層構造体及び配線基板 | |
JP5621311B2 (ja) | 回路基板の製造方法 | |
KR20120014394A (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2007081423A (ja) | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 | |
JP5408754B1 (ja) | 多層配線基板及びその製造方法 | |
JP5779908B2 (ja) | 部品内蔵配線板 | |
JP4389750B2 (ja) | フレキシブルプリント配線板の製造方法 | |
JP2005332908A (ja) | フレキシブルプリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |