JP2011159922A - 配線回路基板及びその製造方法 - Google Patents
配線回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2011159922A JP2011159922A JP2010022430A JP2010022430A JP2011159922A JP 2011159922 A JP2011159922 A JP 2011159922A JP 2010022430 A JP2010022430 A JP 2010022430A JP 2010022430 A JP2010022430 A JP 2010022430A JP 2011159922 A JP2011159922 A JP 2011159922A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- intermediate layer
- circuit board
- electronic component
- conductive intermediate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【解決手段】絶縁基材2と、絶縁基材2の少なくとも一方の面に形成された配線回路パターン3と、配線回路パターン3の一部に形成された、電子部品7を実装するための電子部品実装ランド部31と、電子部品実装ランド部31上に、導電性インク膜の焼成体から構成される導電性中間層5とを備える。
【選択図】図2
Description
絶縁基材と、前記絶縁基材の少なくとも一方の面に形成された配線回路パターンと、前記配線回路パターンの一部に形成された、半田材料により電子部品が接合される、電子部品実装ランド部と、前記電子部品実装ランド部上に、導電性インク膜の焼成体から構成される、導電性中間層とを備える配線回路基板を提供する。
絶縁基材を準備し、半田材料により電子部品が接合される電子部品実装ランド部を有する配線回路パターンを、前記絶縁基材の少なくとも一方の面に形成し、液滴吐出手法を用いて、導電性材料を含有する導電性インクの複数の吐出液滴を互いに部分的に重なり合う状態に積層することで、前記電子部品実装ランド部の上に液滴膜を形成し、前記液滴膜を焼成することにより、導電性中間層を形成することを特徴とする配線回路基板の製造方法を提供する。
本発明の第1の実施形態に係る配線回路基板について、図1A乃至図4を用いて説明する。
次に、本発明に係る第2の実施形態について図8を用いて説明する。図8は、第2の実施形態に係る配線回路基板10の断面説明図を示している。第2の実施形態と第1の実施形態との相違は、導電性中間層の構成にある。第1の実施形態に係る配線回路基板は、焼成された1層の導電性インク膜からなる導電性中間層を有するものであったのに対し、第2の実施形態に係る配線回路基板は、焼成された2層の導電性インク膜からなる導電性中間層を有する。
次に、本発明に係る第3の実施形態について図9を用いて説明する。図9は、第3の実施形態に係る配線回路基板100の断面説明図を示している。第3の実施形態と第2の実施形態との相違は、導電性中間層の構成にある。第2の実施形態に係る配線回路基板は、焼成された2層の導電性インク膜からなる導電性中間層を有するのに対し、本実施形態に係る配線回路基板は焼成された3層の導電性インク膜からなる導電性中間層を有する。
2 絶縁基材
3 配線回路パターン
4 カバーコート
5,5’,50,500 導電性中間層
6 半田材料
6A クリーム半田
7 電子部品
8 可撓性ケーブル部
21 絶縁基材延伸部
31 電子部品実装ランド部
31A 表面周辺部
31B 表面中央部
41 開口部
50a 第1の導電性中間層
50b 第2の導電性中間層
71 外部端子電極
500a 第1の導電性中間層
500b 第2の導電性中間層
500c 第3の導電性中間層
ID 導電性インクの吐出液滴
Claims (10)
- 絶縁基材と、
前記絶縁基材の少なくとも一方の面に形成された配線回路パターンと、
前記配線回路パターンの一部に形成された、半田材料により電子部品が接合される、電子部品実装ランド部と、
前記電子部品実装ランド部上に、導電性インク膜の焼成体から構成される、導電性中間層と、
を備えることを特徴とする配線回路基板。 - 前記導電性インク膜は、互いに部分的に重なり合う導電性インクの複数の吐出液滴により構成されたものであることを特徴とする請求項1に記載の配線回路基板。
- 前記導電性中間層は、導電性材料として、Ni、CuまたはAg−Pd合金を含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項1または2に記載の配線回路基板。
- 前記導電性中間層は、2種以上の導電性インク膜の焼成体が複数積層されてなることを特徴とする請求項1乃至3のいずれかに記載の配線回路基板。
- 前記導電性中間層のうち、最上層は、導電性材料として、Au又はAgを含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項4に記載の配線回路基板。
- 前記配線回路パターンはAgを含み、
前記導電性中間層のうち、最下層は、導電性材料として、Cuを含む前記導電性インク膜の焼成体から構成されることを特徴とする請求項4又は5に記載の配線回路基板。 - 前記配線回路パターンは、導電性粉末とバインダとが混合された導電性ペーストを硬化させたものとして構成されていることを特徴とする請求項1乃至請求項6のいずれかに記載の配線回路基板。
- 絶縁基材を準備し、
半田材料により電子部品が接合される電子部品実装ランド部を有する配線回路パターンを、前記絶縁基材の少なくとも一方の面に形成し、
液滴吐出手法を用いて、導電性材料を含有する導電性インクの複数の吐出液滴を互いに部分的に重なり合う状態に積層することで、前記電子部品実装ランド部の上に液滴膜を形成し、
前記液滴膜を焼成することにより、導電性中間層を形成する、
ことを特徴とする配線回路基板の製造方法。 - 前記液滴吐出手法としてインクジェットプリント手法を用いることを特徴とする請求項8に記載の配線回路基板の製造方法。
- 前記配線回路パターンは、導電性粉末とバインダとが混合された導電性ペーストを、所望のパターンに従って前記絶縁基材の前記少なくとも一方の面上に印刷し、その後、前記導電性ペーストを硬化させることにより形成することを特徴とする請求項8又は9に記載の配線回路基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010022430A JP5405339B2 (ja) | 2010-02-03 | 2010-02-03 | 配線回路基板及びその製造方法 |
US13/381,198 US9258903B2 (en) | 2010-02-03 | 2010-09-29 | Wiring circuit board and manufacturing method thereof |
PCT/JP2010/066953 WO2011096110A1 (ja) | 2010-02-03 | 2010-09-29 | 配線回路基板及びその製造方法 |
CN201080038572.9A CN102598882B (zh) | 2010-02-03 | 2010-09-29 | 接线电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010022430A JP5405339B2 (ja) | 2010-02-03 | 2010-02-03 | 配線回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011159922A true JP2011159922A (ja) | 2011-08-18 |
JP5405339B2 JP5405339B2 (ja) | 2014-02-05 |
Family
ID=44355132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010022430A Expired - Fee Related JP5405339B2 (ja) | 2010-02-03 | 2010-02-03 | 配線回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9258903B2 (ja) |
JP (1) | JP5405339B2 (ja) |
CN (1) | CN102598882B (ja) |
WO (1) | WO2011096110A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018014381A (ja) * | 2016-07-20 | 2018-01-25 | 富士通株式会社 | 基板及び電子機器 |
JP2019033154A (ja) * | 2017-08-07 | 2019-02-28 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
WO2022009839A1 (ja) * | 2020-07-08 | 2022-01-13 | 株式会社ダイセル | 導電積層体の製造方法 |
WO2022070624A1 (ja) * | 2020-09-29 | 2022-04-07 | 株式会社村田製作所 | 伸縮性実装基板及び伸縮性実装基板の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012217922A1 (de) * | 2012-10-01 | 2014-04-03 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
DE102013218423A1 (de) * | 2012-10-01 | 2014-04-17 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
US9026517B2 (en) * | 2012-12-13 | 2015-05-05 | International Business Machines Corporation | Searching a vertex in a path |
JP5752727B2 (ja) * | 2013-02-27 | 2015-07-22 | 株式会社フジクラ | 部品実装フレキシブルプリント基板 |
DE102013218425B4 (de) * | 2013-09-13 | 2024-06-06 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
CN103633080A (zh) * | 2013-11-29 | 2014-03-12 | 华南理工大学 | 一种具有柔性衬底的led灯具及制备方法 |
US9674952B1 (en) * | 2013-12-30 | 2017-06-06 | Flextronics Ap, Llc | Method of making copper pillar with solder cap |
JP5958479B2 (ja) * | 2014-01-31 | 2016-08-02 | 株式会社村田製作所 | 電子部品の実装構造体 |
AT516750B1 (de) * | 2014-12-18 | 2016-08-15 | Zizala Lichtsysteme Gmbh | Verfahren zur Voidreduktion in Lötstellen |
JP2017082263A (ja) * | 2015-10-26 | 2017-05-18 | Dowaエレクトロニクス株式会社 | 金属複合粉末およびその製造方法 |
JP7248038B2 (ja) * | 2018-12-06 | 2023-03-29 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
JP2005217249A (ja) * | 2004-01-30 | 2005-08-11 | Denso Corp | ランドを備える基板およびその製造方法 |
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158289A (ja) | 1984-08-29 | 1986-03-25 | 松下電器産業株式会社 | 印刷配線板 |
JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
JP3341311B2 (ja) | 1992-10-05 | 2002-11-05 | 松下電器産業株式会社 | フレキシブル配線板およびその製造方法 |
JPH06158289A (ja) | 1992-11-24 | 1994-06-07 | Mitsubishi Electric Corp | 薄膜形成装置 |
JP5057612B2 (ja) | 2001-02-27 | 2012-10-24 | 京セラ株式会社 | 低温焼成磁器およびこれを用いた配線基板 |
JP5528653B2 (ja) * | 2006-08-09 | 2014-06-25 | 信越半導体株式会社 | 半導体基板並びに電極の形成方法及び太陽電池の製造方法 |
TWI455672B (zh) * | 2007-07-06 | 2014-10-01 | Murata Manufacturing Co | A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component |
JP4991624B2 (ja) | 2008-05-07 | 2012-08-01 | 株式会社フジクラ | プリント回路基板及びその製造方法 |
KR20100028306A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
KR100999506B1 (ko) * | 2008-09-09 | 2010-12-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
JP5156658B2 (ja) * | 2009-01-30 | 2013-03-06 | 株式会社日立製作所 | Lsi用電子部材 |
-
2010
- 2010-02-03 JP JP2010022430A patent/JP5405339B2/ja not_active Expired - Fee Related
- 2010-09-29 CN CN201080038572.9A patent/CN102598882B/zh not_active Expired - Fee Related
- 2010-09-29 US US13/381,198 patent/US9258903B2/en not_active Expired - Fee Related
- 2010-09-29 WO PCT/JP2010/066953 patent/WO2011096110A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
JP2005217249A (ja) * | 2004-01-30 | 2005-08-11 | Denso Corp | ランドを備える基板およびその製造方法 |
JP2007066998A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 配線基板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018014381A (ja) * | 2016-07-20 | 2018-01-25 | 富士通株式会社 | 基板及び電子機器 |
JP2019033154A (ja) * | 2017-08-07 | 2019-02-28 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
WO2022009839A1 (ja) * | 2020-07-08 | 2022-01-13 | 株式会社ダイセル | 導電積層体の製造方法 |
WO2022070624A1 (ja) * | 2020-09-29 | 2022-04-07 | 株式会社村田製作所 | 伸縮性実装基板及び伸縮性実装基板の製造方法 |
JP7088443B1 (ja) * | 2020-09-29 | 2022-06-21 | 株式会社村田製作所 | 伸縮性実装基板及び伸縮性実装基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102598882B (zh) | 2015-09-23 |
CN102598882A (zh) | 2012-07-18 |
JP5405339B2 (ja) | 2014-02-05 |
WO2011096110A1 (ja) | 2011-08-11 |
US9258903B2 (en) | 2016-02-09 |
US20120103678A1 (en) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5405339B2 (ja) | 配線回路基板及びその製造方法 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
TW200906245A (en) | Printed circuit board and manufacturing method thereof | |
JP6914066B2 (ja) | 積層型電子部品 | |
JP2008243853A (ja) | インターポーザ基板、それを利用したlsiチップ及び情報端末装置、インターポーザ基板製造方法、並びにlsiチップ製造方法 | |
US20220007519A1 (en) | Method of manufacturing multilayer substrate | |
TWI600097B (zh) | Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package | |
US9674952B1 (en) | Method of making copper pillar with solder cap | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP5706186B2 (ja) | チップ抵抗器およびその製造方法 | |
US10362672B2 (en) | Resin multilayer substrate and method of manufacturing the same | |
JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
WO2011135926A1 (ja) | 電子部品内蔵基板、および複合モジュール | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
US20060286716A1 (en) | Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP2008251990A (ja) | 電子部品の製造方法 | |
JP6107021B2 (ja) | 配線基板の製造方法 | |
WO2019003729A1 (ja) | 多層配線基板、及び、多層配線基板の製造方法 | |
JP3994924B2 (ja) | 回路基板の製造方法 | |
JP2004241583A (ja) | 配線基板 | |
JP5287102B2 (ja) | 電子部品および電子部品用基板ならびにそれらの製造方法 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP2011249452A (ja) | 配線基板及び配線基板の製造方法 | |
JP2004228103A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |