JP2019033154A

JP2019033154A - キャパシタ構造の作製方法

Info

Publication number: JP2019033154A
Application number: JP2017152645A
Authority: JP
Inventors: 武司五十嵐; Takeshi Igarashi; 泰代倉知; Yasuyo Kurachi
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2017-08-07
Filing date: 2017-08-07
Publication date: 2019-02-28
Anticipated expiration: 2037-08-07
Also published as: JP6880451B2

Abstract

【課題】上部電極層と下部電極層との短絡を低減できるキャパシタ構造の作製方法を提供する。【解決手段】キャパシタ構造の作製方法は、キャパシタの誘電体を構成する層間絶縁膜を第１導電層上に形成する工程と、真空蒸着法により層間絶縁膜上に第２導電層を形成する工程と、第２導電層の表面に接する第３導電層を形成する工程と、第３導電層上に保護絶縁膜を形成する工程と、保護絶縁膜の一部を除去することによって保護絶縁膜に第３導電層が露出する開口を形成する工程と、保護絶縁膜の開口を介して第３導電層と電気的に接続される金属膜を形成する工程と、を含む。第２導電層を形成する工程では、複数の開口部を有するマスクを形成して真空蒸着法により第２導電層の部分を形成したのちマスクを除去する部分形成工程を、複数の開口部の位置を移動させながら少なくとも２回繰り返すことによって全ての第２導電層を形成する。【選択図】図１

Description

本発明は、キャパシタ構造の作製方法に関する。

近年、例えばヒ素ガリウム（ＧａＡｓ）系材料もしくは窒化ガリウム（ＧａＮ）系材料等を用いた半導体装置には、整合回路等に利用されるキャパシタ、配線、及び電極が作り込まれている。例えば、下記特許文献１には、電界効果トランジスタを覆う層間絶縁膜上に設けられ、下部電極層と絶縁膜と上部電極層とによって構成されるＭＩＭ（Metal Insulator Metal）キャパシタが記載されている。この特許文献１には、上部電極層上の残渣をドライエッチングによって除去することが記載されている。

特開２０１０−８０７８０号公報

上述したＭＩＭキャパシタを作製する際には、下部電極層上に層間絶縁膜を形成し、更に層間絶縁膜上に上部電極層を形成する。層間絶縁膜上への上部電極層の形成は、絶縁膜の表面の損傷を低減するために真空蒸着法によって行われる。このとき、層間絶縁膜上に飛散した蒸着用材料の塊（スプラッシュ）が上部電極層に混在することがある。マスクを除去する際等にこの塊が取り除かれると、その痕が孔（ピンホール）となって上部電極層に残存する。その後に、上部電極層を覆う保護絶縁膜を形成し、該保護絶縁膜を部分的にエッチングして上部電極層を露出させ、上部電極層上に金属膜（例えば金属配線）を形成する場合、保護絶縁膜をエッチングする際にピンホールを介して層間絶縁膜がエッチングされると、金属膜を形成する際に金属材料が該ピンホールを通って下部電極層に達し、下部電極層と上部電極層とがショート（短絡）してしまうおそれがある。

本発明は、上部電極層と下部電極層との短絡を低減できるキャパシタ構造の作製方法を提供することを目的とする。

本発明の一形態に係るキャパシタ構造の作製方法は、キャパシタの誘電体を構成する層間絶縁膜を第１導電層上に形成する工程と、真空蒸着法により層間絶縁膜上に第２導電層を形成する工程と、第２導電層の表面に接する第３導電層を形成する工程と、第３導電層上に保護絶縁膜を形成する工程と、保護絶縁膜の一部を除去することによって保護絶縁膜に第３導電層が露出する開口を形成する工程と、保護絶縁膜の開口を介して第３導電層と電気的に接続される金属膜を形成する工程と、を含む。第２導電層を形成する工程では、複数の開口部を有するマスクを形成して真空蒸着法により第２導電層の部分を形成したのちマスクを除去する部分形成工程を、複数の開口部の位置を移動させながら少なくとも２回繰り返すことによって全ての第２導電層を形成する。

本発明によるキャパシタ構造の作製方法によれば、上部電極層と下部電極層との短絡を低減できる。

図１は、一実施形態に係るキャパシタ構造を示す断面図である。図２は、金属層の平面図である。図３は、一実施形態に係るキャパシタ構造の作製方法を示すフローチャートである。図４は、キャパシタ構造の作製方法における各工程を説明する図である。図５は、キャパシタ構造の作製方法における各工程を説明する図である。図６は、キャパシタ構造の作製方法における各工程を説明する図である。図７は、キャパシタ構造の作製方法における各工程を説明する図である。図８は、キャパシタ構造の作製方法における各工程を説明する図である。図９は、キャパシタ構造の作製方法における各工程を説明する図である。図１０（ａ）及び図１０（ｂ）は、レジストマスクの平面形状を示す。図１１（ａ）及び図１１（ｂ）は、部分金属膜を形成した後における層間絶縁膜上の平面図である。図１２（ａ）及び図１２（ｂ）は、部分金属膜を形成した後における層間絶縁膜上の平面図である。図１３（ａ）は、比較例として、層間絶縁膜上の全面にスパッタリング法により金属層を形成し、その上にレジストマスクを形成した状態を示す断面図である。図１３（ｂ）は、レジストマスクから露出した金属層をエッチングにより除去した状態を示す断面図である。図１４（ａ）及び図１４（ｂ）は、比較例に係るキャパシタ構造の作製方法の一部を説明する図である。図１５は、一実施形態の作製方法による効果を説明するための図である。図１６は、変形例に係る金属層（第２導電層）の平面図である。図１７（ａ）及び図１７（ｂ）は、変形例の部分形成工程において用いられるレジストマスクの平面形状をそれぞれ示す平面図である。図１８（ａ）は、図１７（ａ）のレジストマスクを用いた真空蒸着法により部分金属膜を形成した後の状態を示す平面図である。図１８（ｂ）は、その後、図１７（ｂ）のレジストマスクを用いた真空蒸着法により部分金属膜を形成した後の状態を示す平面図である。図１９（ａ）及び図１９（ｂ）は、部分金属膜を形成した後における層間絶縁膜上の平面図である。図２０（ａ）及び図２０（ｂ）は、部分金属膜を形成した後における層間絶縁膜上の平面図である。図２１（ａ）は、部分金属膜を形成した後の一つの単位領域の拡大図である。図２１（ｂ）〜図２１（ｆ）は、図２１（ａ）の断面図である。

［本願発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。本発明の一形態に係るキャパシタ構造の作製方法は、キャパシタの誘電体を構成する層間絶縁膜を第１導電層上に形成する工程と、真空蒸着法により層間絶縁膜上に第２導電層を形成する工程と、第２導電層の表面に接する第３導電層を形成する工程と、第３導電層上に保護絶縁膜を形成する工程と、保護絶縁膜の一部を除去することによって保護絶縁膜に第３導電層が露出する開口を形成する工程と、保護絶縁膜の開口を介して第３導電層と電気的に接続される金属膜を形成する工程と、を含む。第２導電層を形成する工程では、複数の開口部を有するマスクを形成して真空蒸着法により第２導電層の部分を形成したのちマスクを除去する部分形成工程を、複数の開口部の位置を移動させながら少なくとも２回繰り返すことによって全ての第２導電層を形成する。

この作製方法では、第２導電層（上部電極層）を真空蒸着法により形成する際に、複数の開口部を有するマスクを用いて第２導電層を部分的に形成する工程を繰り返す。この場合、第２導電層全体に相当する一つの開口部を有するマスクを用いる場合と比較して、マスクの開口部の幅が小さくなる。故に、飛散した蒸着用材料の塊（スプラッシュ）は、マスクの開口部を通過しにくくなり、層間絶縁膜上に到達し難くなる。そして、マスクの開口部上に留まった蒸着用材料の塊は、マスクを除去する際にマスクとともに取り除かれる。従って、上記作製方法によれば、第２導電層に形成されるピンホールを低減し、第２導電層と第１導電層（下部電極層）との短絡を低減できる。更に、この作製方法では、第２導電層を形成したのちに、第２導電層の表面に接する第３導電層を形成する。これにより、蒸着用材料の塊に起因して形成されたピンホールを第３導電層によって埋めることができ、第２導電層と第１導電層との短絡を更に低減できる。

上記の作製方法において、各開口部の最小幅は１μｍ以上３μｍ以下であってもよい。本発明者の知見によれば、直径が１μｍよりも小さい蒸着用材料の塊はマスクを除去する際に取り除かれず、第２導電層に残存する傾向がある。従って、直径が１μｍよりも小さい蒸着用材料の塊は各開口部を通過しても短絡を生じさせる虞は少ない。そして、各開口部の最小幅を１μｍ以上とすることにより、部分形成工程の回数が過度に増加することを抑制し、キャパシタ構造の作製に要する時間の増加を抑えることができる。また、本発明者が蒸着用材料の塊の直径を実測したところ、直径１μｍ以上の塊の直径分布は、３μｍ以上が約７０％、４μｍ以上が約５０％であった。従って、各開口部の最小幅が３μｍ以下であることにより、約７０％の蒸着用材料の塊が開口部を通過することを防ぎ、ピンホールの形成をより効果的に低減できる。

上記の作製方法において、互いに異なる部分形成工程によって形成された、互いに隣り合う第２導電層の部分の縁同士が重なり合ってもよい。これにより、各部分形成工程によって形成された第２導電層の部分間の隙間を低減し、該隙間に起因する第２導電層と第１導電層との短絡を抑制することができる。

上記の作製方法において、マスクの複数の開口部は、第１方向に沿って各々延びるとともに第１方向と交差する第２方向に並んで形成され、複数の開口部の位置を第２方向に移動させながら部分形成工程を繰り返してもよい。或いは、上記の作製方法において、マスクの複数の開口部は、第１方向及び第１方向と交差する第２方向に沿って格子状に並んで形成され、複数の開口部の位置を第１方向及び第２方向のうち少なくとも一方向に移動させながら部分形成工程を繰り返してもよい。例えばこれらのうち何れかの方法により、上述した効果を好適に得ることができる。

［本願発明の実施形態の詳細］
本発明の実施形態に係るキャパシタ構造の作製方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係るキャパシタ構造１０を示す断面図である。図１に示されるように、キャパシタ構造１０は、基板２上の絶縁膜３の表面上に設けられている。キャパシタ構造１０は、絶縁膜３上に設けられる下部電極層４と、下部電極層４上に設けられる層間絶縁膜５と、層間絶縁膜５上に設けられる上部電極層６と、層間絶縁膜５及び上部電極層６上に設けられる保護絶縁膜７と、保護絶縁膜７の開口部７ａ上に設けられ上部電極層６と電気的に接続される金属配線８とを備えている。なお、後述するように、本実施形態では下部電極層４及び上部電極層６は金属を含む導電層であることから、キャパシタ構造１０はＭＩＭキャパシタである。

基板２は、例えば結晶成長用の半導体基板であり、平面視にて例えば円形状又は矩形状を有する。基板２として、例えばＧａＮ基板、ＧａＡｓ基板、又はＳｉ基板等が挙げられる。基板２上には、キャパシタ構造１０に加えて、トランジスタ等の半導体素子が形成されてもよい。なお、本実施形態における「平面視」とは、キャパシタ構造１０を構成する下部電極層４、層間絶縁膜５、及び上部電極層６の積層方向から見ることである。

絶縁膜３は、基板２とキャパシタ構造１０との接触を防ぐ膜であって、基板２とキャパシタ構造１０との間に介在している。絶縁膜３は、例えば酸化ケイ素（ＳｉＯｘ）、又は窒化ケイ素（ＳｉＮ）によって構成される。下部電極層４の酸化を防止する観点から、絶縁膜３は窒化ケイ素膜であってもよい。絶縁膜３の厚さは、例えば５０ｎｍ〜４００ｎｍの範囲内である。

下部電極層４は、キャパシタ構造１０の一方の電極であり、一又は複数の金属を含む導電層（第１導電層）である。下部電極層４は、例えばＴｉ／Ａｕ／Ｔｉの積層構造を有する。一例では、第１層のＴｉ膜の厚さは０ｎｍ〜１０ｎｍの範囲内であり、第２層のＴｉ膜の厚さは０ｎｍ〜５０ｎｍの範囲内であり、Ａｕ膜の厚さは１００ｎｍ〜４００ｎｍの範囲内である。

層間絶縁膜５は、キャパシタ構造１０の誘電体を構成する膜であり、下部電極層４を覆っている。層間絶縁膜５は、下部電極層４の基板２とは反対側の表面と接している。層間絶縁膜５は、例えば窒化ケイ素によって構成される。層間絶縁膜５の厚さは、例えば２５０ｎｍ程度である。下部電極層４は、層間絶縁膜５に形成された図示しない開口を介して、金属配線８とは別の金属配線と電気的に接続されている。層間絶縁膜５の厚さは、例えば５０ｎｍ〜４００ｎｍの範囲内である。

上部電極層６は、一又は複数の金属を含む導電層である。上部電極層６は、層間絶縁膜５の下部電極層４とは反対側の表面に接しており、層間絶縁膜５を介して下部電極層４と重なっている。上部電極層６は、基板２側から金属層２１と金属層２２とが順に積層された積層構造を有する。金属層２１は本実施形態における第２導電層であり、金属層２２は本実施形態における第３導電層である。金属層２１は、例えばＴｉ／Ａｕの積層構造を有する。一例では、金属層２１のＴｉ膜の厚さは３ｎｍ〜１０ｎｍの範囲内であり、Ａｕ膜の厚さは２０ｎｍ〜１００ｎｍの範囲内である。同様に、金属層２２は、例えばＴｉ／Ａｕの積層構造を有する。一例では、金属層２２のＴｉ膜の厚さは３ｎｍ〜１０ｎｍの範囲内であり、Ａｕ膜の厚さは５０ｎｍ〜２００ｎｍの範囲内である。

ここで、図２は、金属層２１の平面図である。図２に示されるように、本実施形態の金属層２１は、第１方向Ａ１及び第１方向Ａ１と交差する第２方向Ａ２に沿って二次元状に並ぶ複数の単位領域Ｄを含んでいる。各単位領域Ｄでは、Ｎ個（Ｎは２以上の整数、本実施形態ではＮ＝４）の部分金属膜２１ａ〜２１ｄが設けられている。なお、図２において、部分金属膜２１ａ〜２１ｄはハッチングの種類によって識別される。部分金属膜２１ａ〜２１ｄは、各単位領域Ｄ内において一定の規則で並んでいる。例えば、部分金属膜２１ａと部分金属膜２１ｂとは第１方向Ａ１に沿って並び、部分金属膜２１ｃと部分金属膜２１ｄとは第１方向Ａ１に沿って並んでいる。また、部分金属膜２１ａと部分金属膜２１ｄとは第２方向Ａ２に沿って並び、部分金属膜２１ｂと部分金属膜２１ｃとは第２方向Ａ２に沿って並んでいる。換言すれば、金属層２１は、互いに間隔をあけて格子状に配列された複数の部分金属膜２１ａと、互いに間隔をあけて格子状に配列された複数の部分金属膜２１ｂと、互いに間隔をあけて格子状に配列された複数の部分金属膜２１ｃと、互いに間隔をあけて格子状に配列された複数の部分金属膜２１ｄとによって構成されている。そして、互いに隣接する部分金属膜２１ａ〜２１ｄの縁同士は重なり合っている。これにより、部分金属膜２１ａ〜２１ｄが金属層２１の全体を隙間なく構成している。

再び図１を参照する。保護絶縁膜７は、大気中の水蒸気等のキャパシタ構造１０への浸入を抑制する保護膜である。保護絶縁膜７には、上部電極層６に重なる開口部７ａが形成されている。開口部７ａ上及び開口部７ａ内には金属配線８が設けられている。保護絶縁膜７は、例えば窒化ケイ素によって構成される。保護絶縁膜７の厚さは、例えば５０ｎｍ〜４００ｎｍの範囲内である。

金属配線８は、キャパシタ構造１０の上部電極層６と電気的に接続された金属膜である。金属配線８は、保護絶縁膜７に設けられた開口部７ａを介して上部電極層６の表面と接触し、電気的に接続されている。金属配線８は、例えばＡｕめっきによって構成される。金属配線８の厚さは、例えば０．５μｍ〜３μｍの範囲内である。

次に、本実施形態に係るキャパシタ構造１０の作製方法を説明する。図３は、本実施形態に係るキャパシタ構造１０の作製方法を示すフローチャートである。また、図４〜図９は、キャパシタ構造１０の作製方法における各工程を説明する図である。

まず、図４（ａ）に示されるように、絶縁膜３及び導電層３１が予め積層された基板２の当該導電層３１上に、パターニングされたレジストマスク３２を形成する（工程Ｓ１）。例えば、フォトリソグラフィーによってレジストマスク３２をパターニングする。絶縁膜３は、ＣＶＤ法（化学気相成長法）等によって基板２上に予め形成された膜であり、導電層３１は、真空蒸着法、スパッタリング法あるいはめっき法によって絶縁膜３上に予め形成された金属層である。レジストマスク３２は、熱処理又は紫外線照射などによって硬化してもよい。次に、導電層３１を選択的にエッチングし、図４（ｂ）に示されるように、下部電極層４を形成する（工程Ｓ２）。導電層３１においてレジストマスク３２に重ならない部分は、例えばドライエッチングによって除去される。その後、レジストマスク３２を除去する。

続いて、図５（ａ）に示されるように、キャパシタ構造１０の誘電体を構成する層間絶縁膜５を下部電極層４上に形成する（工程Ｓ３、本実施形態における第１工程）。この工程Ｓ３では、下部電極層４を埋め込むように層間絶縁膜５を形成する。層間絶縁膜５は、例えばプラズマＣＶＤ法により形成される。

続いて、真空蒸着法により層間絶縁膜５上に金属層２１を形成する（工程Ｓ４、本実施形態における第２工程）。この工程Ｓ４では、部分形成工程Ｓ４０を少なくとも２回（本実施形態では４回）繰り返す。

最初の部分形成工程Ｓ４０では、図５（ｂ）に示されるように、複数の開口部３３ａを有するレジストマスク３３を層間絶縁膜５上に形成する（工程Ｓ４１）。図１０（ａ）は、レジストマスク３３の平面形状を示す。図１０（ａ）に示されるように、レジストマスク３３の複数の開口部３３ａは、第１方向Ａ１及び第２方向Ａ２に沿って格子状に並んで形成されている。これら複数の開口部３３ａは、例えばフォトリソグラフィー又は電子ビーム露光等により形成される。各開口部３３ａの最小幅Ｗは、例えば１μｍ以上であり、また３μｍ以下である。各開口部３３ａが正方形である場合、最小幅Ｗは各辺の長さに相当する。また、各開口部３３ａが長方形である場合、最小幅Ｗは短辺の長さに相当する。

次に、図６（ａ）に示されるように、レジストマスク３３の複数の開口部３３ａを介して、真空蒸着法により複数の部分金属膜２１ａを形成する（工程Ｓ４２）。その後、レジストマスク３３を除去することにより、レジストマスク３３上に堆積した不要な金属材料を除去する（工程Ｓ４３）。図１１（ａ）は、複数の部分金属膜２１ａを形成した後における層間絶縁膜５上の平面図である。

続いて、２回目の部分形成工程Ｓ４０では、図６（ｂ）に示されるように、複数の開口部３４ａを有するレジストマスク３４を層間絶縁膜５上に形成する（工程Ｓ４４）。図１０（ｂ）は、レジストマスク３４の平面形状を示す。図１０（ｂ）に示されるように、レジストマスク３４の複数の開口部３４ａは、上述したレジストマスク３３の複数の開口部３３ａと同様に、第１方向Ａ１及び第２方向Ａ２に沿って格子状に並んで形成されている。但し、複数の開口部３４ａの位置は、複数の開口部３３ａ（図１０（ｂ）に仮想線で示す）に対して第１方向Ａ１に移動（シフト）している。そして、図７（ａ）に示されるように、レジストマスク３４の複数の開口部３４ａを介して、真空蒸着法により複数の部分金属膜２１ｂを形成する（工程Ｓ４５）。その後、レジストマスク３４を除去することにより、レジストマスク３４上に堆積した不要な金属材料を除去する（工程Ｓ４６）。図１１（ｂ）は、複数の部分金属膜２１ｂを形成した後における層間絶縁膜５上の平面図である。

以降、上記と同様の部分形成工程Ｓ４０を繰り返すことによって、複数の部分金属膜２１ｃ及び複数の部分金属膜２１ｄを形成する。図１２（ａ）は複数の部分金属膜２１ｃを形成後の平面図であり、図１２（ｂ）は複数の部分金属膜２１ｄを形成後の平面図である。このとき、レジストマスクの複数の開口部の位置を、前の部分形成工程Ｓ４０における複数の開口部の位置に対して第１方向Ａ１及び第２方向Ａ２のうち少なくとも一方向に移動（シフト）させながら、部分金属膜２１ｃ及び２１ｄを形成するとよい。こうして、全ての金属層２１が形成される。なお、各部分形成工程Ｓ４０では、部分金属膜２１ａ〜２１ｄの縁同士が互いに重なるように、レジストマスクの複数の開口部の大きさ及びシフト量を設定するとよい。

上記の工程Ｓ４において、金属層２１を形成する際に真空蒸着法を用いる理由を説明する。図１３（ａ）は、比較例として、層間絶縁膜５上の全面にスパッタリング法により金属層１２１を形成し、その上にレジストマスク１２２を形成した状態を示す断面図である。図１３（ｂ）は、レジストマスク１２２から露出した金属層１２１をエッチングにより除去した状態を示す断面図である。金属層２１をスパッタリング法により形成する場合、一般的には、図１３（ａ）及び図１３（ｂ）に示されたように、層間絶縁膜５上の全面に金属層を形成したのち、エッチングにより不要な部分を除去する。しかしながら、この場合、エッチングにより金属層の周囲の層間絶縁膜５（図中のＢ部）にダメージ（損傷や膜厚減など）が生じるおそれがある。層間絶縁膜５にダメージが生じると、キャパシタ構造の耐圧性能の低下、素子寿命の劣化などの問題が生じることとなる。なお、メッキ法を用いて金属層２１を形成する場合、層間絶縁膜５上にシードメタルをスパッタリング法で形成する必要があり、層間絶縁膜５に上記と同様のダメージが生じるおそれがある。真空蒸着法によれば、層間絶縁膜５にダメージを与えることなく金属層２１を形成することが可能なので、キャパシタ構造の耐圧性能の低下や素子寿命の劣化を回避することができる。

続いて、図７（ｂ）に示されるように、金属層２１の表面に接する金属層２２を真空蒸着法により形成する（工程Ｓ５）。この工程Ｓ５では、まず、金属層２２の平面形状に応じた一つの開口部３５ａを有するレジストマスク３５を金属層２１の表面上に形成する。次に、真空蒸着法により、開口部３５ａを介して金属層２１上に金属層２２を堆積させる。その後、レジストマスク３５を除去することにより、レジストマスク３５上に堆積した不要な金属材料を除去する。これにより、金属層２１及び２２が順に積層された積層構造を有する上部電極層６が形成される。また、下部電極層４と、層間絶縁膜５と、上部電極層６とにより、基板２上にキャパシタ構造が形成される。

続いて、図８（ａ）に示されるように、金属層２１上（本実施形態では金属層２１上）に保護絶縁膜７を形成する（工程Ｓ６、本実施形態における第３工程）。この工程Ｓ６では、例えば金属層２２を埋め込むように保護絶縁膜７を形成する。保護絶縁膜７は、例えばＣＶＤ法により形成される。

続いて、図８（ｂ）に示されるように、保護絶縁膜７の一部を除去することによって保護絶縁膜７に開口部７ａを形成する（工程Ｓ７、本実施形態における第４工程）。開口部７ａの形成は、例えば開口部７ａの形成位置に開口部を有するレジストマスクを保護絶縁膜７上に形成し、該レジストマスクの開口部を介して保護絶縁膜７をエッチングすることにより行われる。エッチングは、例えばフッ素系ガスを用いたドライエッチングである。

続いて、図９に示されるように、保護絶縁膜７の開口部７ａ上に、金属層２１及び２２と電気的に接続される金属配線８を形成する（工程Ｓ８、本実施形態における第５工程）。この工程では、まずＴｉＷ等のシード層を例えば真空蒸着法あるいはスパッタリング法により形成し、その上に、Ａｕ膜を例えば種々のめっき法により形成する。以上の工程を経て、本実施形態のキャパシタ構造１０が作製される。

以上に説明した本実施形態によるキャパシタ構造１０の作製方法によって得られる効果について、従来の作製方法が有する課題とともに説明する。図１４（ａ）及び図１４（ｂ）は、比較例に係るキャパシタ構造の作製方法の一部を説明する図である。

図１４（ａ）に示されるように、比較例に係るキャパシタ１１０は、下部電極層４、層間絶縁膜５、及び層間絶縁膜５上に設けられる上部電極１０６によって構成されている。上部電極１０６は、単一の金属層から構成されており、真空蒸着法等によって形成される。上部電極１０６の一部には、直径数μｍ程度のピンホール１０６ａが形成されている。例えば、上部電極１０６を真空蒸着法等によって形成する際に上部電極１０６の材料の塊が層間絶縁膜５上に飛散し、且つ、当該塊が上部電極１０６のパターニング時等に除去されることによって、上記ピンホール１０６ａが形成される。

上部電極１０６においてピンホール１０６ａが形成されると、上部電極１０６上に保護絶縁膜７を形成した後、当該ピンホール１０６ａには保護絶縁膜７が埋め込まれる。この場合、保護絶縁膜７の一部を除去して開口部７ａを形成する際に、保護絶縁膜７だけでなく、当該保護絶縁膜７の除去によって露出した層間絶縁膜５も除去される。このため、保護絶縁膜７の除去後に層間絶縁膜５に開口部５ｂが形成されてしまう。そして、図１４（ｂ）に示されるように金属配線８を上部電極１０６上に形成すると、金属配線８は上部電極１０６だけでなく開口部５ａを介して下部電極層４にも接触する。これにより、上部電極１０６と下部電極層４とが金属配線８を介して短絡し、キャパシタ１１０の不良の原因となってしまう。

このような課題に対し、本実施形態に係るキャパシタ構造１０の作製方法では、金属層２１（上部電極層６）を真空蒸着法により形成する際に、複数の開口部３３ａ，３４ａを有するレジストマスク３３，３４を用いて金属層２１を部分的に形成する部分形成工程Ｓ４０を繰り返す。この場合、金属層２１全体に相当する一つの開口部を有するレジストマスクを用いる場合と比較して、レジストマスク３３，３４の開口部３３ａ，３４ａの最小幅Ｗが小さくなる。故に、飛散した蒸着用材料の塊（スプラッシュ）は、レジストマスク３３，３４の開口部３３ａ，３４ａを通過しにくくなり、層間絶縁膜５上に到達し難くなる。そして、レジストマスク３３，３４の開口部３３ａ，３４ａ上に留まった蒸着用材料の塊は、レジストマスク３３，３４を除去する際に取り除かれる。従って、本実施形態の作製方法によれば、蒸着用材料の塊に起因して金属層２１に形成されるピンホールを低減し、上部電極層６と下部電極層４との短絡を低減できる。

ここで、図１５は、本実施形態の作製方法による効果を説明するための図である。図１５に示されるように、蒸着用材料の塊Ｅの直径がレジストマスク３３，３４の開口部３３ａ，３４ａよりも小さい場合、蒸着用材料の塊Ｅは開口部３３ａ，３４ａを通って層間絶縁膜５上に達する。蒸着用材料の塊Ｅの直径が小さい場合、その質量が小さいため金属層２１に付着したまま残存する傾向がある。これに対し、蒸着用材料の塊Ｅの直径が大きい場合、その質量が大きいため金属層２１から除去され易い（すなわち、ピンホールを形成しやすい）傾向がある。しかしながら、蒸着用材料の塊Ｅの直径が大きい場合には、塊Ｅは開口部３３ａ，３４ａを通過できずに層間絶縁膜５から離れた状態で維持される。このような塊Ｅは、レジストマスク３３，３４を除去する際に取り除かれる。

また、本実施形態では、工程Ｓ５において、金属層２１の表面に接する金属層２２を形成する。これにより、蒸着用材料の塊Ｅに起因して形成されたピンホールを金属層２２によって埋めることができ、上部電極層６と下部電極層４との短絡を更に低減できる。特に、本実施形態では、層間絶縁膜５上に到達した塊Ｅであっても、レジストマスク３３，３４の開口部３３ａ，３４ａ内において不安定となり、レジストマスク３３，３４を除去する際に脱落し易くなる。従って、金属層２１の形成時に付着した塊Ｅが金属層２２形成後に脱落して金属層２１，２２を貫通するピンホールを形成することを低減できる。

また、本実施形態のように、各開口部３３ａ，３４ａの最小幅は１μｍ以上３μｍ以下であってもよい。本発明者の知見によれば、蒸着用材料の塊の直径が１μｍよりも小さいと、レジストマスク３３，３４を除去する際に取り除かれず、金属層２１に残存する傾向がある。故に、直径が１μｍよりも小さい蒸着用材料の塊は各開口部３３ａ，３４ａを通過してもピンホールが形成される虞は少ない。従って、各開口部３３ａ，３４ａの最小幅を１μｍ以上とすることにより、部分形成工程の回数が過度に増加することを抑制し、キャパシタ構造１０の作製に要する時間の増加を抑えることができる。また、本発明者が蒸着用材料の塊の直径を実測したところ、直径１μｍ以上の塊の直径分布は、３μｍ以上が約７０％、４μｍ以上が約５０％であった。従って、各開口部３３ａ，３４ａの最小幅が３μｍ以下であることにより、約７０％の蒸着用材料の塊が開口部３３ａ，３４ａを通過することを防ぎ、ピンホールの形成をより効果的に低減できる。

また、本実施形態のように、互いに異なる部分形成工程Ｓ４０によって形成された、互いに隣り合う部分金属膜２１ａ〜２１ｄの縁同士が重なり合ってもよい。これにより、部分金属膜２１ａ〜２１ｄ間の隙間を低減し、該隙間に起因する上部電極層６と下部電極層４との短絡を抑制できる。

（第１変形例）
ここで、上記実施形態の第１変形例について説明する。図１６は、本変形例に係る金属層２１Ａ（第２導電層）の平面図である。図１６に示されるように、本変形例の金属層２１Ａは、第２方向Ａ２に沿って並ぶ複数の単位領域ＤＡを含んでいる。各単位領域ＤＡでは、Ｎ個（Ｎは２以上の整数、本変形例ではＮ＝２）の部分金属膜２１ｅ，２１ｆが設けられている。なお、図１６において、部分金属膜２１ｅ，２１ｆはハッチングの種類によって識別される。部分金属膜２１ｅ，２１ｆは、各単位領域Ｄ内において一定の規則で並んでいる。例えば、部分金属膜２１ｅ，２１ｆが第１方向Ａ１を長手方向として第１方向Ａ１に沿って延びる細長形状を有しており、第２方向Ａ２に沿って交互に並んでいる。換言すれば、金属層２１Ａは、互いに間隔をあけて縞状に配列された複数の部分金属膜２１ｅと、互いに間隔をあけて縞状に配列された複数の部分金属膜２１ｆとによって構成されている。そして、互いに隣接する部分金属膜２１ｅ，２１ｆの縁同士は重なり合っている。これにより、部分金属膜２１ｅ，２１ｆが金属層２１Ａの全体を隙間なく構成している。

図１７（ａ）及び図１７（ｂ）は、本変形例の部分形成工程Ｓ４０において用いられるレジストマスク３６，３７の平面形状をそれぞれ示す平面図である。レジストマスク３６は複数の開口部３６ａを有し、レジストマスク３７は複数の開口部３７ａを有する。図１７（ａ）及び図１７（ｂ）に示されるように、レジストマスク３６，３７の開口部３６ａ，３７ａは、第１方向Ａ１を長手方向として第１方向Ａ１に沿って延びる細長形状を有しており、その短手方向である第２方向Ａ２に沿って並んでいる。但し、開口部３７ａの位置は、開口部３６ａ（図１７（ｂ）に仮想線で示す）に対して第２方向Ａ２に移動（シフト）している。図１８（ａ）は、図１７（ａ）のレジストマスク３６を用いた真空蒸着法により部分金属膜２１ｅを形成した後の状態を示す平面図である。図１８（ｂ）は、その後、図１７（ｂ）のレジストマスク３７を用いた真空蒸着法により部分金属膜２１ｆを形成した後の状態を示す平面図である。なお、部分金属膜２１ｅ，２１ｆの縁同士が互いに重なるように、複数の開口部３６ａ，３７ａの幅および複数の開口部３７ａのシフト量を設定するとよい。本変形例においても、各開口部３６ａ，３７ａの最小幅（短手方向の幅）Ｗは、例えば１μｍ以上であり、また３μｍ以下である。

また、本変形例では部分金属膜を形成する部分形成工程Ｓ４０を２回繰り返すことにより金属層２１Ａを形成するが、レジストマスクの複数の開口部の第２方向Ａ２における幅をより狭くした上で、複数の開口部の位置を第２方向Ａ２に移動させながら部分形成工程Ｓ４０を３回以上繰り返すことにより金属層を形成してもよい。

（第２変形例）
図１９及び図２０は、上記実施形態の第２変形例に係る作製方法の部分工程を示す図であって、部分金属膜を形成した後における層間絶縁膜上の平面図である。上記実施形態では、４つの部分金属膜２１ａ〜２１ｄ全てが重なる領域が金属層２１内に生じるので、金属層２１の厚さの均一性が低下してしまうという課題がある。そこで、本変形例では、上記実施形態の部分金属膜２１ａ〜２１ｄの位置を互いに隣接する単位領域Ｄ間で少しずつずらすことにより、３つ以上の部分金属膜が重なる領域を無くし、金属層２１の厚さの均一性（表面平坦性）を高める。

具体的には、まず、複数の開口部を有する第１のレジストマスクを用いて、図１９（ａ）に示すように、真空蒸着法により複数の部分金属膜２１ａを形成する。このとき、各部分金属膜２１ａに対して方向Ａ１に隣接する部分金属膜２１ａを、各部分金属膜２１ａに対して方向Ａ２に僅かにシフトさせる。また、各部分金属膜２１ａに対して方向Ａ２に隣接する部分金属膜２１ａを、各部分金属膜２１ａに対して方向Ａ１に僅かにシフトさせる。その後、第１のレジストマスクを除去する。

次に、複数の開口部を有する第２のレジストマスクを用いて、図１９（ｂ）に示すように、真空蒸着法により複数の部分金属膜２１ｂを形成する。このとき、方向Ａ２における各部分金属膜２１ｂの位置が、方向Ａ１において隣接する２つの部分金属膜２１ａの間になるように各部分金属膜２１ｂを配置する。その後、第２のレジストマスクを除去する。

続いて、複数の開口部を有する第３のレジストマスクを用いて、図２０（ａ）に示すように、真空蒸着法により複数の部分金属膜２１ｃを形成する。このとき、方向Ａ１における各部分金属膜２１ｃの位置が、方向Ａ２において隣接する２つの部分金属膜２１ｂの間になるように、且つ、部分金属膜２１ａと重ならないように、各部分金属膜２１ｃを配置する。その後、第３のレジストマスクを除去する。この時、図２０（ａ）に示すように、隙間が生じる。

続いて、複数の開口部を有する第４のレジストマスクを用いて、図２０（ｂ）に示すように、真空蒸着法により複数の部分金属膜２１ｄを形成する。このとき、方向Ａ２における各部分金属膜２１ｄの位置が、方向Ａ１において隣接する２つの部分金属膜２１ｃの間になるように、且つ、方向Ａ１における各部分金属膜２１ｄの位置が、方向Ａ２において隣接する２つの部分金属膜２１ａの間になるように、且つ、部分金属膜２１ｂと重ならないように、各部分金属膜２１ｄを配置する。その後、第４のレジストマスクを除去する。この時、図２０（ｂ）に示すように、隙間が生じる。

図２１（ａ）は、部分金属膜２１ｄを形成した後の一つの単位領域Ｄの拡大図である。また、図２１（ｂ）〜図２１（ｆ）は、それぞれ、図２１（ａ）に示されたXXIｂ−XXIｂ線、XXIｃ−XXIｃ線、XXIｄ−XXIｄ線、XXIｅ−XXIｅ線、及びXXIｆ−XXIｆ線に沿った断面図である。図２１（ｂ）及び図２１（ｃ）に示されるように、XXIｂ−XXIｂ線及びXXIｃ−XXIｃ線に沿った断面においては、金属層２１の最も厚い部分は２つの部分金属膜２１ａ及び２１ｄが重なった部分である。図２１（ｅ）に示されるように、XXIｅ−XXIｅ線に沿った断面においては、金属層２１の最も厚い部分は２つの部分金属膜２１ａ及び２１ｂが重なった部分、並びに、２つの部分金属膜２１ｂ及び２１ｃが重なった部分である。図２１（ｆ）に示されるように、XXIｆ−XXIｆ線に沿った断面においては、金属層２１の最も厚い部分は２つの部分金属膜２１ｂ及び２１ｃが重なった部分である。これらのように、本変形例によれば、３つ以上の部分金属膜が重なる領域を無くし、金属層２１の厚さの均一性を高めることができる。なお、図２１（ｄ）に示されるように、XXIｄ−XXIｄ線に沿った断面においては、部分金属膜２１ａと部分金属膜２１ｃとの間に隙間が形成される。この隙間は、レジストマスクの開口部の位置誤差を考慮して設けられたものであって、金属層２２を形成する際に埋め込まれる。

（実施例）
以下の表１は、（１）比較例として上部電極層が全面蒸着による単層膜（すなわち本実施形態の金属層２２のみ）である形態、（２）比較例として上部電極層が全面蒸着による２層膜（すなわち本実施形態の金属層２２を２層重ねたもの）である形態、（３）上記実施形態、及び（４）上記第１変形例、のそれぞれについて、各層の膜厚と不良率とを示す表である。表１に示されるように、形態（１）では不良率が２５００ｐｐｍと悪く、形態（２）では７００ｐｐｍまで改善するが、上記実施形態（３）及び上記第１変形例（４）では２００ｐｐｍ以下まで顕著に改善する。特に、上記実施形態（３）では１００ｐｐｍまで改善しており、上記実施形態の有利な効果が示された。

なお、この実施例では、キャパシタに１０Ｖを印加したときの特性評価において、短絡しているキャパシタの割合を不良率とした。この評価では、最初から短絡していたものと、耐圧１０Ｖ以下のものとを区別せずに不良としている。

本発明によるキャパシタ構造の作製方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、部分金属膜は四角形状に形成されているが、他の形状、例えば六角形状に形成されてもよい。部分金属膜を六角形状に形成する場合、部分形成工程を少なくとも３回繰り返すことにより、第２導電層を好適に形成することができる。

また、下部電極層４は複数の金属層が積層された積層構造を有してもよい。下部電極層４は、例えばチタン層と金層との積層構造であってもよい。また、上記実施形態において、基板２上にキャパシタ構造１０以外の半導体素子が設けられる場合、キャパシタ構造１０は、当該半導体素子の形成前に設けられてもよいし、形成後に設けられてもよい。もしくは、キャパシタ構造１０と半導体素子とを同時に形成してもよい。

２…基板、３…絶縁膜、４…下部電極層、５…層間絶縁膜、５ａ，５ｂ…開口部、６…上部電極層、７…保護絶縁膜、７ａ…開口部、８…金属配線、１０…キャパシタ構造、２１，２１Ａ…金属層、２１ａ〜２１ｆ…部分金属膜、２２…金属層、３１…導電層、３２〜３７…レジストマスク、３３ａ〜３７ａ…開口部、Ａ１…第１方向、Ａ２…第２方向、Ｄ，ＤＡ…単位領域、Ｅ…蒸着用材料の塊。

Claims

キャパシタの誘電体を構成する層間絶縁膜を第１導電層上に形成する工程と、
真空蒸着法により前記層間絶縁膜上に第２導電層を形成する工程と、
前記第２導電層の表面に接する第３導電層を形成する工程と、
前記第３導電層上に保護絶縁膜を形成する工程と、
前記保護絶縁膜の一部を除去することによって前記保護絶縁膜に前記第３導電層が露出する開口を形成する工程と、
前記保護絶縁膜の開口を介して前記第３導電層と電気的に接続される金属膜を形成する工程と、
を含み、
前記第２導電層を形成する工程では、複数の開口部を有するマスクを形成して真空蒸着法により前記第２導電層の部分を形成したのち前記マスクを除去する部分形成工程を、前記複数の開口部の位置を移動させながら少なくとも２回繰り返すことによって全ての前記第２導電層を形成する、キャパシタ構造の作製方法。
各開口部の最小幅が１μｍ以上３μｍ以下である、請求項１に記載のキャパシタ構造の作製方法。
互いに異なる前記部分形成工程によって形成された、互いに隣り合う前記第２導電層の部分の縁同士が重なり合う、請求項１または２に記載のキャパシタ構造の作製方法。
前記マスクの前記複数の開口部が、第１方向に沿って各々延びるとともに前記第１方向と交差する第２方向に並んで形成され、
前記複数の開口部の位置を前記第２方向に移動させながら前記部分形成工程を繰り返す、請求項１〜３のいずれか１項に記載のキャパシタ構造の作製方法。
前記マスクの前記複数の開口部が、第１方向及び前記第１方向と交差する第２方向に沿って格子状に並んで形成され、
前記複数の開口部の位置を前記第１方向及び前記第２方向のうち少なくとも一方向に移動させながら前記部分形成工程を繰り返す、請求項１〜３のいずれか１項に記載のキャパシタ構造の作製方法。