JP2014187146A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014187146A
JP2014187146A JP2013060439A JP2013060439A JP2014187146A JP 2014187146 A JP2014187146 A JP 2014187146A JP 2013060439 A JP2013060439 A JP 2013060439A JP 2013060439 A JP2013060439 A JP 2013060439A JP 2014187146 A JP2014187146 A JP 2014187146A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor
conductive member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013060439A
Other languages
English (en)
Inventor
Yoshizumi Kawabata
吉純 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013060439A priority Critical patent/JP2014187146A/ja
Publication of JP2014187146A publication Critical patent/JP2014187146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性を高めることができ、かつ、半導体チップの接合部の破損を抑制することができる半導体装置を提供する。
【解決手段】本発明の一実施形態に係る半導体装置１は、放熱板１０と、放熱板１０上に配置されており、放熱板１０と反対側の主面２０ａ上に配線パターンが形成されてた絶縁性の基板２０と、基板２０の主面２０ａ上に配置された半導体チップ３０と、半導体チップ３０と基板２０との間に配置されており、半導体チップ３０の電極及び基板２０の配線パターンに接続された導電部材４０とを備える。導電部材４０は、炭素を含む材料を含み、シート状をなしている。
【選択図】図２

Description

本発明は、半導体装置に関する。
半導体チップをケース内に収容したケース型の半導体装置や、半導体チップに樹脂封止を施した樹脂封止型の半導体装置が知られている。この種の半導体装置は、放熱機能を有するダイパッド（放熱板）と、ダイパッド上に配置された絶縁性の基板とを有し、この基板上に半導体チップが搭載される。
半導体チップの搭載方法としては、シンプルに、半導体チップの裏面が基板と対向するように、半導体チップを基板に搭載する方法がある。この場合、半導体チップの表面における電極と基板上に形成された配線パターンとは、例えば、ボンディングワイヤを用いて接続される。
また、半導体チップの搭載方法としては、半導体チップの表面が基板と対向するように、フリップチップ実装によって半導体チップを基板に搭載する方法がある。この場合、半導体チップの表面における電極と基板上に形成された配線パターンとは、半田等からなるバンプを用いて接続される（特許文献１参照）。このフリップチップ実装では、ボンディングワイヤと比べてバンプのインダクタンスを低減することができる、すなわち、半導体チップの接続部に起因するインダクタンスを低減することができる。
特開平１１−００３９１６号公報
しかしながら、フリップチップ実装では、バンプ間に隙間があり、また、半導体チップとダイパッドとの距離が長いので、熱抵抗が大きく、放熱性が悪い。
また、半導体チップの線膨張係数とダイパッドの線膨張係数との差に起因して、半導体チップの接合部が破損する虞がある。
そこで、本発明は、放熱性を高めることができ、かつ、半導体チップの接合部の破損を抑制することができる半導体装置を提供することを目的とする。
本発明の半導体装置は、放熱板と、放熱板上に配置されており、放熱板と反対側の主面上に配線パターンが形成されており、絶縁性を有する基板と、基板の主面上に配置された半導体チップと、半導体チップと基板との間に配置されており、半導体チップの電極及び基板の配線パターンに接続された導電部材とを備え、導電部材は、炭素を含む材料を含み、シート状をなしている。
炭素を含む部材は、比較的に高い熱伝導率を有する。この半導体装置によれば、炭素を含む材料を含む導電部材が半導体チップと基板との間に配置されており、この導電部材がシート状であるので、半導体チップと放熱板（ダイパッド）との距離が比較的に短く、熱抵抗が比較的に小さい。したがって、この半導体装置によれば、放熱性を高めることができる。
また、炭素を含む部材は、半導体材料の線膨張率に対して比較的に近い線膨張率を有する。この半導体装置によれば、炭素を含む材料を含む導電部材によって、半導体チップの線膨張率と放熱板（ダイパッド）の線膨張率との差を緩和することができ、半導体チップの接合部の破損を抑制することができる。
上記した炭素を含む材料は、グラファイトを含んでいてもよい。グラファイトは、比較的に高い熱伝導率を有するとともに、半導体材料の線膨張率に対して比較的に近い線膨張率を有する。この構成によれば、放熱性をより高めることができるとともに、半導体チップの接合部の破損をより抑制することができる。
また、上記した半導体チップは、表面にゲート電極と、ソース又はエミッタ電極とを有し、裏面にドレイン又はコレクタ電極を有し、半導体チップの表面が、基板の主面と対向しており、基板の主面上の配線パターンは、第１及び第２の配線パターンを含み、上記した導電部材は、半導体チップのゲート電極と基板の第１の配線パターンとに接続された第１の導電部材と、半導体チップのソース又はエミッタ電極と基板の第２の配線パターンとに接続された第２の導電部材とを含む形態であってもよい。
半導体チップでは、ゲートに寄生するインダクタンスを低減するために、半導体領域形成側にゲート電極を形成することが多い。すなわち、ゲート電極を形成する表面側に、半導体領域、すなわち発熱領域があることが多い。この構成によれば、発熱領域がある半導体チップの表面が放熱板（ダイパッド）に近く、半導体チップの表面と基板との間に導電部材が配置されているので、放熱性をより高めることができる。
また、上記した半導体チップの材料は、ワイドバンドギャップ半導体を含んでいてもよい。ワイドバンドギャップ半導体材料を用いた半導体デバイスは、比較的に低損失であるので、半導体チップの発熱を低減することができる。
また、上記した半導体チップの材料はＳｉＣ（Silicon Carbide）を含み、上記した導電部材における半導体チップ側の面にはＳｉＣコーティングが施されている形態であってもよい。この構成によれば、半導体チップの線膨張率と放熱板（ダイパッド）の線膨張率との差をより緩和することができ、半導体チップの接合部の破損をより抑制することができる。
また、上記した半導体装置は、基板の主面上に配置された複数の半導体チップと、複数の半導体チップそれぞれと基板との間に配置されており、複数の半導体チップそれぞれの電極及び基板の配線パターンに接続された複数の導電部材とを更に備え、複数の導電部材は、炭素を含み、シート状をなしている形態であってもよい。
本発明によれば、放熱性を高めることができ、かつ、半導体チップの接合部の破損を抑制することができる。
本発明の第１の実施形態に係る半導体装置を模式的に示す平面図である。 図１に示す半導体装置のII−II線に沿った断面図である。 図１に示す半導体装置の一部を分解して示す斜視図である。 本発明の第２の実施形態に係る半導体装置を模式的に示す図である。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置を模式的に示す平面図であり、図２は、図１に示す半導体装置のII−II線に沿った断面図である。また、図３は、図１に示す半導体装置の一部を分解して示す斜視図である。図１〜図３に示される半導体装置１は、樹脂封止型の半導体装置であり、例えば電源等に使用される電力用半導体装置である。この半導体装置１は、ダイパッド（放熱板）１０と、電極端子としてのリード１２，１４，１６と、基板２０と、半導体チップ３０と、導電部材４０とを備える。なお、ダイパッド１０とリード１２，１４、１６とは、リードフレームを構成し得る。
ダイパッド１０は、例えば板状を呈しており、主面１０ａが略長方形状をなしている。ダイパッド１０は、主面１０ａ上に基板２０及び半導体チップ３０を搭載すると共に、放熱板として機能する。ダイパッド１０の材料としては、熱伝導率が高く、放熱性が高いものが適用され、例えば、銅（Ｃｕ）及び銅合金等の金属、及び、アルミナ等のセラミックが挙げられる。
ダイパッド１０には、板厚方向にダイパッド１０を貫通する貫通孔１１が形成され得る。貫通孔１１は、例えば螺子によって半導体装置１を他の部材に固定する際に、螺子を通すための孔である。ダイパッド１０の主面１０ａ上には、基板２０が配置されている。
基板２０は、絶縁性を有し、放熱板と反対側の一方の主面２０ａ上に第１及び第２の配線パターン２１，２２が形成されている。基板２０における絶縁層の材料の例は、アルミナ等のセラミックを含む。また、第１及び第２の配線パターン２１，２２の材料の例は、銅又は銅合金等の金属を含み、その表面にはニッケルメッキコーディングが施されていてもよい。基板２０の主面２０ａ上には、半導体チップ３０が配置されている。
半導体チップ３０の例は、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal OxideSemiconductor Field Effect Transistor）、ＩＧＢＴ（InsulatedGate Bipolar Transistor）等のトランジスタを含む。半導体チップ３０の材料の例は、ワイドバンドギャップ半導体、Ｓｉ（Silicon）その他の半導体を含む。ワイドバンドギャップ半導体は、Ｓｉのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、ＳｉＣ（Silicon Carbide）、ＧａＮ（Gallium Nitride）、ダイヤモンドを含む。以下では、半導体チップ３０として、ＳｉＣからなるＭＯＳＦＥＴを用いた場合を例示する。
半導体チップ３０の表面３０ａにはゲート電極３１及びソース電極３２が形成されており、半導体チップ３０の裏面３０ｂにはドレイン電極３３が形成されている。これらの電極３１，３２，３３の材料の例は、銅又は銅合金等の金属を含み、その表面にはニッケルメッキが施されていてもよい。半導体チップ３０の表面３０ａは、基板２０の主面２０ａと対向している。半導体チップ３０の表面３０ａと基板２０の主面２０ａとの間には、導電部材４０が配置されている。
導電部材４０は、第１及び第２の導電部材４１，４２を有する。第１の導電部材４１は、例えばペースト半田を用いて、基板２０の第１の配線パターン２１に接続されている。また、第１の導電部材４１は、例えば半田シート５１を用いて、半導体チップ３０のゲート電極３１に接続されている。一方、第２の導電部材４２は、例えばペースト半田を用いて、基板２０の第２の配線パターン２２に接続されている。また、第２の導電部材４２は、例えば半田シート５２を用いて、半導体チップ３０のソース電極３２に接続されている。
第１及び第２の導電部材４１，４２の材料の例は、炭素を含む。炭素を含む材料の例は、グラファイトを含む。グラファイトの熱伝導率は、７００〜１７５０Ｗ／（ｍ／ｋ）であり、例えばフリップチップ実装のための半田バンプの熱伝導率３２０〜４２０Ｗ／（ｍ／ｋ）と比べて高い。また、グラファイトの線膨張係数（面方向）は、９．３×１０−７／Ｋであり、例えばフリップチップ実装のための半田バンプの線膨張係数（面方向）１４０〜３００×１０−７／Ｋと比べて、半導体チップ３０の線膨張係数（面方向）（例えば、ＳｉＣの線膨張係数６６×１０−７／Ｋ、ＧａＮの線膨張係数３２×１０−７／Ｋ、Ｓｉの線膨張係数３６×１０−７／Ｋ）に近い。
また、第１及び第２の導電部材４１，４２は、シート状をなしている。第１及び第２の導電部材４１，４２の半導体チップ３０側の面には、ＳｉＣコーティングが施されていてもよい。
なお、本実施形態では、半導体チップ３０における電極は、ボンディングワイヤを用いて、リード１２，１４，１６の内側端部にそれぞれ接続されている。具体的には、半導体チップ３０のドレイン電極３３は、ボンディングワイヤを用いてリード１４の内側端子に接続されており、半導体チップ３０のソース電極３２は、基板２０の第２の配線パターンに形成されたボンディングワイヤを用いてリード１６の内側端子に接続されている。また、半導体チップ３０のゲート電極３１は、基板２０の第１の配線パターンに形成されたボンディングワイヤを介してリード１２の内側端子に接続されている。リード１２，１４，１６の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。
また、ダイパッド１０、基板２０、及び、半導体チップ３０は、樹脂部５によって封止され得る。リード１２，１４，１６の内側端部は、樹脂部５に固定される。リード１２，１４，１６のうち樹脂部５の内側の部分は、いわゆるインナーリード部であり、リード１２，１４，１６のうち樹脂部５の外側の部分は、いわゆるアウターリード部である。樹脂部５の外形形状の一例は、略直方体である。樹脂部５の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部５は、ダイパッド１０、基板２０、及び、半導体チップ３０を熱可塑性樹脂でモールドすることによって形成され得る。樹脂部５には、ダイパッド１０の貫通孔１１の中心軸線を中心軸線とする貫通孔６が形成されている。貫通孔６は、貫通孔１１と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔６の直径は、貫通孔１１の直径より小さい。
一実施形態において、ダイパッド１０の主面１０ａと反対側の裏面１０ｂは開放され得る。換言すれば、裏面１０ｂは樹脂部５によって覆われていない面であり得る。この場合、裏面１０ｂは放熱面として機能し得る。
ところで、電源等に使用される電力用半導体装置では、大電流のスイッチングに起因して半導体チップが発熱するので、放熱性を高めることが重要である。しかしながら、従来の半田バンプを用いたフリップチップ実装では、バンプ間に隙間があり、また、半導体チップとダイパッドとの距離が長いので、熱抵抗が大きく、放熱性が悪い。
この点に関し、この第１の実施形態の半導体装置１によれば、比較的に高い熱伝導率を有する導電部材４０が半導体チップ３０と基板２０との間に配置されており、この導電部材４０がシート状であるので、半導体チップ３０とダイパッド１０との距離が比較的に短く、熱抵抗が比較的に小さい。したがって、第１の実施形態の半導体装置１によれば、放熱性を高めることができる。
また、半導体チップでは、ゲートに寄生するインダクタンスを低減するために、半導体領域形成側にゲート電極を形成することが多い。すなわち、ゲート電極を形成する表面側に、半導体領域、すなわち発熱領域があることが多い。この点に関し、第１の実施形態の半導体装置１によれば、発熱領域がある半導体チップ３０の表面３０ａがダイパッド１０に近く、半導体チップ３０の表面３０ａと基板２０との間に導電部材４０が配置されているので、放熱性をより高めることができる。
また、ワイドバンドギャップ半導体材料を用いた半導体デバイスは、例えばＳｉと比べて低損失であるので、半導体チップの発熱を低減することができる。
また、電源等に使用される電力用半導体装置では、大電流のスイッチング（電流のＯＮ、ＯＦＦの繰り返し）に起因した発熱により、急激な温度サイクル（急激な温度差）が発生することとなる。このとき、半導体チップの線膨張係数とダイパッドの線膨張係数との差に起因して、半導体チップの接合部が、金属疲労等により、破損する虞がある。
この点に関し、第１の実施形態の半導体装置１によれば、導電部材４０が半導体チップ３０の線膨張率に対して比較的に近い膨張率を有するので、半導体チップ３０の線膨張率とダイパッド１０の線膨張率との差を緩和することができ、半導体チップ３０の接合部の破損を抑制することができる。
更に、第１の実施形態の半導体装置１によれば、導電部材４０における半導体チップ３０側の面に、半導体チップ３０材料ＳｉＣと同じ材料からなるＳｉＣコーティングが施されているので、半導体チップ３０の線膨張率とダイパッド１０の線膨張率との差をより緩和することができ、半導体チップ３０の接合部の破損をより抑制することができる。
［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体装置を模式的に示す図である。図４に示される半導体装置１Ａは、ケース型の半導体装置である。この半導体装置１Ａは、ダイパッド（放熱板）１０Ａと、電極端子１２Ａ，１４Ａ，１６Ａと、基板２０Ａと、半導体チップ３０と、導電部材４０とを備える。なお、図４では、電極端子１６Ａは電極端子１４Ａと重ねて示されており、電極端子１６Ａのためのボンディングワイヤの一部が省略されているものとする。
ダイパッド１０Ａは、ダイパッド１０と同様に、主面１０ａ上に基板２０Ａ及び半導体チップ３０を搭載すると共に、放熱板として機能する。ダイパッド１０Ａの材料の例は、ダイパッド１０の材料と同じ材料を含む。ダイパッド１０Ａの主面１０ａ上には、基板２０Ａが配置されている。
基板２０Ａは、基板２０と同様に、絶縁性を有し、一方の主面２０ａ上に第１及び第２の配線パターン２１Ａ，２２Ａが形成されている。また、基板２０Ａの裏面２０ｂには、放熱層２５が設けられてもよい。基板２０Ａにおける絶縁層の材料の例は、基板２０の材料と同じ材料を含む。また、第１及び第２の配線パターン２１Ａ，２２Ａ、並びに放熱層２５の材料の例は、第１及び第２の配線パターン２１，２２の材料と同じ材料を含む。基板２０Ａの裏面における放熱層２５は、例えばペースト半田を用いて、ダイパッド１０Ａの主面１０ａに接着される。
一方、基板２０の主面２０ａ上には、半導体チップ３０が配置されており、半導体チップ３０の表面３０ａと基板２０Ａの主面２０ａとの間には、導電部材４０が配置されている。導電部材４０における第１の導電部材４１は、例えばペースト半田を用いて、基板２０Ａの第１の配線パターン２１Ａに接続されている。また、第１の導電部材４１は、例えば半田シート５１を用いて、半導体チップ３０のゲート電極３１に接続されている。一方、導電部材４０における第２の導電部材４２は、例えばペースト半田を用いて、基板２０Ａの第２の配線パターン２２Ａに接続されている。また、第２の導電部材４２は、例えば半田シート５２を用いて、半導体チップ３０のソース電極３２に接続されている。
なお、本実施形態では、半導体チップ３０における電極は、ボンディングワイヤを用いて、電極端子１２Ａ，１４Ａ，１６Ａにそれぞれ接続されている。具体的には、半導体チップ３０のドレイン電極３３は、ボンディングワイヤを介して電極端子１４Ａに接続されており、半導体チップ３０のソース電極３２は、基板２０Ａの第２の配線パターン２２Ａに形成されたボンディングワイヤを介して電極端子１６Ａに接続されている（上述したように、一部省略）。また、半導体チップ３０のゲート電極３１は、基板２０Ａの第１の配線パターン２１Ａに形成されたボンディングワイヤを介して電極端子１２Ａに接続されている。電極端子１２Ａ，１４Ａ，１６Ａの材料の例は、リード１２，１４，１６の材料と同じ材料を含む。
また、ダイパッド１０Ａ、基板２０Ａ、及び、半導体チップ３０は、ケース６２に収容される。ケース６２は、例えば筒状である。ケース６２の一方の開口はダイパッド１０Ａによって封止され得る。ケース６２の他方の開口は蓋６４によって封止され得る。ケース６２の材料の例は、ポリブチレンテレフタレート（ＰＢＴ）やポリフェニレンサルファイド（ＰＰＳ）樹脂といったエンジニヤリングプラスチック等の樹脂を含む。蓋６４の材料の例は熱可塑性樹脂を含む。ケース６２の内側には、応力緩和のため、例えばＳｉゲル等のゲル６６が注入され得る。
また、電極端子１２Ａ，１４Ａ，１６Ａはケース６２の内壁に取り付けられる。電極端子１２Ａ，１４Ａ，１６Ａは、ケース６２の内壁に沿って延びており、蓋６４に形成された開口を通って外部に突出する。電極端子１２Ａ，１４Ａ，１６Ａは、プレス加工等により作製され得る。
この第２の実施形態の半導体装置１Ａでも、第１の実施形態の半導体装置１と同様の利点を得ることができる。
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、半導体チップ３０の材料がＳｉＣであり、導電部材４０の半導体チップ３０側の面にＳｉＣコーティングを施す例を示したが、導電部材４０にはＳｉＣコーティングが施されていなくとも、半導体チップ３０の線膨張率とダイパッド１０の線膨張率との差を十分に緩和することができる。
また、導電部材４０の半導体チップ３０側の面のコーティング材料は、半導体チップ３０の材料に合わせて変更してもよい。例えば、半導体チップ３０の材料がＧａＮである場合には、導電部材４０の半導体チップ３０側の面にＧａＮコーティングを施せばよいし、半導体チップ３０の材料がダイヤモンドである場合には、導電部材４０の半導体チップ３０側の面にダイヤモンドコーティングを施せばよいし、半導体チップ３０の材料がＳｉである場合には、導電部材４０の半導体チップ３０側の面にＳｉコーティングを施せばよい。
また、本実施形態では、半導体チップ３０におけるゲート電極３１及びソース電極３２が形成された表面３０ａをダイパッド１０と対向するように実装する例を示したが、半導体チップ３０におけるドレイン電極３３が形成された裏面３０ｂをダイパッド１０と対向するように実装しても、半導体チップ３０とダイパッド１０との間に配置された導電部材４０による放熱効果を得ることができる。
また、本実施形態では、表面にゲート電極及びソース電極が形成され、裏面にドレイン電極が形成された縦型の半導体チップを例示したが、本発明の特徴は、表面にすべての電極が形成されたタイプの半導体チップにも適用可能である。
また、本実施形態では、半導体チップとして３端子タイプのトランジスタを例示したがこれに限定されない。例えば、本発明の特徴は、２端子タイプのダイオード半導体チップにも適用可能である。
また、本実施形態では、１つの半導体チップを備える半導体装置を例示したが、本発明の特徴は、２つ以上の半導体チップを備える半導体装置にも適用可能である。この場合、２つ以上の半導体チップそれぞれに対応して２つ以上の導電部材を配置すればよい。
１，１Ａ…半導体装置、５…樹脂部、６…貫通孔、１０，１０Ａ…ダイパッド（放熱板）、１０ａ…ダイパッドの主面、１０ｂ…ダイパッドの裏面、１１…貫通孔、１２，１４，１６…リード、１２Ａ，１４Ａ，１６Ａ…電極端子、２０，２０Ａ…基板、２０ａ…基板の主面、２０ｂ…基板の裏面、２１，２１Ａ…第１の配線パターン、２２，２２Ａ…第２の配線パターン、２５…放熱層、３０…半導体チップ、３０ａ…半導体チップの表面、３０ｂ…半導体チップの裏面、３１…ゲート電極、３２…ソース電極（ソース又はエミッタ電極）、３３…ドレイン電極（ドレイン又はコレクタ電極）、４０…導電部材、４１…第１の導電部材、４２…第２の導電部材、５１，５２…半田シート、６２…ケース、６４…蓋、６６…ゲル。

Claims (6)

  1. 放熱板と、
    前記放熱板上に配置されており、前記放熱板と反対側の主面上に配線パターンが形成されており、絶縁性を有する基板と、
    前記基板の前記主面上に配置された半導体チップと、
    前記半導体チップと前記基板との間に配置されており、前記半導体チップの電極及び前記基板の前記配線パターンに接続された導電部材と、
    を備え、
    前記導電部材は、炭素を含む材料を含み、シート状をなしている、
    半導体装置。
  2. 前記炭素を含む材料は、グラファイトを含む、
    請求項１に記載の半導体装置。
  3. 前記半導体チップは、表面にゲート電極と、ソース又はエミッタ電極とを有し、裏面にドレイン又はコレクタ電極を有し、
    前記半導体チップの前記表面が、前記基板の前記主面と対向しており、
    前記基板の前記主面上の前記配線パターンは、第１及び第２の配線パターンを含み、
    前記導電部材は、前記半導体チップの前記ゲート電極と前記基板の前記第１の配線パターンとに接続された第１の導電部材と、前記半導体チップの前記ソース又はエミッタ電極と前記基板の前記第２の配線パターンとに接続された第２の導電部材とを含む、
    請求項１又は２に記載の半導体装置。
  4. 前記半導体チップの材料は、ワイドバンドギャップ半導体を含む、
    請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記半導体チップの材料は、ＳｉＣを含み、
    前記導電部材における前記半導体チップ側の面には、ＳｉＣコーティングが施されている、
    請求項４に記載の半導体装置。
  6. 前記基板の前記主面上に配置された複数の半導体チップと、
    前記複数の半導体チップそれぞれと前記基板との間に配置されており、前記複数の半導体チップそれぞれの電極及び前記基板の前記配線パターンに接続された複数の導電部材と、
    を更に備え、
    前記複数の導電部材は、炭素を含み、シート状をなしている、
    請求項１〜５の何れか１項に記載の半導体装置。
JP2013060439A 2013-03-22 2013-03-22 半導体装置 Pending JP2014187146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013060439A JP2014187146A (ja) 2013-03-22 2013-03-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060439A JP2014187146A (ja) 2013-03-22 2013-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2014187146A true JP2014187146A (ja) 2014-10-02

Family

ID=51834445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060439A Pending JP2014187146A (ja) 2013-03-22 2013-03-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2014187146A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法
JP2011222669A (ja) * 2010-04-07 2011-11-04 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049280A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置とその製造方法
JP2011222669A (ja) * 2010-04-07 2011-11-04 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
US8587105B2 (en) Semiconductor device
US11011445B2 (en) Semiconductor package device
JP5863602B2 (ja) 電力用半導体装置
JP6218898B2 (ja) 電力用半導体装置
JP2016018866A (ja) パワーモジュール
US9385107B2 (en) Multichip device including a substrate
JP2019040971A (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
US9666557B2 (en) Small footprint semiconductor package
US20130249008A1 (en) Semiconductor device
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP5387715B2 (ja) 半導体デバイス
JP2015115471A (ja) 電力用半導体装置
JP5172290B2 (ja) 半導体装置
WO2014132826A1 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
JP2013239658A (ja) 半導体デバイス
JP2014187146A (ja) 半導体装置
CN109564918B (zh) 半导体装置
JP6887476B2 (ja) 半導体パワーモジュール
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
WO2014132897A1 (ja) 半導体装置
JP2019149390A (ja) 半導体装置
CN115394730A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314