JP2009111392A - スタック・パッケージ及びその製造方法 - Google Patents

スタック・パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009111392A
JP2009111392A JP2008279611A JP2008279611A JP2009111392A JP 2009111392 A JP2009111392 A JP 2009111392A JP 2008279611 A JP2008279611 A JP 2008279611A JP 2008279611 A JP2008279611 A JP 2008279611A JP 2009111392 A JP2009111392 A JP 2009111392A
Authority
JP
Japan
Prior art keywords
chip
bonding
dummy
bonding wire
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008279611A
Other languages
English (en)
Inventor
Won-Hwa Lee
原 和 李
Seok-Chan Lee
碩 燦 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009111392A publication Critical patent/JP2009111392A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】スタック・パッケージ及びその製造方法を提供する。
【解決手段】パッケージ基板上に第１チップを備え、第１チップは、少なくとも１つのダミーボンディングパッドを有し、少なくとも１つのダミーボンディングパッドは、第１チップの回路に電気的に連結されず、第１ダミーボンディングワイヤは、第１ダミーボンディングパッド及びパッケージ基板に連結され、第２チップは、第１チップの少なくとも一部分上に配され、少なくとも１つの第２ボンディングパッドを有し、第１ボンディングワイヤは、第２ボンディングパッド及び第１ダミーボンディングワイヤに電気的に連結されるスタック・パッケージである。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特にパッケージ基板上に一つ以上の半導体チップが積層されたスタック・パッケージ及びその製造方法に関する。
電子製品の小型化、高速化及び高容量化の趨勢によって、このような電子製品に使われる半導体チップまたは半導体パッケージが多層化されている。例えば、ＭＣＰ（Multi Chip Package）構造、ＭＳＰ（Multi Stack Package）構造またはＰＯＰ（Package On Package）構造のスタック・パッケージを利用することができる。このようなスタック・パッケージは、小さい占有面積を有しつつも、高容量データを高速度で処理が可能である。
スタック・パッケージは、同種の半導体チップを積層するか、または異種の半導体チップを積層するのに利用される。例えば、スタック・パッケージは、高容量のメモリ素子として利用可能である。他の例として、スタック・パッケージは、メモリ素子とロジック素子とが併合されたシステム・イン・パッケージ（ＳＩＰ：System In Package）に利用されうる。
しかし、半導体チップまたは半導体パッケージが積層されることにより、スタック・パッケージの高さが高くなっている。これにより、スタック・パッケージを薄くし難くなり、薄い電子製品、例えばモバイル素子にスタック・パッケージが利用されるのに制約を有することとなる。
本発明が解決しようとする技術的課題は、小さい体積の高容量スタック・パッケージ及びその製造方法を提供することにある。
本発明は、スタック・パッケージに関する。
一実施形態で、前記スタック・パッケージは、パッケージ基板上に第１チップを備える。前記第１チップは、少なくとも１つのダミーボンディングパッドを有し、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない。第１ダミーボンディングワイヤは、前記第１ダミーボンディングパッド及び前記パッケージ基板に連結される。第２チップは、前記第１チップの少なくとも一部分上に配され、少なくとも１つの第２ボンディングパッドを有する。第１ボンディングワイヤは、前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結される。
一例で、少なくとも１つの第１ボンディングパッドは、前記第１チップ上に形成される。前記第１ボンディングパッドは、前記第１チップの回路に電気的に連結される。第２ボンディングワイヤは、前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結される。
他の例で、前記第１ダミーボンディングパッド及び前記第１ボンディングパッドは、前記第１チップの同一縁に沿って、前記第１チップの同一表面上に形成される。
他の例で、前記第１ボンディングパッドは、前記第１チップの第１表面上に形成され、前記第１ダミーボンディングパッドは、前記第１チップの前記第１表面の反対側の第２表面上に形成される。
他の例で、前記第１ボンディングパッドは、前記第１チップの表面の第１縁に沿って形成され、前記第１ダミーボンディングパッドは、前記第１チップの前記表面の第２縁に沿って形成され、前記第２縁は、前記第１縁の反対側となる。
他の例で、前記第１チップは、少なくとも１つの第１ボンディングパッド及び導電性ビアを備え、前記導電性ビアは、前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結される。
前記第１チップは、前記第２チップより大きい面積を有するか、または前記第２チップは、前記第１チップより大きい面積を有することができる。
他の例で、前記第１チップに隣接した前記パッケージ基板上に配され、少なくとも１つの第３ダミーボンディングパッドを有する第３チップが提供される。第２ダミーボンディングワイヤは、前記第３ダミーボンディングパッド及び前記パッケージ基板に連結される。前記第２チップは、前記第１チップの少なくとも一部分上、そして前記第３チップの少なくとも一部分上に配される。前記第２チップは、一つ以上の第２ボンディングパッドを有する。前記第１ボンディングワイヤは、前記第２ボンディングパッドの一つ、及び前記第１ダミーボンディングワイヤに電気的に連結される。前記第２ボンディングワイヤは、前記第２ボンディングパッドの一つ、及び前記第２ダミーボンディングワイヤに電気的に連結される。
他の例で、前記第２チップ上に配され、第３ボンディングパッドを有する第３チップが提供される。前記第１チップは、一つ以上の第１チップダミーボンディングパッドを備える。前記第１ダミーボンディングワイヤは、前記第１ダミーボンディングパッドの一つ、及び前記パッケージ基板に連結される。前記第２ダミーボンディングワイヤは、前記第１ダミーボンディングパッドの他の一つ、及び前記パッケージ基板に連結される。前記第２チップは、少なくとも１つの第２チップダミーボンディングパッドを有する。第３ダミーボンディングワイヤは、前記第２チップダミーボンディングパッド及び前記第２ダミーボンディングワイヤに連結される。第２ボンディングワイヤは、前記第３ボンディングパッド、及び前記第３ダミーボンディングワイヤに電気的に連結される。
他の実施形態で、前記第１ダミーボンディングワイヤに連結された連結パッドが提供される。前記第１ボンディングワイヤは、前記連結パッドに電気的に連結される。
他の例で、前記第１チップ及び第２チップ間に配されたインターポージング部材をさらに備え、前記インターポージング部材は、前記第１ボンディングワイヤ及び前記第１ダミーボンディングワイヤに連結され、前記第１ボンディングワイヤ及び前記第１ダミーボンディングワイヤを電気的に連結する。
他の実施形態で、スタック・パッケージは、パッケージ基板上に配された第１チップを備える。前記第１チップは、少なくとも１つのダミーボンディングパッドを有し、前記第１ダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない。第１ダミーボンディングワイヤパートは、前記第１ダミーボンディングパッドに連結される。第２ダミーボンディングワイヤパートは、前記パッケージ基板に連結される。第２チップは、前記第１チップの一部分上に配され、少なくとも１つの第２ボンディングパッドを有する。第１ボンディングワイヤは、前記第２ボンディングパッドと、前記第２ダミーボンディングワイヤパートとに電気的に連結される。
本発明はまた、スタック・パッケージの製造方法に関する。
一実施形態で、前記方法は、パッケージ基板上に第１チップを配する段階を含む。前記第１チップは、少なくとも１つのダミーボンディングパッドを有し、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない。前記第１ダミーボンディングパッド及び前記パッケージ基板に連結された第１ダミーボンディングワイヤを形成する。前記第１チップの少なくとも一部分上に、少なくとも１つの第２ボンディングパッドを有する第２チップを配する。前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結された第１ボンディングワイヤを形成する。
他の実施形態で、前記方法は、前記第２チップを配する段階前に、前記第１チップ上に第１保護層を形成する段階、及び前記第１ダミーボンディングワイヤの少なくとも一部が露出されるまで、前記第１保護層を除去する段階をさらに含む。前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記第１ダミーボンディングワイヤの前記露出された部分に電気的に連結することを含む。
他の実施形態で、前記方法は、前記第１ダミーボンディングワイヤの前記露出された部分上に連結パッドを形成する段階をさらに含む。前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを含む。
他の実施形態で、前記方法は、前記第２チップを配する段階前に、前記第１チップ上に第１保護層を形成する段階と、前記第１ダミーボンディングワイヤの少なくとも一部を露出するために、前記第１保護層内にリセスを形成する段階と、前記リセスの少なくとも一部を連結パッドで充填する段階とをさらに含む。前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを含む。
他の実施形態で、前記方法は、前記第２チップを配する段階前に、前記第１チップ上に第１保護層を形成する段階と、前記第１ダミーボンディングワイヤが第１パート及び第２パートに分離されるまで、前記第１保護層を除去する段階とをさらに含む。前記第１パートは、前記第１ダミーボンディングパッドに連結され、前記第２パートは、前記パッケージ基板に連結される。前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記第２パートに電気的に連結することを含む。さらに該実施形態で、前記方法は、前記第１保護層上に前記第２パートに連結されるように、連結パッドを形成する段階をさらに含む。前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを含む。
本発明は、さらに前記スタック・パッケージの応用に関する。
一実施形態で、前記スタック・パッケージは、カードに応用されうる。例えば、前記カードはメモリを備え、前記メモリは、前述の実施形態によるスタック・パッケージを備える。前記カードは、前記メモリを制御するように構成された制御器をさらに備える。
他の実施形態で、前記スタック・パッケージは、システムに応用される。例えば、前記システムは、バス及び前記バスに連結された半導体素子を含む。前記半導体素子は、前述の実施形態によるスタック・パッケージを備える。前記システムは、前記バスに連結された入／出力素子、及び前記バスに連結されたプロセッサを備える。前記プロセッサは、前記バスを介して、前記入／出力素子及び前記半導体素子と通信するように構成される。
以下、添付した図面を参照しつつ、本発明の望ましい実施形態について説明することによって、本発明について詳細に説明する。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものである。本実施形態は、本発明の開示が完全なものになるようにし、当業者に発明の範疇を完全に知らせるために提供されるのである。図面での構成要素は、説明の便宜のためにサイズが誇張されていることもある。
取り立てて定義されない限り、ここに使われたあらゆる用語は、当該技術分野で当業者によって一般的に理解されているところと同じ意味に使われる。例えば、本発明の実施形態でボンディングパッドは、そのボンディングパッドが形成される半導体チップの内部回路と連結され、当該半導体チップの信号を外部装置と交換するための入出力端子として利用される。一方、ダミーボンディングパッドは、そのダミーボンディングパッドが形成される半導体チップの内部回路と連結されずに、その半導体チップの入出力端子として利用されない。
また、本発明の実施形態で、ボンディングワイヤは、そのボンディングワイヤが付着された半導体チップをパッケージ基板と電気的に連結させるために利用される。一方、ダミーボンディングワイヤは、そのダミーボンディングワイヤの付着された半導体チップをパッケージ基板と連結させるために利用されるというよりは、他の半導体チップをパッケージ基板と連結させるための中継手段として利用される。
図１及び図２は、本発明の第１実施形態によるスタック・パッケージを示している。
図１及び図２を参照すれば、パッケージ基板１１０が提供される。パッケージ基板１１０は、板状となりうる。例えば、パッケージ基板１１０は、印刷回路基板（ＰＣＢ：Printed Circuit Board）、またはフィルム・タイプ基板でありうる。パッケージ基板１１０は、多様な電子素子、例えばモバイル素子、メモリ素子、ディスプレイ素子、またはディスプレイ駆動素子（ＤＤＩ：Display Driver ＩＣ）などに適切に利用される基板形態でありうる。
パッケージ基板１１０は、回路パターンを備えることができ、かような回路パターンは、一つ以上のボンディングフィンガ１１５、及び一つ以上のバンプパッド１２０を備えることができる。ボンディングフィンガ１１５は、パッケージ基板１１０の第１面１１１上に形成され、バンプパッド１２０は、パッケージ基板１１０の第２面１１２上に形成することができる。ボンディングフィンガ１１５は、パッケージ基板１１０を貫通するビアプラグ（図示せず）を利用し、バンプパッド１２０と電気的に連結することができる。ボンディングフィンガ１１５及びバンプパッド１２０は、ソルダレジスト層１２２内にパターニングすることができる。ボンディングフィンガ１１５及びバンプパッド１２０の配置は、パッケージ基板１１０の応用形態によって多様に変形することができる。
一つ以上の導電性バンプ１２５は、パッケージ基板１１０の第２面１１２に付着することができる。導電性バンプ１２５は、バンプパッド１２０に電気的に連結することができる。例えば、導電性バンプ１２５は、ソルダボール（solder ball）を備えることができる。導電性バンプ１２５は、スタック・パッケージを電子素子に連結させるために利用することができる。
第１チップ１３５は、パッケージ基板１１０上に積層することができる。例えば、第１チップ１３５は、パッケージ基板１１０の第１面１１１上に、接着層１３０を利用して付着することができる。第１チップ１３５は、第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５を備えることができる。第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５は、第１チップ１３５の表面１３７の反対側縁に沿って交互に形成することができる。しかし、第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５は、表面１３７のただ一方の縁に沿って交互に配列することも可能である。第１ボンディングパッド１４０は、第１チップ１３５の回路に電気的に連結され、第１ダミーボンディングパッド１４５は、第１チップ１３５の回路に電気的に連結されない。第１ボンディングパッド１４０は、第１チップ１３５の内部回路の信号を外部装置と交換するための入出力端子として利用され、第１ダミーボンディングパッド１４５は、第１チップ１３５の入出力端子として利用されない。
第１ボンディングワイヤ１５０は、第１チップ１３５及びパッケージ基板１１０を電気的に連結できる。例えば、第１ボンディングワイヤ１５０の両端は、第１チップ１３５の第１ボンディングパッド１４０及びパッケージ基板１１０のボンディングフィンガ１１５にそれぞれ付着することができる。これにより、第１チップ１３５の信号が第１ボンディングワイヤ１５０を介して、パッケージ基板１１０に伝えられる。
第１ダミーボンディングワイヤ１５５は、パッケージ基板１１０の第１面１１１に電気的に連結され、パッケージ基板１１０上に伸張することができる。例えば、第１ダミーボンディングワイヤ１５５の両端は、パッケージ基板１１０のボンディングフィンガ１１５及び第１チップ１３５の第１ダミーボンディングパッド１４５にそれぞれ付着することができる。第１ボンディングパッド１４０、第１ダミーボンディングパッド１４５、第１ボンディングワイヤ１５０及び第１ダミーボンディングワイヤ１５５は、アルミニウム、銅、金などを含むことができる。
第１ダミーボンディングワイヤ１５５は、第１チップ１３５からパッケージ基板１１０に向かうフォワード・ボンディングタイプで提供することができる。この場合、第１ダミーボンディングワイヤ１５５は、第１チップ１３５の近辺でピークをなした後でパッケージ基板１１０に下向きとすることができる。
第１保護層１６０は、第１チップ１３５を保護するために、第１チップ１３５を覆うように、パッケージ基板１１０の第１面１１１上に形成することができる。第１ボンディングワイヤ１５０は、第１保護層１６０内に配され、第１ダミーボンディングワイヤ１５５は、そのほとんどが第１保護層１６０内に配され、一部が第１保護層１６０から露出される。例えば、第１ダミーボンディングワイヤ１５５のピーク部分を第１保護層１６０から露出させることができる。例えば、第１保護層１６０は、エポキシ層、例えばエポキシモールディング・コンパウンド（ＥＭＣ）とすることができる。
第２チップ２３５は、第１チップ１３５上の、例えば第１保護層１６０上に積層することができる。第２チップ２３５は、接着層２３０を利用して第１保護層１６０の表面に付着することができる。第２チップ２３５は、一つ以上の第２ボンディングパッド２４０を備えることができる。第２ボンディングパッド２４０は、第２チップ２３５の回路と連結され、従って第２チップ２３５の回路の信号を外部装置と交換するための入出力端子として利用することができる。なお、参照符号２３７は、第２チップの表面である。
第２ボンディングワイヤ２５０は、第２チップ２３５及び第１ダミーボンディングワイヤ１５５を電気的に連結できる。例えば、第２ボンディングワイヤ２５０の一端は、第２ボンディングパッド２４０に付着され、他端は、第１保護層１６０から露出された第１ダミーボンディングワイヤ１５５のピーク部分に付着することができる。これにより、第２チップ２３５の信号が第２ボンディングワイヤ２５０及び第１ダミーボンディングワイヤ１５５を経てパッケージ基板１１０に伝えられる。
スタック・パッケージで、第２チップ２３５の面積は、第１チップ１３５の面積より小さく図示されている。それは、第１ダミーボンディングワイヤ１５５がフォワード・ボンディングタイプである場合、第２ボンディングワイヤ２５０の長さを短くするのに有利でありえるからである。しかし、実施形態がかような構造に限定されるものではない。例えば、第２チップ２３５の位置と第２ボンディングパッド２４０の位置とを調節することによって、第２ボンディングワイヤ２５０の長さを調節することもできる。
スタック・パッケージで、第１チップ１３５は、パッケージ基板１１０を利用した１つの半導体パッケージとして提供することができる。すなわち、スタック・パッケージは、第１チップ１３５を備える半導体パッケージ上に、第２半導体パッケージ２３５が積層された構造で提供することができる。かような意味で、スタック・パッケージはＰＯＰ（Package On Package）構造またはＭＳＰ（Multi Stack Package）と比較することができる。しかし、スタック・パッケージは、二つ以上のパッケージ基板を利用する一般的なＰＯＰまたはＭＳＰ構造とは異なり、１つのパッケージ基板を利用するために、その高さを低くすることができる。すなわち、スタック・パッケージは、一般的なＰＯＰ構造に比べて低いプロファイルを具現し、その体積を小さくすることができる。
また、スタック・パッケージは、１つのパッケージ基板１１０上に第１チップ１３５及び第２チップ２３５が積層されているという点で、ＭＣＰ（Multi Chip Package）構造と比較することができる。しかし、スタック・パッケージは、第２ボンディングワイヤ２５０以外に、第１ダミーボンディングワイヤ１５５をさらに利用し、第２チップ２３５をパッケージ基板１１０に連結するという点で、一般的なＭＣＰ構造と異なる。スタック・パッケージで、第２ボンディングワイヤ２５０及び第１ダミーボンディングワイヤ１５５それぞれのループ高は、それらが一つでなった場合に比べて、半分程度にすぎない。かような低いループ高によって、スタック・パッケージは、一般的なＭＣＰ構造に比べて高い信頼性を有することができる。
第１チップ１３５及び第２チップ２３５は、同種製品または異種製品であってもよい。特に、第１チップ１３５及び第２チップ２３５が異種製品である場合、スタック・パッケージは、システム・イン・パッケージ（ＳＩＰ）として利用することができる。例えば、第１チップ１３５はロジック素子を備え、第２チップ２３５は、メモリ素子を備えることができる。従って、スタック・パッケージは、ＭＣＰ構造及びＰＯＰ構造より長所を有しつつも、ＳＩＰ構造として容易に利用することができる。
図３ないし図５は、本発明の第２実施形態によるスタック・パッケージを示している。該第２実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図３ないし図５を参照すれば、パッケージ基板１１０ａは、ホール１１３を備えることができる。第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５が第１チップ１３５の互いに反対側面に配される。第１ボンディングパッド１４０は、第１チップ１３５の表面１３７の反対側表面１３９上、詳しくは、第１チップ１３５表面１３９の真ん中付近に配され、第１ダミーボンディングパッド１４５は、第１チップ１３５の表面１３７の縁付近に配されうる。
第１ボンディングワイヤ１５０は、ホール１１３を介して第１ボンディングパッド１４０及びパッケージ基板１１０ａを電気的に連結できる。第１ボンディングパッド１４０がパッケージ基板１１０ａ側に配されているという点で、第１チップ１３５に対する下部の半導体パッケージは、ＢＯＣ（Board On Chip）構造と呼ばれることもある。
スタック・パッケージで、第１ボンディングワイヤ１５０と第１ダミーボンディングワイヤ１５５は、遠く離れている。従って、第１ボンディングワイヤ１５０と第１ダミーボンディングワイヤ１５５とが互いに接触する心配がないために、第１ボンディングワイヤ１５０及び／または第１ダミーボンディングワイヤ１５５をそれぞれ高密度に配することができる。
図６及び図７は、本発明の第３実施形態によるスタック・パッケージを示している。該第３実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図６及び図７を参照すれば、第１ボンディングパッド１４０は、第１チップ１３５を貫通する導電性ビア１４７を利用してパッケージ基板１１０に電気的に連結することができる。従って、図１及び図２のスタック・パッケージとは異なり、第１ボンディングワイヤ１５０を省略することができる。その結果、スタック・パッケージで、第１ダミーボンディングワイヤ１５５は高密度に配することができる。例えば、ビア１４７は、貫通シリコンビア（ＴＳＶ：Through Silicon Via）であってもよい。
図８は、本発明の第４実施形態によるスタック・パッケージを示している。該第４実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図８を参照すれば、第２チップ２３５は、第１チップ１３５ａより大きい面積を有することができる。この場合、第１ダミーボンディングワイヤ１５５ａは、パッケージ基板１１０から第１チップ１３５ａ側に形成され、リバース・ボンディングタイプを有することができる。リバース・ボンディングタイプで、第１ダミーボンディングワイヤ１５５ａは、パッケージ基板１１０上にピークまで上向きになった後、第１チップ１３５ａ上に下向きになるように形成することができる。従って、第１ダミーボンディングワイヤ１５５ａのピーク付近は、第１チップ１３５ａから遠く配することができる。
これにより、第２ボンディングワイヤ２５０を長くせずとも、第１ダミーボンディングワイヤ１５５ａと第２ボンディングワイヤ２５０とを連結できる。従って、第２チップ２３５が第１チップ１３５ａより大きい場合にも、第２チップ２３５をパッケージ基板１１０に信頼性をもって連結できる。
しかし、該実施形態によるスタック・パッケージでも、図１の第１ダミーボンディングワイヤ１５５のようなフォワード・ボンディングタイプを使用することもできる。その場合、第２ボンディングワイヤ２５０の長さがさらに長くなりうる。
図９及び図１０は、本発明の第５実施形態によるスタック・パッケージを示している。該第５実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図９及び図１０を参照すれば、第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５は、第１チップ１３５の互いに異なる縁に配することができる。例えば、図９の断面を基準とするとき、第１ボンディングパッド１４０は、第１チップ１３５の一側縁に配され、第１ダミーボンディングパッド１４５は、第１チップ１３５の反対側縁に配することができる。第２ボンディングパッド２４０は、第２チップ２３５の一側にのみ形成され、例えば第１ダミーボンディングパッド１４５がある第１チップ１３５の側面に対応する第２チップ２３５の側面に形成することができる。
これにより、第１ボンディングワイヤ１５０は、第１チップ１３５の一側に配され、第１ダミーボンディングワイヤ１５５は、第１チップ１３５の反対側に配することができる。これにより、第１ボンディングワイヤ１５０と第１ダミーボンディングワイヤ１５５とが互いに接触することを避けることができ、第１ボンディングワイヤ１５０及び第１ダミーボンディングワイヤ１５５を高密度に配することができる。第２ボンディングワイヤ２５０は、第１ダミーボンディングワイヤ１５５と連結が容易なように、第１ダミーボンディングワイヤ１５５と同じ方向に配される。
図１１及び図１２は、本発明の第６実施形態によるスタック・パッケージを示している。該第６実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図１１及び図１２を参照すれば、第１ダミーボンディングワイヤ１５５ｂは、互いに分離された第１パート１５２及び第２パート１５４を含むことができる。かような構造は、前述の第１保護層１６０をエッチングして第１保護層１６０’を形成することによって生成することができる。第１パート１５２は、パッケージ基板１１０、例えばボンディングフィンガ１１５に付着され、第２パート１５４は、第１チップ１３５、例えば第１ダミーボンディングパッド１４５に付着することができる。第２ボンディングワイヤ２５０は、第１パート１５２に電気的に連結することができる。例えば、第２ボンディングワイヤ２５０の一端は、第２ボンディングパッド２４０に付着され、他端は、第１パート１５２の端部に付着することができる。
第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５は、互いに同一であってもよい。この場合、第１ボンディングパッド１４０または第１ダミーボンディングパッド１４５に連結された第１ボンディングワイヤ１５０は、パッケージ基板１１０に連結される。第１ボンディングパッド１４０または第１ダミーボンディングパッド１４５に連結された第２パート１５４は、パッケージ基板１１０に連結されない。
従って、第１ボンディングパッド１４０と第１ダミーボンディングパッド１４５とを分離し、別途に形成する必要がない。従って、スタック・パッケージの構造を単純化することができる。
図１３及び図１４は、本発明の第７実施形態によるスタック・パッケージを示している。該第７実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図１３及び図１４を参照すれば、該実施形態は、第１チップ１３５に隣接したパッケージ基板１００上に、第３チップ３３５を備える。接着層３３０はパッケージ基板１００上に形成され、第３チップ３３５は接着層３３０上に配され、パッケージ基板１００と結合される。
第３チップ３３５は、第３チップ３３５の縁に沿って交互に形成された第３ボンディングパッド３４０及び第３ダミーボンディングパッド３４５を備える。第３ボンディングワイヤ３５０は、第３ボンディングパッド３４０をパッケージ基板１１０のボンディングフィンガ１１５に連結する。ダミーボンディングワイヤ３５５は、ダミーボンディングパッド３４５をパッケージ基板１１０のボンディングフィンガ１１５に連結する。
第３チップ３３５と類似して、第１チップ１３５は、第１チップ１３５の縁に沿って交互に形成された第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５を備える。特に、第１チップ１３５は、第３チップ３３５から遠い縁の上に、第１ボンディングパッド１４０及び第１ダミーボンディングパッド１４５を備え、第３チップ３３５は、第１チップ１３５から遠い縁上に、第３ボンディングパッド３４０及び第３ダミーボンディングパッド３４５を備える。
第２チップ２３５は、第１縁２３１及び第２縁２３３を沿って配された第２ボンディングパッド２４０を備える。第２ボンディングワイヤ２５０は、第１縁２３１に沿って配された第２ボンディングパッド２４０を第２ダミーボンディングワイヤ１５５に電気的に連結する。第２ボンディングワイヤ２５０は、第２縁２３３に沿って配された第２ボンディングパッド２４０をダミーボンディングワイヤ３５５に電気的に連結する。
該実施形態で、２つのチップ１３５，３３５は、パッケージ基板１００上に配されているように図示されているが、２以上のチップがパッケージ基板１００上に配され、第２チップ２３５と類似した連結を有することもできる。
図１５及び図１６は、本発明の第８実施形態によるスタック・パッケージを示している。該第８実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図１５及び図１６を参照すれば、該実施形態は、第２チップ２３５上に第３半導体チップ４３５をさらに備えることができる。特に、接着層４３０は第２チップ２３５の第２保護層２６０’上に配され、第３チップ４３５は接着層４３０上に配される。接着層４３０は、エポキシとすることができる。
該実施形態で、第２チップ２３５は、図１及び図２で説明した第２ボンディングパッド２４０以外に、一つ以上の第２ダミーボンディングパッド２４５をさらに備えることができる。第２ダミーボンディングパッド２４５は、第２チップ２３５の回路に電気的に連結されない。一つ以上の第２ダミーボンディングワイヤ２５５の一端は、第２ダミーボンディングパッド２４５に連結され、他端は、第１ダミーボンディングワイヤ１５５に連結することができる。第２保護層２６０’は、第２ダミーボンディングワイヤ２５５の一部を露出するように形成される。
第３半導体チップ４３５は、一つ以上の第３ボンディングパッド４４０を備え、第３ボンディングワイヤ４５０は、第３ボンディングパッド４４０及び第２ダミーボンディングワイヤ２５５を電気的に連結できる。第３ボンディングパッド４４０は、第３チップ４３５の回路に電気的に連結できる。これにより、第３半導体チップ４３５の信号は、第３ボンディングワイヤ４５０、第２ダミーボンディングワイヤ２５５及び第１ダミーボンディングワイヤ１５５を経て、パッケージ基板１１０に伝えられる。第２ダミーボンディングパッド２４５、第２ダミーボンディングワイヤ２５５、第３ボンディングパッド４４０及び第３ボンディングワイヤ４５０は、アルミニウム、銅、金などを含むことができる。
第３保護層４６０は、第３チップ４３５を覆って保護するために、第３チップ４３５及び第３ボンディングワイヤ４５０上に形成される。第３保護層４６０は、エポキシ層、例えばエポキシモールディング・コンパウンドであってもよい。
図１７及び図１８は、本発明の第９実施形態によるスタック・パッケージを示している。該第９実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図１７及び図１８を参照すれば、第２ボンディングワイヤ２５０及び第１ダミーボンディングワイヤ１５５間に連結パッド１９０を介在させることができる。例えば、連結パッド１９０は、第１ダミーボンディングワイヤ１５５の露出されたピーク付近と連結されるように、第１保護層１６０上に配することができる。また、第２ボンディングワイヤ２５０は、連結パッド１９０及び第２チップ２３５を連結できる。これにより、第２チップ２３５の信号が第２ボンディングワイヤ２５０、連結パッド１９０及び第１ダミーボンディングワイヤ１５５を経て、パッケージ基板１１０に伝えられる。
該連結パッド１９０は、第１ダミーボンディングワイヤ１５５より広い面積を有することができ、従って第２ボンディングワイヤ２５０及び第１ダミーボンディングワイヤ１５５の連結信頼性を高めることができる。例えば、連結パッド１９０は、アルミニウム、銅、金などを含むことができる。
図１９及び図２０は、本発明の第１０実施形態によるスタック・パッケージを示している。該第１０実施形態は、図１１及び図１２の実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図１９及び図２０を参照すれば、連結パッド１９０’は、第１保護層１６０’上に形成され、第１パート１５２の露出部分と接触される。ボンディングワイヤ２５０は、ボンディングパッド２４０を連結パッド１９０’に連結する。連結パッド１９０’は、アルミニウム、銅、金などを含むことができる。
図２１及び図２２は、本発明の第１１実施形態によるスタック・パッケージを示している。該第１１実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図２１及び図２２を参照すれば、コンタクトホール１８６は、第１保護層１６０内に各ダミーボンディングワイヤ１５５を露出するように形成される。連結パッド１９５は、コンタクトホール１８６内に形成され、各連結パッド１９５は、それぞれ露出されたダミーボンディングワイヤ１５５に接触される。ボンディングワイヤ２５０は、ボンディングパッド２４０を各連結パッド１９５に連結する。連結パッド１９５は、アルミニウム、銅、金などを含む。
図２３は、本発明の第１２実施形態によるスタック・パッケージを示している。該第１２実施形態は、図１及び図２の第１実施形態と類似している。従って、実施形態で重複している説明は省略し、差異点のみ説明する。
図２３を参照すれば、第２チップ２３５は、図８の実施形態とは異なり、第１チップ１３５ａより大きい面積を有する。ダミーボンディングワイヤ１５５は、リバースワイヤボンディングによって形成されない。
代わりに、インターポーザ構造３１０が第１チップ１３５ａ及び第２チップ２３５間に介在され、第２ボンディングワイヤ２５０及び第２ダミーボンディングワイヤ２５５間に、電気的な連結を提供できる。インターポーザ構造３１０は、ＰＣＢなどであってもよい。下部パッド３２０は、インターポーザ構造３１０の第１面３２２上に形成される。インターポーザ構造３１０は、下部パッド３２０の少なくとも一部を、インターポーザ構造３１０の第２面３２４上に形成された上部パッド３１５と電気的に連結する。ソルダレジスト層１２２は、下部パッド３２０及び上部パッド３１５の周囲の第１面３２２及び第２面３２４上にそれぞれ形成される。ソルダレジスト層１２２は、エポキシ、シリカなどであってもよい。
ボンディングワイヤ２５０は、第２ボンディングパッド２４０をインターポーザ構造３１０の各上部パッド３１５に連結し、ダミーボンディングワイヤ１５５は、各下部パッド３２０に接触される。これにより、ボンディングワイヤ２５０は、インターポーザ構造３１０を介して、ダミーボンディングワイヤ１５５に電気的に連結される。
図２４は、前述の実施形態のいずれとも結合できる本発明の実施形態を示している。図示されているように、第２チップ２３５の一つまたはそれ以上の第２ボンディングパッド２４０は、第１チップ１３５の各ボンディングパッド１４０に連結することができる。特に、図２４は、図１及び図２の実施形態を該実施形態に応用した場合を示す。
図２５は、前述の実施形態のいずれとも結合できる本発明の実施形態を示している。図示されているように、第２チップ２３５の一つまたはそれ以上の第２ボンディングパッド２４０は、ボンディングワイヤ２５１によって各ボンディングワイヤ１５０に連結することができる。すなわち、第２チップ２３５のボンディングパッド２４０は、第１チップ１３５のボンディングパッド１４０にボンディングワイヤ２５１，１５０を介して電気的に連結することができる。特に、図２５は、図１及び図２の実施形態をこの実施形態に応用した場合を示す。
次に、本発明の実施形態によるスタック・パッケージの製造方法について説明する。
図２６Ａないし図２６Ｄは、本発明の一実施形態によるスタック・パッケージの製造方法を示している。特に、該実施形態は、図１及び図２で説明したスタック・パッケージの形成方法に係る。
図２６Ａを参照すれば、パッケージ基板１１０上に、接着層１３０を利用して第１チップ１３５を積層できる。次に、第１チップ１３５及びパッケージ基板１１０を電気的に連結する第１ボンディングワイヤ１５０を形成できる。例えば、ワイヤボンディング法を利用し、第１ボンディングワイヤ１５０の一端は、第１ボンディングパッド１４０に付着し、他端をボンディングフィンガ１１５に付着できる。
第１ダミーボンディングワイヤ１５５は、第１ダミーボンディングパッド１４５及びボンディングフィンガ１１５を連結するように形成できる。例えば、ワイヤボンディング法を利用し、第１ダミーボンディングワイヤ１５５の一端は、第１ダミーボンディングパッド１４５に付着され、他端は、ボンディングフィンガ１１５に付着することができる。第１ボンディングワイヤ１５０及び第１ダミーボンディングワイヤ１５５は、同時に形成するか、または任意の順序で形成することができる。
次に、第１チップ１３５、第１ボンディングワイヤ１５０及び第１ダミーボンディングワイヤ１５５を覆うように、パッケージ基板１１０上に、モールディング樹脂１６０’を形成できる。例えば、モールディング樹脂１６０’は、エポキシモールディング・コンパウンド（ＥＭＣ：Epoxy Molding Compound）、または適切な絶縁性樹脂を含むことができる。
選択的に、該段階で、導電性バンプ１２５を利用して第１チップ１３５の性能をテストできる。もし第１チップ１３５で欠陥が発生すれば、後続の図２６Ｂないし図２６Ｄの段階が省略され、第１チップ１３５はスクラップ処理される。
図２６Ｂを参照すれば、モールディング樹脂１６０’の一部を除去し、第１ダミーボンディングワイヤ１５５の一部を露出する第１保護層１６０を形成できる。例えば、第１保護層１６０から第１ダミーボンディングワイヤ１５５のピーク部分が露出される。
例えば、モールディング樹脂１６０’の一部の除去は、平坦化法、例えば化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）、エッチバック（etchback）などを利用できる。この場合、第１保護層１６０の表面が平坦であるという長所がある。
他の例として、モールディング樹脂１６０’の一部の除去は、局部的な除去法、例えばレーザドリリングまたは深いエッチング（deep etch）を利用することもできる。この場合、第１保護層１６０の表面が平坦ではなく、第１ダミーボンディングワイヤ１５５を露出させるための溝１８６（図２１）が第１保護層１６０に形成される。
図２６Ｃを参照すれば、第１チップ１３５上に、第２チップ２３５を積層できる。例えば、接着層２３０を利用し、第１保護層１６０上に第２チップ２３５を積層できる。
次に、第２チップ２３５及び第１ダミーボンディングワイヤ１５５を電気的に連結する第２ボンディングワイヤ２５０を形成できる。例えば、ワイヤボンディング法を利用し、第２ボンディングワイヤ２５０の一端は第２ボンディングパッド２４０に付着され、他端は第１ダミーボンディングワイヤ１５５のピーク付近に付着することができる。
図２６Ｄを参照すれば、第２チップ２３５及び第２ボンディングワイヤ２５０を覆う第２保護層２６０を形成できる。第２保護層２６０は、エポキシモールディング・コンパウンド（ＥＭＣ）または適切な絶縁性樹脂を含むことができる。
前述の方法によれば、１つのパッケージ基板１１０上に、第１チップ１３５及び第２チップ２３５を積層し、スタック・パッケージを経済的に形成できる。さらに、第２チップ２３５を積層する前に、第１チップ１３５を独立的にテストすることができる。従って、スタック・パッケージは、全体構造が完成した後で、半導体チップに対するテストが可能な一般的なＭＣＰ構造より、高い収率を有することができる。
一方、前述の図２６Ａないし図２６Ｄの実施形態は、図３ないし図５の実施形態にも応用することができる。特に、図２６Ｂに図示されているように、ボンディングパッド１４０を基板１１０にワイヤボンディングする代わりに、図３の第１チップ１３５の表面１３９上のボンディングパッド１４０は、基板１１０上のボンディングパッド１１７にワイヤボンディングすることができる。
図２６Ａないし図２６Ｄの実施形態は、図６の実施形態の形成に応用され、ただし図２６Ａに図示されているように、ボンディングパッド１４０を基板１１０にワイヤボンディングする代わりに、図６の第１チップ１３５上のボンディングパッド１４０は、図６に図示されているように、伝導性ビア（ＴＳＶ）１４７によって、基板１１０に電気的に連結することができる。
図２６Ａないし図２６Ｄの実施形態は、図８の実施形態の形成に応用され、ただしダミーボンディングワイヤ１５５ａは、ボンディングフィンガ１１５をダミーボンディングパッド１４５に連結するように、いかなるリバースボンディング技術を利用しても形成される。
図２６Ａないし図２６Ｄの実施形態は、図９及び図１０の実施形態の形成に応用され、ただし第１チップ１３５は、一側にボンディングパッド１４０を備えて反対側にダミーボンディングパッド１４５を備える。
図２６Ａないし図２６Ｄの実施形態は、図１１及び図１２の実施形態の形成に応用され、ただし図２６Ａの第１保護層１６０’は、図２７Ａに図示されているように、ダミーボンディングワイヤ１５５が第１パート１５２及び第２パート１５４に分離されるほどに除去される。さらに、図２６Ｃの段階について、ボンディングワイヤ２５０は、ボンディングパッド２４０から第１パート１５２の露出された部分を連結するように形成される。さらに、連結パッド１９０’は、図２７Ｂに図示されているように、第１パート１５２の露出された部分上に形成される。次に、図２６Ｃ及び図２６Ｄの段階が続き、ただしボンディングパッド２４０が図１９に図示されているように、連結パッド１９０’にワイヤボンディングされる。
図２６Ａないし図２６Ｄの実施形態は、図１３及び図１４の実施形態の形成に応用することができる。ここで、第３チップ３３５は、第１チップ１３５と同じ方法で、基板１１０上に形成されてワイヤボンディングされる。さらに、第２チップ２３５の側面２３３上のボンディングパッド２４０は、第３チップ３３５のダミーボンディングワイヤ３５５にワイヤボンディングされる。
他の実施形態による製造方法において、図２６Ａないし図２６Ｄの工程段階が行われる。しかし、図２６Ａないし図２６Ｄの工程段階の間、第２チップ２３５上のダミーボンディングパッド２４５は、図１５及び図１６に図示されているように、いかなるワイヤボンディング技術を利用しても、各ダミーボンディングワイヤ１５５にワイヤボンディングされる。次に、図２８に図示されているように、第２保護層２６０は、ダミーボンディングワイヤ２５５の一部を露出するように除去されて第２保護層２６０’を形成する。第２保護層２６０’は、化学的機械的研磨（ＣＭＰ）、エッチバック、レーザドリリング、ディープエッチ（deep etch）などによって除去することができｄる。
次に、図２９に図示されているように、接着層４３０が第２保護層２６０’上の第２チップ１３５上に形成される。接着物質は、エポキシであってもよい。第３チップ４３５は、接着層４３０上に配される。図１５及び図１６で説明したように、第３チップ４３５は、ボンディングパッド４４０を備える。次に、ボンディングワイヤ４５０がボンディングパッド４４０からダミーボンディングワイヤ２５５の露出部分まで形成される。図２９に図示されているように、第３保護層４６０は、第３チップ４３５上に形成される。第３保護層４６０は、エポキシモールディング・コンパウンドであってもよい。
図２６Ａないし図２６Ｄの実施形態は、図１７及び図１８の実施形態の形成に応用され、ただし図２６Ｂの工程段階後に、連結パッド１９０が図３０に図示されているように、ダミーボンディングワイヤ１５５の各露出部分上に形成される。次に、図２６Ｃ及び図２６Ｄの工程段階が行われ、ただしボンディングパッド２４０は、図１７に図示されているように、連結パッド１９０にワイヤボンディングされる。
他の実施形態で、図２６Ａの工程段階後に、第１保護層１６０は、コンタクトホール１８６を形成し、図３１に図示されているように、ダミーボンディングワイヤ１５５を露出するようにエッチングされる。エッチングは、レーザドリリング、ディープエッチなどによって行われる。
次に、コンタクトホール１８６は、導電性物質、例えばアルミニウム、銅、金などで充填されて連結パッド１９５を形成する。図２６Ｃ及び図２６Ｄの工程段階が行われ、ただしボンディングパッド２４０は、図２１に図示されているように、連結パッド１９５にワイヤボンディングされる。
他の実施形態で、図２６Ａ及び図２６Ｂの工程段階が行われる。次に、図３２に図示されているように、インターポーザ構造３１０が第１保護層１６０上に配され、下部パッド３２０がダミーボンディングワイヤ１５５の露出部分に接触される。次に、図２３に図示されているように、接着層２３０がインターポーザ構造３１０上の第１チップ１３５上に形成される。接着物質は、エポキシであってもよい。第２チップ２３５は、接着層２３０上に配される。図２３で説明した通り、第２チップ２３５は、ボンディングパッド２４０を備える。次に、ボンディングワイヤ２５０は、ボンディングパッド２３０から上部パッド３１５に連結される。第２保護層２６０は、エポキシモールディング・コンパウンドであってもよい。
図２４及び図２５の実施形態による構造を形成するための工程段階は、前述の説明から容易に分かるであろう。
スタック・パッケージ及びその製造方法は、多様な素子（device）を形成し、多様な素子応用を有する。図３３は、本発明によるスタック・パッケージを応用したカードを図示する。カード５００は、メモリカード、例えばフラッシュメモリカードであってもよい。すなわちカード５００は、消費者電子素子（consumer electronic device）、例えばデジタルカメラ、個人用コンピュータ（ＰＣ）などのための産業標準を満足するカードであってもよい。図示されているように、該実施形態は、メモリ制御器５２０に連結されたメモリ５１０を備える。メモリ５１０は、ＮＡＮＤフラッシュメモリまたはＮＯＲフラッシュメモリであり、メモリ５１０は、前述の実施形態によるスタック・パッケージによって構成することができる。しかし、メモリ５１０は、かようなメモリ構造に制限されず、本発明の実施形態によるいかなるメモリ構造も有することができる。メモリ制御器５２０は、メモリ５１０の動作を制御するための入力信号を提供する。メモリ制御器５２０は、他の素子からカード５００によって受信された制御信号に基づいてメモリ５１０を制御できる。
図３４は、スタック・パッケージのシステムへの応用を図示する。図示されているように、半導体素子６２０、例えばメモリは、コンピュータシステム６００内の中央処理装置（ＣＰＵ）５１０に連結することができる。例えば、該システム６００は、個人用コンピュータ（ＰＣ）、個人用データアシスタント（ＰＤＡ）などであってもよい。半導体素子６２０は、ＣＰＵ ６１０に直接連結されるか、またはバス６４０を介して連結することができる。図示の簡略化のために、図３４は、システム６００内のあらゆる構成を示すものではない。半導体素子６１０は、前述の実施形態のいかなるものによるスタック・パッケージでも構成することができる。
ＣＰＵ ６１０は、入／出力素子またはインターフェース６３０を介してデータを入力されたり出力する。インターフェース６３０は、周知の標準（例えば、ファイアワイヤ（firewire）、ＵＳＢなど）に適する。インターフェース６３０はまた、一つ以上のインターフェースを備えることができる。例えば、インターフェース６３０は、ファイアワイヤ・インターフェース、ＵＳＢインターフェースなどを含むことができる。半導体素子６２０は、インターフェース６３０を介してデータを入力及び／または出力できる。
発明の特定実施形態に係る以上の説明は、例示及び説明を目的に提供されるものである。従って、本発明は、前記実施形態に限定されるものではなく、本発明の技術的思想内で、当該分野で当業者によって、前記実施形態を組み合わせて実施するなど、さまざまな多くの修正及び変更が可能であるということは明白である。
本発明のスタック・パッケージ及びその製造方法は、例えば、半導体チップ関連の技術分野に効果的に適用可能である。
本発明の第１実施形態によるスタック・パッケージを示す図である。 本発明の第１実施形態によるスタック・パッケージを示す図である。 本発明の第２実施形態によるスタック・パッケージを示す図である。 本発明の第２実施形態によるスタック・パッケージを示す図である。 本発明の第２実施形態によるスタック・パッケージを示す図である。 本発明の第３実施形態によるスタック・パッケージを示す図である。 本発明の第３実施形態によるスタック・パッケージを示す図である。 本発明の第４実施形態によるスタック・パッケージを示す図である。 本発明の第５実施形態によるスタック・パッケージを示す図である。 本発明の第５実施形態によるスタック・パッケージを示す図である。 本発明の第６実施形態によるスタック・パッケージを示す図である。 本発明の第６実施形態によるスタック・パッケージを示す図である。 本発明の第７実施形態によるスタック・パッケージを示す図である。 本発明の第７実施形態によるスタック・パッケージを示す図である。 本発明の第８実施形態によるスタック・パッケージを示す図である。 本発明の第８実施形態によるスタック・パッケージを示す図である。 本発明の第９実施形態によるスタック・パッケージを示す図である。 本発明の第９実施形態によるスタック・パッケージを示す図である。 本発明の第１０実施形態によるスタック・パッケージを示す図である。 本発明の第１０実施形態によるスタック・パッケージを示す図である。 本発明の第１１実施形態によるスタック・パッケージを示す図である。 本発明の第１１実施形態によるスタック・パッケージを示す図である。 本発明の第１２実施形態によるスタック・パッケージを示す図である。 前述の実施形態のいずれのものとも結合できる本発明の実施形態を示す図である。 前述の実施形態のいずれのものとも結合できる本発明の実施形態を示す図である。 本発明の一実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の一実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の一実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の一実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明の他の実施形態によるスタック・パッケージの製造方法を示す図である。 本発明によるスタック・パッケージを応用したカードを示す図である。 本発明によるスタック・パッケージを応用したシステムを示す図である。
符号の説明
１１０，１１０ａ パッケージ基板
１１１ パッケージ基板の第１面
１１２ パッケージ基板の第２面
１１３ ホール
１１５ ボンディングフィンガ
１１７ 基板上のボンディングパッド
１２０ バンプパッド
１２２ ソルダレジスト層
１２５ 導電性バンプ
１３０，２３０，３３０，４３０ 接着層
１３５，１３５ａ 第１チップ
１３７ 第１チップの表面
１４０ 第１ボンディングパッド
１４５ 第１ダミーボンディングパッド
１４７ 伝導性ビア
１５０ 第１ボンディングワイヤ
１５２ 第１ダミーボンディングワイヤの第１パート
１５４ 第１ダミーボンディングワイヤの第２パート
１５５，１５５ａ，１５５ｂ 第１ダミーボンディングワイヤ
１６０，１６０’ 第１保護層
１８６ コンタクトホール
１９０，１９０’，１９５ 連結パッド
２３１ 第１縁
２３３ 第２縁
２３５ 第２チップ
２３７ 第２チップの表面
２４０ 第２ボンディングパッド
２４５ 第２ダミーボンディングパッド
２５０ 第２ボンディングワイヤ
２５１ ボンディングワイヤ
２５５ 第２ダミーボンディングワイヤ
２６０，２６０’ 第２保護層
３１０ インターポーザ構造
３１５ 上部パッド
３２０ 下部パッド
３２２ 上下部パッド周囲の第１面
３２４ 上下部パッド周囲の第２面
３３５ 第３チップ
３４０ 第３ボンディングパッド
３４５ 第３ダミーボンディングパッド
３５０ 第３ボンディングワイヤ
３５５ ダミーボンディングワイヤ
４３５ 第３半導体チップ
４４０ 第３ボンディングパッド
４５０ 第３ボンディングワイヤ
４６０ 第３保護層
５００ カード
５１０ メモリ
５２０ メモリ制御器
６００ コンピュータシステム
６１０ ＣＰＵ
６２０ 半導体素子
６３０ インターフェース
６４０ バス

Claims (42)

  1. パッケージ基板上に配され、少なくとも１つのダミーボンディングパッドを有する第１チップであって、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップと、
    前記第１ダミーボンディングパッド及び前記パッケージ基板に連結された第１ダミーボンディングワイヤと、
    前記第１チップの少なくとも一部分上に配され、少なくとも１つの第２ボンディングパッドを有する第２チップと、
    前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結された第１ボンディングワイヤとを備えることを特徴とするスタック・パッケージ。
  2. 前記第１チップ上に形成された少なくとも１つの第１ボンディングパッドと、
    前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結された第２ボンディングワイヤとをさらに備えることを特徴とする請求項１に記載のスタック・パッケージ。
  3. 前記第１ダミーボンディングパッド及び前記第１ボンディングパッドは、前記第１チップの同一縁に沿って、前記第１チップの同一表面上に形成されたことを特徴とする請求項２に記載のスタック・パッケージ。
  4. 前記第１ボンディングパッドは、前記第１チップの第１表面上に形成され、
    前記第１ダミーボンディングパッドは、前記第１チップの前記第１表面の反対側の第２表面上に形成されたことを特徴とする請求項２に記載のスタック・パッケージ。
  5. 前記第１ダミーボンディングパッドは、前記第１表面の縁に沿って形成され、
    前記第１ボンディングパッドは、前記第２表面の２つの反対側の縁二反対縁を基準に、前記第２表面の中心部分上に形成されたことを特徴とする請求項４に記載のスタック・パッケージ。
  6. 前記第１ボンディングパッドは、前記第１チップの表面の第１縁に沿って形成され、前記第１ダミーボンディングパッドは、前記第１チップの前記表面の第２縁に沿って形成され、前記第２縁は、前記第１縁の反対側にあることを特徴とする請求項２に記載のスタック・パッケージ。
  7. 前記第１チップは、少なくとも１つの第１ボンディングパッド及び導電性ビアを備え、前記導電性ビアは、前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  8. 前記第１ダミーボンディングパッド及び前記第１ボンディングパッドは、前記第１チップの同一縁に沿って、前記第１チップの同一表面上に形成されたことを特徴とする請求項７に記載のスタック・パッケージ。
  9. 前記第１チップは、前記第２チップより大きい面積を有することを特徴とする請求項１に記載のスタック・パッケージ。
  10. 前記第２チップは、前記第１チップより大きい面積を有することを特徴とする請求項１に記載のスタック・パッケージ。
  11. 前記第１チップに隣接した前記パッケージ基板上に配され、少なくとも１つの第３ダミーボンディングパッドを有する第３チップと、
    前記第３ダミーボンディングパッド及び前記パッケージ基板に連結された第２ダミーボンディングワイヤとをさらに備え、
    前記第２チップは、前記第１チップの少なくとも一部分上、そして前記第３チップの少なくとも一部分上に配され、
    前記第２チップは、一つ以上の第２ボンディングパッドを有し、
    前記第１ボンディングワイヤは、前記第２ボンディングパッドの一つ、及び前記第１ダミーボンディングワイヤに電気的に連結され、
    前記第２ボンディングワイヤは、前記第２ボンディングパッドの一つ、及び前記第２ダミーボンディングワイヤに電気的に連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  12. 前記第１ボンディングワイヤは、前記第２チップの表面上の前記第２ボンディングパッドの一つに電気的に連結され、前記第２チップの表面は、前記第２ボンディングワイヤが電気的に連結された第２ボンディングパッドの表面の他の縁に沿って配されたことを特徴とする請求項１１に記載のスタック・パッケージ。
  13. 前記第１チップ上に形成された少なくとも１つの第１ボンディングパッドと、
    前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結された第３ボンディングワイヤと、
    前記第３チップ上に形成された少なくとも１つの第３ボンディングパッドと、
    前記第３ボンディングパッド及び前記パッケージ基板に電気的に連結された第４ボンディングワイヤとをさらに備えることを特徴とする請求項１１に記載のスタック・パッケージ。
  14. 前記第１ダミーボンディングパッド及び前記第１ボンディングパッドは、前記第１チップの同一縁に沿って、前記第１チップの同一表面上に形成され、
    前記第３ダミーボンディングパッド及び前記第３ボンディングパッドは、前記第３チップの同一縁に沿って、前記第３チップの同一表面上に形成されたことを特徴とする請求項１３に記載のスタック・パッケージ。
  15. 前記第２チップ上に配され、第３ボンディングパッドを有する第３チップをさらに備え、
    前記第１チップは、一つ以上の第１チップダミーボンディングパッドを備え、
    前記第１ダミーボンディングワイヤは、前記第１ダミーボンディングパッドの一つ及び前記パッケージ基板に連結され、
    前記第２ダミーボンディングワイヤは、前記第１ダミーボンディングパッドの他の一つ、及び前記パッケージ基板に連結され、
    前記第２チップは、少なくとも１つの第２チップダミーボンディングパッドを有し、
    第３ダミーボンディングワイヤは、前記第２チップダミーボンディングパッド及び前記第２ダミーボンディングワイヤに連結され、
    第２ボンディングワイヤは、前記第３ボンディングパッド及び前記第３ダミーボンディングワイヤに電気的に連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  16. 前記第１チップ上に形成された少なくとも１つの第１ボンディングパッドと、
    前記第１ボンディングパッド及び前記パッケージ基板に電気的に連結された第３ボンディングワイヤをさらに備えることを特徴とする請求項１５に記載のスタック・パッケージ。
  17. 前記第１ダミーボンディングワイヤに連結された連結パッドをさらに備え、
    前記第１ボンディングワイヤは、前記連結パッドに電気的に連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  18. 前記第１チップダミーボンディングワイヤの少なくとも一部が露出されるように、前記第１チップ上に形成された保護層をさらに備え、
    前記連結パッドは、前記第１ダミーボンディングワイヤの前記露出された部分と接触しつつ、前記保護層上に形成されたことを特徴とする請求項１７に記載のスタック・パッケージ。
  19. 前記第１チップ上に形成された保護層をさらに備え、前記保護層は、前記第１ダミーボンディングワイヤの一部を露出するリセスを備え、
    前記連結パッドは、前記第１ダミーボンディングワイヤの前記露出された一部と接触しつつ、前記リセス内に形成されたことを特徴とする請求項１７に記載のスタック・パッケージ。
  20. 前記第１チップ及び第２チップ間に配されたインターポージング部材をさらに備え、前記インターポージング部材は、前記第１ボンディングワイヤ及び前記第１ダミーボンディングワイヤに連結され、前記第１ボンディングワイヤ及び前記第１ダミーボンディングワイヤを電気的に連結することを特徴とする請求項１に記載のスタック・パッケージ。
  21. 前記第２チップは、前記第１チップより大きい面積を有することを特徴とする請求項２０に記載のスタック・パッケージ。
  22. 前記第１チップは、前記第１チップの前記回路に電気的に連結された少なくとも１つの第１ボンディングパッドを有し、
    第２ボンディングワイヤは、前記第２ボンディングパッドの一つ、及び前記第１ボンディングパッドの一つに連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  23. 前記第１チップは、前記第１チップの回路に電気的に連結された第１ボンディングパッドを有し、
    第２ボンディングワイヤは、前記第１ボンディングパッド及び前記パッケージ基板に連結され、
    第３ボンディングワイヤは、前記第２ボンディングパッドの一つ及び前記第２ボンディングワイヤに電気的に連結されたことを特徴とする請求項１に記載のスタック・パッケージ。
  24. パッケージ基板上に配され、第１セットのダミーボンディングパッドを有する第１チップであって、前記第１セットのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップと、
    前記第１セットのダミーボンディングパッドの一つ、及び前記パッケージ基板にそれぞれ連結した第１セットのダミーボンディングワイヤと、
    前記第１チップの少なくとも一部分上に配され、第２セットのボンディングパッドを有する第２チップと、
    前記第２セットのボンディングパッドの一つ、及び前記第１セットのダミーボンディングワイヤの一つに電気的にそれぞれ連結された第１セットのボンディングワイヤとを備えることを特徴とするスタック・パッケージ。
  25. パッケージ基板上に配され、少なくとも１つのダミーボンディングパッドを有する第１チップであって、前記第１ダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップと、
    前記第１ダミーボンディングパッドに連結された第１ダミーボンディングワイヤパートと、
    前記パッケージ基板に連結された第２ダミーボンディングワイヤパートと、
    前記第１チップの一部分上に配され、少なくとも１つの第２ボンディングパッドを有する第２チップと、
    前記第２ボンディングパッドと、前記第２ダミーボンディングワイヤパートとに電気的に連結された第１ボンディングワイヤとを備えることを特徴とするスタック・パッケージ。
  26. 前記第２ダミーボンディングワイヤパートに連結された連結パッドをさらに備え、
    前記第１ボンディングワイヤは、前記連結パッドに電気的に連結されたことを特徴とする請求項２５に記載のスタック・パッケージ。
  27. パッケージ基板上に少なくとも１つのダミーボンディングパッドを有する第１チップを配する段階であって、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップを配する段階と、
    前記第１ダミーボンディングパッド及び前記パッケージ基板に連結された第１ダミーボンディングワイヤを形成する段階と、
    前記第１チップの少なくとも一部分上に、少なくとも１つの第２ボンディングパッドを有する第２チップを配する段階と、
    前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結された第１ボンディングワイヤを形成する段階とを含むことを特徴とするスタック・パッケージの製造方法。
  28. 前記第２チップを配する段階前に、
    前記第１チップ上に第１保護層を形成する段階と、
    前記第１ダミーボンディングワイヤの少なくとも一部が露出されるまで、前記第１保護層を除去する段階とをさらに含み、
    前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記第１ダミーボンディングワイヤの前記露出された部分に電気的に連結することを特徴とする請求項２７に記載のスタック・パッケージの製造方法。
  29. 前記第１保護層は、エポキシであることを特徴とする請求項２８に記載のスタック・パッケージの製造方法。
  30. 前記第１ダミーボンディングワイヤの前記露出された部分上に連結パッドを形成する段階をさらに含み、
    前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを特徴とする請求項２８に記載のスタック・パッケージの製造方法。
  31. 前記第２チップ上に第２保護層を形成する段階をさらに含むことを特徴とする請求項２８に記載のスタック・パッケージの製造方法。
  32. 前記第２チップを配する段階前に、
    前記第１チップ上に第１保護層を形成する段階と、
    前記第１ダミーボンディングワイヤの少なくとも一部を露出するために、前記第１保護層内にリセスを形成する段階と、
    前記リセスの少なくとも一部を連結パッドで充填する段階とをさらに含み、
    前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを特徴とする請求項２７に記載のスタック・パッケージの製造方法。
  33. 前記第２チップ上に第２保護層を形成する段階をさらに含むことを特徴とする請求項３２に記載のスタック・パッケージの製造方法。
  34. 前記第２チップを配する段階前に、
    前記第１チップ上に第１保護層を形成する段階と、
    前記第１ダミーボンディングワイヤが第１パート及び第２パートに分離されるまで、前記第１保護層を除去する段階とをさらに含み、前記第１パートは、前記第１ダミーボンディングパッドに連結され、前記第２パートは、前記パッケージ基板に連結され、
    前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記第２パートに電気的に連結することを特徴とする請求項２７に記載のスタック・パッケージの製造方法。
  35. 前記第１保護層上に前記第２パートに連結されるように連結パッドを形成する段階をさらに含み、
    前記第１ボンディングワイヤを形成する段階は、前記第１ボンディングワイヤを前記連結パッドに電気的に連結することを特徴とする請求項３４に記載のスタック・パッケージの製造方法。
  36. 前記第２チップ上に第２保護層を形成する段階をさらに含むことを特徴とする請求項３４に記載のスタック・パッケージの製造方法。
  37. 前記第１ダミーボンディングワイヤは、リバースワイヤボンディングによって形成されたことを特徴とする請求項２７に記載のスタック・パッケージの製造方法。
  38. 前記第２チップは、前記第１チップより大きい面積を有することを特徴とする請求項３７に記載のスタック・パッケージの製造方法。
  39. 前記パッケージ基板上に第１接着層を形成する段階をさらに含み、
    前記第１チップは、前記第１接着層上に配されたことを特徴とする請求項２７に記載のスタック・パッケージの製造方法。
  40. 前記第１チップ上に第１保護層を形成する段階と、
    前記第１保護層上に第２接着層を形成する段階とをさらに含み、
    前記第２チップは、前記第２接着層上に配されたことを特徴とする請求項３９に記載のスタック・パッケージの製造方法。
  41. スタック・パッケージを備えるメモリと、
    前記メモリを制御するように構成された制御器とを備え、前記スタック・パッケージは、
    パッケージ基板上に配され、少なくとも１つのダミーボンディングパッドを有する第１チップであって、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップと、
    前記第１ダミーボンディングパッド及び前記パッケージ基板に連結された第１ダミーボンディングワイヤと、
    前記第１チップの少なくとも一部分上に配され、少なくとも１つの第２ボンディングパッドを有する第２チップと、
    前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結された第１ボンディングワイヤとを備えることを特徴とするカード。
  42. バスと、
    前記バスに連結され、スタック・パッケージを備える半導体素子と、
    前記バスに連結された入／出力素子と、
    前記バスに連結され、前記入／出力素子及び前記半導体素子と前記バスを介して通信するように構成されたプロセッサとを備え、前記スタック・パッケージは、
    パッケージ基板上に配され、少なくとも１つのダミーボンディングパッドを有する第１チップであって、前記少なくとも１つのダミーボンディングパッドは、前記第１チップの回路に電気的に連結されない第１チップと、
    前記第１チップダミーボンディングパッド及び前記パッケージ基板に連結された第１ダミーボンディングワイヤと、
    前記第１チップの少なくとも一部分上に配され、少なくとも１つの第２ボンディングパッドを有する第２チップと、
    前記第２ボンディングパッド及び前記第１ダミーボンディングワイヤに電気的に連結された第１ボンディングワイヤとを備えることを特徴とするシステム。
JP2008279611A 2007-10-30 2008-10-30 スタック・パッケージ及びその製造方法 Pending JP2009111392A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070109700A KR20090043898A (ko) 2007-10-30 2007-10-30 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US12/149,601 US8030747B2 (en) 2007-10-30 2008-05-05 Stacked package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009111392A true JP2009111392A (ja) 2009-05-21

Family

ID=40581786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279611A Pending JP2009111392A (ja) 2007-10-30 2008-10-30 スタック・パッケージ及びその製造方法

Country Status (4)

Country Link
US (3) US8030747B2 (ja)
JP (1) JP2009111392A (ja)
KR (1) KR20090043898A (ja)
TW (1) TW200919691A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
CN103579171A (zh) * 2013-10-11 2014-02-12 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
US8723334B2 (en) 2012-07-27 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor package
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896126B2 (en) 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
US9009393B1 (en) 2008-09-23 2015-04-14 Marvell International Ltd. Hybrid solid-state disk (SSD)/hard disk drive (HDD) architectures
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
USRE48111E1 (en) * 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
JP5290919B2 (ja) * 2009-09-18 2013-09-18 株式会社ケーヒン 車両用電子制御装置
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8717059B2 (en) 2011-08-31 2014-05-06 Texas Instruments Incorporated Die having wire bond alignment sensing structures
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
US9069015B2 (en) * 2012-07-12 2015-06-30 Technoprobe S.P.A. Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法
US9123600B2 (en) 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US20150137389A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Semiconductor package
KR102247916B1 (ko) 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR20160095731A (ko) * 2015-02-04 2016-08-12 에스케이하이닉스 주식회사 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
KR101685545B1 (ko) * 2015-04-29 2016-12-12 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
US9607967B1 (en) * 2015-11-04 2017-03-28 Inotera Memories, Inc. Multi-chip semiconductor package with via components and method for manufacturing the same
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
CN105609480B (zh) * 2015-12-24 2018-11-30 合肥矽迈微电子科技有限公司 叠层芯片封装结构
FR3048123B1 (fr) * 2016-02-19 2018-11-16 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9941248B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US9793246B1 (en) * 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102591697B1 (ko) * 2019-03-06 2023-10-20 에스케이하이닉스 주식회사 하이브리드 와이어 본딩 구조를 포함한 스택 패키지
KR20210028438A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 메모리 장치
US11289467B2 (en) * 2019-09-04 2022-03-29 Samsung Electronics Co., Ltd. Memory device
US11069646B2 (en) * 2019-09-26 2021-07-20 Nanya Technology Corporation Printed circuit board structure having pads and conductive wire
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
TWI763070B (zh) * 2020-10-05 2022-05-01 新唐科技股份有限公司 半導體裝置及其控制方法
CN112542378B (zh) * 2020-12-01 2024-03-26 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204720A (ja) * 1998-01-14 1999-07-30 Sharp Corp 半導体装置及びその製造方法
JP2004063824A (ja) * 2002-07-30 2004-02-26 Sony Corp 半導体装置及びその製造方法
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6838766B2 (en) * 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100549311B1 (ko) 2000-08-21 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7145253B1 (en) * 2004-06-09 2006-12-05 Amkor Technology, Inc. Encapsulated sensor device
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204720A (ja) * 1998-01-14 1999-07-30 Sharp Corp 半導体装置及びその製造方法
JP2004063824A (ja) * 2002-07-30 2004-02-26 Sony Corp 半導体装置及びその製造方法
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
US8723334B2 (en) 2012-07-27 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor package
CN103579171A (zh) * 2013-10-11 2014-02-12 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
CN103579171B (zh) * 2013-10-11 2016-03-09 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ
US11942459B2 (en) 2022-02-14 2024-03-26 Western Digital Technologies, Inc. Semiconductor device package with exposed bond wires

Also Published As

Publication number Publication date
US20110312130A1 (en) 2011-12-22
US20130122653A1 (en) 2013-05-16
KR20090043898A (ko) 2009-05-07
TW200919691A (en) 2009-05-01
US8030747B2 (en) 2011-10-04
US8349651B2 (en) 2013-01-08
US20090108425A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP2009111392A (ja) スタック・パッケージ及びその製造方法
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
JP5002533B2 (ja) スタック型チップパッケージ構造
US20100052111A1 (en) Stacked-chip device
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP2014123736A (ja) 半導体パッケージ
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
US20130032947A1 (en) Semiconductor package and method of manufacturing the same
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
JP5816689B2 (ja) ダイスタッキングのための方法および半導体デバイス
US8193637B2 (en) Semiconductor package and multi-chip package using the same
JP4858692B2 (ja) チップ積層型半導体装置
US20100237491A1 (en) Semiconductor package with reduced internal stress
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP4930699B2 (ja) 半導体装置
US20130326873A1 (en) Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
EP2557594B1 (en) Semiconductor device reducing risks of a wire short-circuit and a wire flow
KR100780966B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009188328A (ja) 半導体装置
JP2008187050A (ja) システムインパッケージ装置
JP2007081093A (ja) 半導体装置
JP2005175260A (ja) 半導体装置およびその製造方法
JP2009289951A (ja) 半導体記憶装置及び積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430