JP2005116932A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005116932A
JP2005116932A JP2003351934A JP2003351934A JP2005116932A JP 2005116932 A JP2005116932 A JP 2005116932A JP 2003351934 A JP2003351934 A JP 2003351934A JP 2003351934 A JP2003351934 A JP 2003351934A JP 2005116932 A JP2005116932 A JP 2005116932A
Authority
JP
Japan
Prior art keywords
semiconductor device
external terminal
external terminals
external
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003351934A
Other languages
English (en)
Other versions
JP3879853B2 (ja
Inventor
Tetsutoshi Aoyanagi
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003351934A priority Critical patent/JP3879853B2/ja
Priority to CNB200410011783XA priority patent/CN100337327C/zh
Priority to US10/956,050 priority patent/US7141873B2/en
Publication of JP2005116932A publication Critical patent/JP2005116932A/ja
Application granted granted Critical
Publication of JP3879853B2 publication Critical patent/JP3879853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の外部端子に加えられる応力を緩和することにある。
【解決手段】半導体装置は、半導体チップ１０と、半導体チップ１０が搭載された配線基板２０と、配線基板２０に設けられた複数の外部端子４０と、を含む。複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上の第２の外部端子４４，４５，４６，４７とを含む。第１の外部端子４２は、ろう材からなる。第２の外部端子４４，４５，４６，４７は、ろう材とろう材中に分散され樹脂からなる複数の粒子とを含む。複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子４４，４５，４６，４７となっている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置が回路基板に実装される形態では、半導体装置の外部端子に加えられる応力（熱ストレス）を緩和することが重要である。外部端子は、ハンダボールなどで構成され、半導体装置の電気的接合部（ランド）に設けられる。従来、電気的接合部の平面形状を変更するなどによって、外部端子への応力集中を避けていたがそれには限界があった。
本発明の目的は、半導体装置の外部端子に加えられる応力を緩和することにある。
特開２００１−９３３２９号公報
（１）本発明に係る半導体装置は、
半導体チップと、
前記半導体チップが搭載された配線基板と、
前記配線基板に設けられた複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（２）この半導体装置において、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された複数対が前記第２の外部端子となっていてもよい。
（３）この半導体装置において、
前記複数の外部端子の配列領域の外形は四辺形をなし、
前記第２の外部端子は、前記四辺形の角部の領域に配置されていてもよい。これによれば、四辺形の角部に加えられる応力を効果的に緩和することができる。
（４）本発明に係る半導体装置は、
第１の半導体チップを含む第１の半導体装置と、
第２の半導体チップを含む第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続する複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２つ以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（５）本発明に係る半導体装置は、
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の対向する角部の領域に配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、配列領域の長方形の対向する角部の領域に配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、配列領域の長方形の対向する角部の領域に配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（６）本発明に係る半導体装置は、
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の各短辺に沿った領域の端部に配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、配列領域の長方形の短辺に沿った領域に配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、配列領域の長方形の短辺に沿った領域に配置された一対には、配線基板の膨張又は収縮による応力が加えられやすい。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（７）この半導体装置において、
前記第１の半導体装置は、
前記第１の半導体チップがフェースアップ実装された第１の配線基板と、
前記第１の半導体チップを封止する樹脂封止部と、
をさらに含んでもよい。これによれば、第１の半導体装置が樹脂封止部を有する場合、第１の半導体装置と第２の半導体装置の間の熱膨張率の差が大きくなるため、外部端子に応力が加えられやすいのでより効果的である。
（８）この半導体装置において、
前記第２の半導体装置は、前記第２の半導体チップがフェースダウン実装された第２の配線基板をさらに含み、
前記複数の外部端子は、前記第２の半導体チップの外側の領域に配列されていてもよい。
（９）この半導体装置において、
前記第２の外部端子に隣接する外部端子は、前記第２の外部端子と同一の構成を有してもよい。これによれば、より効果的に応力を緩和することができる。
（１０）この半導体装置において、
前記第２の外部端子は、それぞれの前記粒子の表面をコーティングしてなる導体皮膜をさらに含んでもよい。これによれば、粒子の表面が導体皮膜によってコーティングされているので、第２の外部端子の電気的特性の向上を図ることができる。例えば、複数の粒子が密集しても導体皮膜同士が接触するため、粒子間にも電気が流れることになり、絶縁部分の拡大を防止することができる。
（１１）この半導体装置において、
前記粒子は、熱硬化されていてもよい。これによれば、第２の外部端子を加熱溶融したときに、粒子が溶融することがない（又は溶融しにくい）ので、加熱溶融後も複数の粒子が分散した状態を維持することができる。したがって、加熱溶融後も第２の外部端子の応力緩和を図ることができる。
（１２）本発明に係る回路基板は、上記半導体装置が搭載されてなる。
（１３）本発明に係る電子機器は、上記半導体装置を有する。
（１４）本発明に係る半導体装置の製造方法は、
半導体チップが搭載された配線基板に複数の外部端子を設けることを含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子をろう材で形成し、
前記第２の外部端子をろう材中に樹脂からなる複数の粒子を分散させることによって形成し、
前記複数の外部端子を、他のいずれの一対よりも互いに離れて配置した一対が前記第２の外部端子となるように設ける。本発明によれば、複数の外部端子を、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となるように設ける。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置の平面図であり、図２は図１のII−II線断面図であり、図３は図１のIII−III線断面図である。図４は図３の部分拡大図である。本実施の形態に係る半導体装置は、半導体チップ１０と、配線基板２０と、複数の外部端子４０と、を含む。
半導体チップ１０には、集積回路（図示しない）が形成され、集積回路に電気的に接続された複数の電極１２が形成されている。複数の電極１２は、半導体チップ１０における集積回路側の面に形成されていてもよい。複数の電極１２は、半導体チップ１０の表面の４辺又は２辺に沿った領域に形成されていてもよい。電極１２は、パッド（例えばＡｌパッド）を有する。半導体チップ１０を配線基板２０にフェースダウン実装する場合には、電極１２はパッド上のバンプ（例えば金バンプ）をさらに有してもよい。なお、半導体チップ１０の電極１２の形成された面には、パッシベーション膜（図示しない）が形成されている。
図２に示すように、配線基板２０は、ベース基板２２と、ベース基板２２に形成された配線パターン２４と、を含む。配線基板２０は半導体装置のインターポーザであってもよい。ベース基板２２は、有機系の樹脂基板（例えばエポキシ基板、ポリイミド基板）であることが多いが、無機系の基板（例えばガラス基板、セラミック基板）であってもよく、あるいは有機系・無機系の複合構造の基板（例えばガラスエポキシ基板）であってもよい。配線パターン２４は、ベース基板２２の両面に形成されていてもよい。配線パターン２４の一部がスルーホール２６となって、配線基板２０の両面の電気的導通を図ってもよい。
図２に示すように、半導体チップ１０は配線基板２０にフェースダウン実装されていてもよい。詳しくは、半導体チップ１０は、電極１２の形成面が配線基板２０に対向している。電極１２と配線パターン２４の電気的接合は、異方性導電材料３０によって図ってもよい。異方性導電材料３０は、異方性導電フィルム又は異方性導電ペーストのいずれでもよく、バインダに複数の導電粒子３２が分散している。導電粒子３２が電極１２と配線パターン２４との間に介在することによって両者間の電気的接合を図ることができる。その他の電気的接合形態として、導電樹脂ペーストによるもの、金属接合（例えばＡｕ−Ａｕ接合、Ａｕ−Ｓｎ接合又はハンダ接合）、絶縁樹脂の収縮力による形態などを適用してもよい。金属接合の場合には、半導体チップ１０と配線基板２０との間に樹脂（アンダーフィル樹脂）を充填してもよい。
変形例として、半導体チップ１０は、配線基板２０にフェースアップ実装されていてもよい。詳しくは、半導体チップ１０は、電極１２の形成面とは反対の面が配線基板２０に対向していてもよい。電極１２と配線パターン２４との電気的接合は、ワイヤによって図ることができる。その場合、半導体チップ１０は全体を樹脂封止することが好ましい。
ベース基板２２には、配線パターン２４の一部として複数の電気的接合部２８が形成されている。電気的接合部２８はランドであってもよい。本実施の形態では、電気的接合部２８に外部端子４０が設けられる。電気的接合部２８は、ベース基板２２における半導体チップ１０が搭載された面とは反対の面に形成されていてもよいし、ベース基板２２における半導体チップ１０が搭載された面と同じ面（例えば半導体チップ１０の外側の領域）に形成されていてもよい。すなわち、外部端子４０は、半導体チップ１０が搭載された面とは反対の面に設けられてもよいし、半導体チップ１０が搭載された面と同じ面（例えば半導体チップ１０の外側の領域）に設けられてもよい。
外部端子４０は導電性を有する。外部端子４０は、ボール状をなしていてもよい。ボール状とは、必ずしも完全な球体である必要はなく、球体の一部であってもよいし、あるいは塊状をなしていればよい。複数の外部端子４０は、半導体チップ１０に電気的に接続されており、複数行複数列に配列されていてもよい。複数の外部端子４０の配列領域４８の外形は、四辺形（例えば正方形又は長方形）をなしていてもよい。配線基板２０には少なくとも３つ以上（多くの場合ｎ×ｎ個（ｎは自然数））の外部端子４０が設けられる。
図１に示すように、複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上（図１では４つ）の第２の外部端子４４，４５，４６，４７と、を有する。第１の外部端子４２は、主成分がろう材からなる。ろう材は、軟ろう又は硬ろうのいずれであってもよい。ろう材としてハンダを使用してもよい。第１の外部端子４２は周知のハンダボールであってもよく、例えばフラックスなどを含有していてもよい。本実施の形態では、第１の外部端子４２には、後述の樹脂からなる粒子は含有されていない。
図４に示すように、第２の外部端子４４は、主成分となるろう材５０と、ろう材５０中に分散され樹脂からなる複数の粒子５２と、を含む。ろう材５０はすでに説明した通りであり、その組成は限定されるものではないが、例えばスズ（Ｓｎ）とその他の金属化合物（例えば銀（Ａｇ）及び銅（Ｃｕ））から構成されていてもよい。ろう材５０中にさらにフラックスが混入されていてもよい。第２の外部端子４４は、いわゆる樹脂分散ハンダボールであってもよい。これによれば、複数の粒子５２によって、第２の外部端子４４に加えられる応力を緩和することができる。詳しくは、樹脂はろう材５０よりも柔らかいので、複数の粒子５２によって応力を吸収又は分散することが可能になる。また、粒子５２は、複数が分散されているのでろう材５０との不濡れも生じにくい。
粒子５２の樹脂の成分は限定されないが、例えば、ポリスチレン、ジビニルベンゼンなどを使用してもよい。粒子５２は、熱硬化性樹脂で形成されていてもよい。その場合、粒子５２は熱硬化したもの（例えば熱硬化が完了又は半分以上進行したもの）であってもよい。これによれば、第２の外部端子４４を加熱溶融（例えばリフロー）したときに、粒子５２が溶融することがない（又は溶融しにくい）ので、加熱溶融後も複数の粒子５２が分散した状態を維持することができる。したがって、加熱溶融後も第２の外部端子４４の応力緩和を図ることができる。
図４に示す例では、第２の外部端子４４は、それぞれの粒子５２の表面をコーティングしてなる導体皮膜５４をさらに含む。導体皮膜５４は、金属皮膜（例えば銅（Ｃｕ））であってもよく、例えばメッキ処理（例えば電気メッキ又は無電解メッキ）によって形成することができる。これによれば、粒子５２の表面が導体皮膜５４によってコーティングされているので、第２の外部端子４４の電気的特性の向上を図ることができる。例えば、複数の粒子５２が密集しても導体皮膜５４同士が接触するため、粒子５２間にも電気が流れることになり、絶縁部分の拡大を防止することができる。
次に、複数の外部端子４０の配列について説明する。図１に示すように、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子４４，４５となっている。すなわち、複数の外部端子４０の配列領域（２点鎖線で囲まれた領域）４８の一方の端部に第２の外部端子４４が配置され、他方の端部に第２の外部端子４５が配置されている。そして、第２の外部端子４４，４５間の距離は、他のいずれの一対の外部端子間の距離よりも長くなっている。配列領域４８の外形が四辺形をなす場合、第２の外部端子４４，４５は、四辺形の対向する角部の領域に配置される。言い換えれば、図３に示すように、第２の外部端子４４，４５は、四辺形の対角線上の両端部に配置される。なお、一対の第２の外部端子４４，４５以外の、残りの外部端子の全てが第１の外部端子４２であってもよい。
図１に示す例では、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された複数対が第２の外部端子４４，４５，４６，４７となっている。詳しくは、第２の外部端子４４，４５が対をなし、第２の外部端子４６，４７が対をなしている。第２の外部端子４６，４７の距離は、他のいずれの一対の外部端子間の距離よりも長くなっており、第２の外部端子４４，４５の距離と同じになっている。配列領域４８の外形が四辺形をなす場合、第２の外部端子４４，４５，４６，４７は、四辺形の全ての角部の領域に配置される。言い換えれば、図３に示すように、第２の外部端子４４，４５は、四辺形の一方の対角線上の両端部に配置され、第２の外部端子４６，４７は、四辺形の他方の対角線上の両端部に配置されている。なお、図１に示すように、一対の第２の外部端子４４，４５，４６，４７以外の、残りの外部端子の全てが第１の外部端子４２であってもよい。
複数の外部端子４０の電気的接合部２８への配置方法は限定されず、例えばスルーホール２６が図示する例とは別に貫通穴を有する場合には貫通穴から吸引することによってボール状の外部端子４０を吸着してもよい。第１の外部端子４２を吸着した後に、第２の外部端子４４，４５，４６，４７を吸着してもよい。あるいはその逆でもよい。
本実施の形態によれば、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対（例えば四辺形の配列領域の角部の領域）が第２の外部端子４４，４５となっている。かかる部分には、配線基板２０の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子４４，４５を配置することによって、応力を効果的に緩和することができる。
図５は、本実施の形態に係る第２の外部端子の製造方法を説明する図である。まず、るつぼ５６内で、溶融したろう材５０中に樹脂からなる複数の粒子５２を混入する。混入前に、粒子５２はすでに熱硬化させておいてもよい。混入前に、粒子５２の表面を導体皮膜５４によってコーティングしてもよい。コーティング方法として上述のメッキ処理を適用することができる。加熱溶融した液状のろう材５０を、ノズル５８から滴下させるとともに冷却する。その場合に、滴下する液状のろう材５０に対して、所定の方向、周波数及び振幅の振動を伝達させる。こうして、液状の流れがくびれるとともに、冷却によって固形となり、第２の外部端子４４をボール状に形成することができる。
図６は、本実施の形態の変形例に係る半導体装置を示す図である。本変形例では、第２の外部端子４４に隣接する外部端子は、第２の外部端子４４と同一の構成を有する。すなわち、第２の外部端子４４に隣接する外部端子は、主成分となるろう材と、ろう材中に分散され樹脂からなる複数の粒子とを少なくとも含む。粒子は導体皮膜でコーティングされていてもよい。１つの第２の外部端子４４に隣接する外部端子が複数ある場合、そのうちのいずれか１つが第２の外部端子４４と同一の構成を有してもよい。図６に示す例では、第２の外部端子４４に対して１行隣の外部端子６０と、第２の外部端子４４に対して１列隣の外部端子６２と、第２の外部端子４４に対して斜め隣（１行隣であって１列隣）の外部端子６４と、のそれぞれが第２の外部端子４４と同一の構成を有する。それらのうちのいずれか１つが第２の外部端子４４と同一の構成を有していてもよい。なお、図６に示すように、第２の外部端子４４と対をなす第２の外部端子４５に隣接する外部端子も同様であってもよく、第２の外部端子４６，４７のそれぞれに隣接する外部端子も同様であってもよい。図６に示す例では、配列領域４８の角部の領域に、樹脂からなる粒子を含む外部端子（第２の外部端子及びそれと同一の構成を有する外部端子）が４つずつ配置されている。
本実施の形態に係る半導体装置の製造方法は、半導体チップ１０が搭載された配線基板２０に複数の外部端子４０を設けることを含む。複数の外部端子４０は、第１の外部端子４２と、第２の外部端子４４，４５，４６，４７とを含み、それらの配列はすでに説明した内容を適用することができ、その効果もすでに説明した通りである。
（第２の実施の形態）
図７は本発明の第２の実施の形態に係る半導体装置の平面図であり、図８は図７のVIII−VIII線断面図である。なお、本実施の形態においては第１の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
図８に示すように、半導体装置（スタック型半導体装置）は、第１及び第２の半導体装置７０，８０を有し、上述の複数の外部端子４０が上下の半導体装置を電気的に接合するように両者間に介在している。詳しくは、第１の半導体装置７０は、半導体チップ７２と、半導体チップ７２が搭載された配線基板７４とを有し、配線基板７４には配線パターンの一部として電気的接合部（例えばランド）７８が形成されている。半導体チップ７２は配線基板７４にフェースアップ実装されていてもよい。半導体チップ７２はワイヤボンディングされ、全体が樹脂封止部７６によって封止されていてもよい。第２の半導体装置８０は、半導体チップ８２と、半導体チップ８２が搭載された配線基板８４とを有し、配線基板８４には配線パターンの一部として電気的接合部（例えばランド）８６が形成されている。半導体チップ８２は配線基板８４にフェースダウン実装されていてもよい。電気的接合部８６は、配線基板８４の両面に形成されていてもよい。外部端子４０は、第１の半導体装置７０の電気的接合部７８と、第２の半導体装置８０の電気的接合部８６との間に介在している。複数の外部端子４０は配列領域４８内に配列され、半導体チップ８２の外側の領域に配列されていてもよい。複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上の（図７では４つ）の第２の外部端子４４，４５，４６，４７と、を有する。第１及び第２の外部端子の配列形態は、第１の実施の形態で説明した内容を適用することができる。本実施の形態では、スタックされた複数の半導体装置間の外部端子に加えられる応力を緩和することができる。特に、第１の半導体装置７０が樹脂封止部７６を有する場合、第１の半導体装置７０と第２の半導体装置８０の間の熱膨張率の差が大きくなるため、外部端子４０に応力が加えられやすいので本実施の形態を適用すると効果的である。
図８に示す例では、最下層の第２の半導体装置８０には、第１の半導体装置７０とは反対の面側の電気的接合部８６に外部端子４０が設けられている。これによって、スタックされた複数の半導体装置を回路基板に実装することができ、その効果はすでに記載した通りである。なお、第１及び第２の半導体装置７０，８０の間、すなわち複数の外部端子４０の周囲はアンダーフィル材９２によって樹脂封止されていてもよい。
（第３の実施の形態）
図９は本発明の第３の実施の形態に係る半導体装置の平面図であり、図１０は図９のＸ−Ｘ線断面図である。なお、本実施の形態においては第１及び第２の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
半導体装置（スタック型半導体装置）は、複数の第１の半導体装置１００，１１０と、それぞれの第１の半導体装置１００，１１０が互いにオーバーラップしないように搭載された第２の半導体装置８０とを有する。第１の半導体装置１００，１１０はそれぞれ平面的に異なる位置に設けられている。第１の半導体装置１００は、第１の半導体チップ１１２と、第１の半導体チップ１１２が搭載された配線基板１１４とを有し、第１の半導体チップ１１２は樹脂封止部１１６によって樹脂封止されていてもよい。第１の半導体装置１１０は、第１の半導体装置１００と同様の構成を有してもよい。
複数の外部端子１２０（又は複数の外部端子１３０）は、第１の半導体装置１００（又は第１の半導体装置１１０）と第２の半導体装置８０の間に介在して両者を電気的に接合する。複数の外部端子１２０，１３０は、それぞれの第１の半導体装置１００，１１０に対応して複数グループ（図９では２グループ）に分割されている。複数の外部端子１２０は、第１の半導体装置１００の電気的接合部１０８と、第２の半導体装置８０の電気的接合部８６との間に介在し、複数の外部端子１３０は、第１の半導体装置１１０の電気的接合部１１８と、第２の半導体装置８０の電気的接合部８６との間に介在している。複数の外部端子１２０，１３０は、少なくとも１つの第１の外部端子１２２，１３２と、２以上の第２の外部端子１２４〜１２７，１３４〜１３７とを有する。図９に示すように、各グループの配列領域１２８，１３８ごとに、第１及び第２の外部端子が設けられていてもよい。第１及び第２の外部端子の配列形態は、第１の実施の形態で説明した内容を適用することができる。
図９に示す例では、各配列領域１２８，１３８は、長方形をなしている。そして、少なくとも１つ（図９では全部）のグループのうち、長方形の対向する角部の領域に配置された一対が第２の外部端子１２４〜１２７，１３４〜１３７となっている。その他の詳細は、上述した内容を適用することができる。
（第４の実施の形態）
図１１は、本発明の第４の実施の形態に係る半導体装置の平面図である。なお、本実施の形態においては第１〜第３の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
半導体装置（スタック型半導体装置）は、複数の第１の半導体装置１００，１１０と、それぞれの第１の半導体装置１００，１１０が互いにオーバーラップしないように搭載された第２の半導体装置８０とを有する。本実施の形態では、半導体装置は、それぞれの第１の半導体装置１００，１１０に対応して複数グループに分割された複数の外部端子１４０，１５０を有する。本実施の形態では、第１及び第２の外部端子の配列形態が第３の実施の形態とは異なっている。
図１１に示す例では、各グループの配列領域１４８，１５８は長方形をなしており、そのうちの少なくとも１つ（図１１では全部）のグループのうち、長方形の各短辺に沿った領域に配置された一対が第２の外部端子１４４，１４６，１５４，１５６となっている。第２の外部端子１４４，１４６（又は第２の外部端子１５４，１５６）は、配列領域１４８（又は配列領域１５８）の端部（最も外側の領域）に配置されている。長方形の短辺に沿った領域に配置される外部端子が複数である場合には、そのうちの１つ又は複数（例えば全部）が第２の外部端子となっていてもよい。一対の第２の外部端子１４４，１４６は、同一の列（図１１の縦方向の並び）に配列されていてもよいし、異なる列に配列されていてもよい。
図１２には、上述の実施の形態に係る半導体装置が実装された回路基板１０００が示されている。実装方法としては、半導体装置の外部端子を加熱溶融（リフロー）して、両者を電気的に接合する。これによれば、実装時及びその後の熱ストレスに対して、半導体装置の外部端子に加えられる応力の緩和を図ることができる。本実施の形態に係る電子機器として、図１３にはノート型パーソナルコンピュータ２０００が示され、図１４には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る半導体装置の平面図である。 図２は、図１のII−II線断面図である。 図３は、図１のIII−III線断面図である。 図４は、図３の部分拡大図である。 図５は、本発明の第１の実施の形態に係る半導体装置の外部端子の製造方法を説明する図である。 図６は、本発明の第１の実施の形態の変形例に係る半導体装置の平面図である。 図７は、本発明の第２の実施の形態に係る半導体装置の平面図である。 図８は、図７のVIII−VIII線断面図である。 図９は、本発明の第３の実施の形態に係る半導体装置の平面図である。 図１０は、図９のＸ−Ｘ線断面図である。 図１１は、本発明の第４の実施の形態に係る半導体装置の平面図である。 図１２は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。 図１３は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。 図１４は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…半導体チップ １２…電極 ２０…配線基板 ４０…外部端子
４２…第１の外部端子 ４４，４５，４６，４７…第２の外部端子 ４８…配列領域
５０…ろう材 ５２…粒子 ５４…導体皮膜 ７０…第１の半導体装置
７２…半導体チップ ７４…配線基板 ７６…樹脂封止部 ８０…第２の半導体装置
８２…半導体チップ ８４…配線基板 １００，１１０…第１の半導体装置
１２０，１３０…外部端子

Claims (14)

  1. 半導体チップと、
    前記半導体チップが搭載された配線基板と、
    前記配線基板に設けられた複数の外部端子と、
    を含み、
    前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
    前記第１の外部端子は、ろう材からなり、
    前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
    前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている半導体装置。
  2. 請求項１記載の半導体装置において、
    前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された複数対が前記第２の外部端子となっている半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記複数の外部端子の配列領域の外形は四辺形をなし、
    前記第２の外部端子は、前記四辺形の角部の領域に配置されてなる半導体装置。
  4. 第１の半導体チップを含む第１の半導体装置と、
    第２の半導体チップを含む第２の半導体装置と、
    前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続する複数の外部端子と、
    を含み、
    前記複数の外部端子は、少なくとも１つの第１の外部端子と、２つ以上の第２の外部端子とを含み、
    前記第１の外部端子は、ろう材からなり、
    前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
    前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている半導体装置。
  5. 第１の半導体チップを含む複数の第１の半導体装置と、
    第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
    前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
    を含み、
    前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
    前記第１の外部端子は、ろう材からなり、
    前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
    前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
    少なくとも１つのグループのうち、前記長方形の対向する角部の領域に配置された一対が前記第２の外部端子となっている半導体装置。
  6. 第１の半導体チップを含む複数の第１の半導体装置と、
    第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
    前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
    を含み、
    前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
    前記第１の外部端子は、ろう材からなり、
    前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
    前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
    少なくとも１つのグループのうち、前記長方形の各短辺に沿った領域の端部に配置された一対が前記第２の外部端子となっている半導体装置。
  7. 請求項４から請求項６のいずれかに記載の半導体装置において、
    前記第１の半導体装置は、
    前記第１の半導体チップがフェースアップ実装された第１の配線基板と、
    前記第１の半導体チップを封止する樹脂封止部と、
    をさらに含む半導体装置。
  8. 請求項４から請求項７のいずれかに記載の半導体装置において、
    前記第２の半導体装置は、前記第２の半導体チップがフェースダウン実装された第２の配線基板をさらに含み、
    前記複数の外部端子は、前記第２の半導体チップの外側の領域に配列されてなる半導体装置。
  9. 請求項１から請求項８のいずれかに記載の半導体装置において、
    前記第２の外部端子に隣接する外部端子は、前記第２の外部端子と同一の構成を有する半導体装置。
  10. 請求項１から請求項９のいずれかに記載の半導体装置において、
    前記第２の外部端子は、それぞれの前記粒子の表面をコーティングしてなる導体皮膜をさらに含む半導体装置。
  11. 請求項１から請求項１０のいずれかに記載の半導体装置において、
    前記粒子は、熱硬化されてなる半導体装置。
  12. 請求項１から請求項１１のいずれかに記載の半導体装置が搭載された回路基板。
  13. 請求項１から請求項１１のいずれかに記載の半導体装置を有する電子機器。
  14. 半導体チップが搭載された配線基板に複数の外部端子を設けることを含み、
    前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
    前記第１の外部端子をろう材で形成し、
    前記第２の外部端子をろう材中に樹脂からなる複数の粒子を分散させることによって形成し、
    前記複数の外部端子を、他のいずれの一対よりも互いに離れて配置した一対が前記第２の外部端子となるように設ける半導体装置の製造方法。
JP2003351934A 2003-10-10 2003-10-10 半導体装置、回路基板及び電子機器 Expired - Fee Related JP3879853B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003351934A JP3879853B2 (ja) 2003-10-10 2003-10-10 半導体装置、回路基板及び電子機器
CNB200410011783XA CN100337327C (zh) 2003-10-10 2004-09-29 半导体器件及其制造方法
US10/956,050 US7141873B2 (en) 2003-10-10 2004-10-04 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003351934A JP3879853B2 (ja) 2003-10-10 2003-10-10 半導体装置、回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2005116932A true JP2005116932A (ja) 2005-04-28
JP3879853B2 JP3879853B2 (ja) 2007-02-14

Family

ID=34543024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003351934A Expired - Fee Related JP3879853B2 (ja) 2003-10-10 2003-10-10 半導体装置、回路基板及び電子機器

Country Status (3)

Country Link
US (1) US7141873B2 (ja)
JP (1) JP3879853B2 (ja)
CN (1) CN100337327C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP2015530762A (ja) * 2012-10-08 2015-10-15 クアルコム，インコーポレイテッド 積層されたマルチチップ集積回路パッケージ
JP2021048330A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 基板の接続構造

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR101403865B1 (ko) * 2011-12-16 2014-06-10 제일모직주식회사 이방성 도전 필름용 조성물, 이방성 도전 필름 및 반도체 장치
JP5993248B2 (ja) * 2012-08-27 2016-09-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9972609B2 (en) * 2016-07-22 2018-05-15 Invensas Corporation Package-on-package devices with WLP components with dual RDLs for surface mount dies and methods therefor
US11183458B2 (en) * 2016-11-30 2021-11-23 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging structure and method
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10818602B2 (en) 2018-04-02 2020-10-27 Amkor Technology, Inc. Embedded ball land substrate, semiconductor package, and manufacturing methods
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
JP1686546S (ja) * 2020-05-13 2021-05-31

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JPH11254185A (ja) 1998-03-10 1999-09-21 Mitsui High Tec Inc フレックス接合材
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP3217041B2 (ja) 1999-04-15 2001-10-09 埼玉日本電気株式会社 電子部品の実装構造
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP2001093329A (ja) 1999-09-20 2001-04-06 Sekisui Chem Co Ltd 半田メッキ高分子微球体及び接続構造体
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US8793868B2 (en) 2005-12-14 2014-08-05 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9451702B2 (en) 2005-12-14 2016-09-20 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9768122B2 (en) 2005-12-14 2017-09-19 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
US10134680B2 (en) 2005-12-14 2018-11-20 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
JP2015530762A (ja) * 2012-10-08 2015-10-15 クアルコム，インコーポレイテッド 積層されたマルチチップ集積回路パッケージ
US9406649B2 (en) 2012-10-08 2016-08-02 Qualcomm Incorporated Stacked multi-chip integrated circuit package
JP2021048330A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 基板の接続構造
JP7234876B2 (ja) 2019-09-20 2023-03-08 株式会社村田製作所 基板の接続構造

Also Published As

Publication number Publication date
CN1606154A (zh) 2005-04-13
CN100337327C (zh) 2007-09-12
US20050098885A1 (en) 2005-05-12
US7141873B2 (en) 2006-11-28
JP3879853B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
JP3879853B2 (ja) 半導体装置、回路基板及び電子機器
US12009343B1 (en) Stackable package and method
US20180012831A1 (en) Semiconductor device
KR20140041496A (ko) 적층된 페이스-다운 접속된 다이들을 구비한 멀티-칩 모듈
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
US9754870B2 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2011018935A (ja) 半導体装置の製造方法
JP2008159955A (ja) 電子部品内蔵基板
JP5320165B2 (ja) 半導体装置
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2000022039A (ja) 半導体装置及びその製造方法
JP4777692B2 (ja) 半導体装置
JP2008078238A (ja) 電子部品の実装構造及び電子部品の実装方法
JP4494249B2 (ja) 半導体装置
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2005116931A (ja) 電気的接合用端子及びその製造方法、半導体装置及びその実装方法
JP2009130074A (ja) 半導体装置
KR20240096080A (ko) 반도체 패키지

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees