CN116613157A - 芯片堆叠结构及其制作方法、电子设备 - Google Patents

芯片堆叠结构及其制作方法、电子设备 Download PDF

Info

Publication number
CN116613157A
CN116613157A CN202310900874.1A CN202310900874A CN116613157A CN 116613157 A CN116613157 A CN 116613157A CN 202310900874 A CN202310900874 A CN 202310900874A CN 116613157 A CN116613157 A CN 116613157A
Authority
CN
China
Prior art keywords
pad
chip
filler
bonding pad
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310900874.1A
Other languages
English (en)
Other versions
CN116613157B (zh
Inventor
曲林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202310900874.1A priority Critical patent/CN116613157B/zh
Publication of CN116613157A publication Critical patent/CN116613157A/zh
Application granted granted Critical
Publication of CN116613157B publication Critical patent/CN116613157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供一种芯片堆叠结构及其制作方法、电子设备，涉及芯片制造技术领域，用于解决如何提高芯片堆叠结构的可靠性的问题。该芯片堆叠结构包括第一裸芯片、第二裸芯片以及第一金属键合结构。第一裸芯片包括第一表面。第二裸芯片与第一裸芯片层叠设置；第二裸芯片包括第二表面，第二表面与第一表面相面对。第一金属键合结构包括第一焊盘和第二焊盘，第一焊盘设置于第一表面，第二焊盘设置于第二表面且位于第一焊盘和第二表面之间；第一焊盘和第二焊盘两者中的一者包括第一环形段，另一者与第一环形段键合。

Description

芯片堆叠结构及其制作方法、电子设备
技术领域
本申请涉及芯片制造技术领域，尤其涉及一种芯片堆叠结构及其制作方法、电子设备。
背景技术
随着半导体工艺的不断发展，用户对个人电脑、手机、数码相机等电子设备的系统性能的要求越来越高。为了获得更高的系统性能，可以采用堆叠键合技术将多个芯片进行垂直的堆叠互连，以减小占地面，降低信号延迟和功耗、提高集成度。然而，现有的芯片堆叠键合工艺，可靠性较差。
发明内容
本申请实施例提供一种芯片堆叠结构及其制作方法、电子设备，用于解决如何提高芯片堆叠结构的可靠性的问题。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，本申请实施例提供了一种芯片堆叠结构，该芯片堆叠结构包括第一裸芯片、第二裸芯片以及第一金属键合结构。第一裸芯片包括第一表面。第二裸芯片与第一裸芯片层叠设置；第二裸芯片包括第二表面，第二表面与第一表面相面对。第一金属键合结构包括第一焊盘和第二焊盘，第一焊盘设置于第一表面，第二焊盘设置于第二表面且位于第一焊盘和第二表面之间；第一焊盘和第二焊盘两者中的一者包括第一环形段，另一者与第一环形段键合。
本申请实施例提供的芯片堆叠结构，通过使设置于第一裸芯片上的第一焊盘以及设置于第二裸芯片上的第二焊盘两者中的一者包括第一环形段，另一者通过热压键合与第一环形段键合，能够实现第一裸芯片和第二裸芯片之间的连接且电导通（互连）。由于第一焊盘和第二焊盘两者键合的面积较小，在向第一裸芯片和第二裸芯片施加相同的键合压强的情况下，第一焊盘和第二焊盘反作用于第一裸芯片和第二裸芯片的键合应力较小，可以防止第一裸芯片和第二裸芯片开裂损伤，进而提高第一裸芯片和第二裸芯片的可靠性，进而提高芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，第一焊盘和第二焊盘两者中的另一者与第一环形段围设出第一空腔。芯片堆叠结构还包括填料，填料包括第一部分填料，第一部分填料设置于第一空腔，且与第一焊盘、第二焊盘均连接。这样一来，第一部分填料增强了第一焊盘和第二焊盘的连接可靠性，进而增强了第一裸芯片和第二裸芯片之间的连接可靠性，保证了芯片堆叠结构整体的连接可靠性。
在第一方面的一些可能的实现方式中，第一部分填料还与第一焊盘、第二焊盘均电导通。这样一来，第一部分填料在增强第一焊盘和第二焊盘之间的刚性连接可靠性的基础上，还能够增强第一焊盘和第二焊盘之间电连接的可靠性，进而保证第一裸芯片和第二裸芯片之间互连的可靠性，从而保证芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，第一焊盘和第二焊盘两者中的另一者为片状结构，第一环形段的内腔形成第一空腔。这样一来，在制作第一焊盘和第二焊盘时，只需制作一个环形段（第一环形段）即可，简化了制作工艺，使得芯片堆叠结构的制作效率较高。
在第一方面的一些可能的实现方式中，第一环形段的横截面呈圆环状；第一焊盘和第二焊盘两者中的另一者为圆片状结构，且直径大于第一环形段的外径。这样一来，当将第一环形段和第一焊盘键合时，若第一环形段与第一焊盘不同轴，也能够实现第一空腔的密封，以防止第一部分填料溢出第一金属键合结构，增加相邻的包括第一金属键合结构和第一部分填料的导通结构连接短路的风险，从而保证了第一裸芯片和第二裸芯片互连的可靠性。
在第一方面的一些可能的实现方式中，第一焊盘和第二焊盘两者中的另一者包括第二环形段，第二环形段与第一环形段相对且键合，第一环形段的内腔形成第一空腔的一部分，第二环形段的内腔形成第一空腔的另一部分。这样一来，第一部分填料与第一焊盘、第二焊盘均具有较大的连接面积，能够提高第一部分填料与第一焊盘、第二焊盘连接的可靠性，进而保证第一裸芯片和第二裸芯片连接的可靠性，从而保证芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，在第一焊盘包括第一环形段的情况下，第一焊盘还包括第一连接部，第一连接部为片状结构，第一连接部连接于第一环形段和第一表面之间。第二焊盘还包括第二连接部，第二连接部为片状结构，第二连接部连接于第二环形段和第二表面之间。这样一来，第一部分填料可以处于封闭的第一空腔内，且可进一步增大第一部分填料与第一焊盘、第二焊盘的连接面积，能够提高第一部分填料与第一焊盘、第二焊盘连接的可靠性，进而保证第一裸芯片和第二裸芯片连接的可靠性，从而保证芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，第一环形段的横截面和第二环形段的横截面均呈圆环状。第一环形段和第二环形段两者中的一者的外径大于另一者的外径。第一环形段和第二环形段两者中的另一者的外径大于一者的内径。这样一来，当将第一环形段和第二环形段键合时，若第一环形段与第二环形段不同轴，也能够实现第一空腔的密封，以防止第一部分填料溢出第一金属键合结构而增加两个导通结构连接短路的风险，从而保证了第一裸芯片和第二裸芯片连接且电导通的可靠性。
在第一方面的一些可能的实现方式中，第一部分填料为焊料。这样一来，第一焊盘和第二焊盘除了直接接触键合外，还通过焊料进行焊接，因此，第一焊盘和第二焊盘之间的连接，刚度和强度大，整体性能好，且不易老化变形。此外，焊料设置于第一空腔，第一焊盘和第二焊盘能够对焊料进行限位和密封，能够防止助焊剂残留产生电化学迁移而导致相邻的导通结构短路，还能够防止导通结构周侧的粘接剂污染焊料与第一焊盘、第二焊盘的连接界面而导致焊料与第一焊盘、第二焊盘之间焊接不良，并能够防止相邻的导通结构的焊料变形而连接短路，从而可以增加导通结构的密度而提升芯片堆叠结构的性能，并可以降低第一裸芯片和第二裸芯片之间的距离而有利于芯片堆叠结构的薄型化。
在第一方面的一些可能的实现方式中，第一焊盘朝向第二表面的表面具有第一缓冲槽和第一溢流通道，第一溢流通道连通第一缓冲槽和第一空腔。
在第一方面的一些可能的实现方式中，第二焊盘朝向第一表面的表面具有第二缓冲槽和第二溢流通道，第二溢流通道连通第二缓冲槽和第一空腔。
在第一方面的一些可能的实现方式中，第一焊盘朝向第二表面的表面具有第一缓冲槽和第一溢流通道，第一溢流通道连通第一缓冲槽和第一空腔；第二焊盘朝向第一表面的表面具有第二缓冲槽和第二溢流通道，第二溢流通道连通第二缓冲槽和第一空腔。这样一来，当对第一裸芯片和第二裸芯片加热使第一空腔内的焊料熔化时，体积膨胀的焊料能够经溢流通道进入缓冲槽内进行缓冲释放，从而保证第一金属键合结构的键合可靠性，同时保证焊料与第一焊盘以及第二焊盘之间连接的可靠性，进而保证芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，芯片堆叠结构还包括第一绝缘层以及第二绝缘层。第一绝缘层设置于第一表面且位于第一焊盘的周侧。第二绝缘层设置于第二表面且位于第二焊盘的周侧，第二绝缘层与第一绝缘层键合。这样一来，第一绝缘层和第二绝缘层能够增强第一裸芯片和第二裸芯片之间的连接强度，且能够防止相邻的第一金属键合结构短路造成信号串扰。
在第一方面的一些可能的实现方式中，芯片堆叠结构还包括第一导电通孔，第一导电通孔贯穿第二裸芯片，且与第二焊盘连接并电导通。这样一来，第一裸芯片、第二裸芯片可以通过第一导电通孔沿裸芯片的厚度方向与芯片堆叠结构外部的部件实现信号互通，从而降低信号延迟和功耗，提升芯片堆叠结构的性能。
在第一方面的一些可能的实现方式中，第二裸芯片还包括第三表面，第三表面与第二表面相背对。芯片堆叠结构还包括第三裸芯片以及第二金属键合结构。第三裸芯片层叠设置于第二裸芯片背对第一裸芯片的一侧；第三裸芯片包括第四表面，第四表面与第三表面相面对。第二金属键合结构包括第三焊盘和第四焊盘，第三焊盘设置于第三表面，第四焊盘设置于第四表面且位于第三焊盘和第四表面之间，第三焊盘和第四焊盘两者中的一者包括第三环形段，另一者与第三环形段键合；第一导电通孔还与第三焊盘连接并电导通。
这样一来，在不改变芯片堆叠结构布局面积的情况下，增加了芯片堆叠结构内的裸芯片的数量，提高了芯片堆叠结构的性能。此外，通过使设置于第二裸芯片上的第三焊盘以及设置于第三裸芯片上的第四焊盘两者中的一者包括第三环形段，另一者通过热压键合与第三环形段键合，能够实现第二裸芯片和第三裸芯片之间的连接且电导通（互连）。由于第三焊盘和第四焊盘两者键合的面积较小，在向第二裸芯片和第三裸芯片施加相同的键合压强的情况下，第三焊盘和第四焊盘反作用于第二裸芯片和第三裸芯片的键合应力较小，可以防止第二裸芯片和第三裸芯片开裂损伤，进而提高第二裸芯片和第三裸芯片的可靠性，进而提高芯片堆叠结构整体的可靠性。
在第一方面的一些可能的实现方式中，芯片堆叠结构还包括第二导电通孔，第二导电通孔贯穿第三裸芯片，且与第四焊盘连接并电导通。这样一来，至少由第一金属键合结构、第二金属键合结构、第一导电通孔和第二导电通孔构成的导通结构能够使第一裸芯片、第二裸芯片和第三裸芯片沿各裸芯片的厚度方向与芯片堆叠结构外部的部件实现信号互通，从而降低信号延迟和功耗，提升芯片堆叠结构的性能。
在第一方面的一些可能的实现方式中，第三焊盘和第四焊盘两者中的另一者与第三环形段围设出第二空腔。填料还包括第二部分填料，第二部分填料设置于第二空腔且与第三焊盘、第四焊盘均连接。这样一来，第二部分填料增强了第三焊盘和第四焊盘的连接可靠性，进而增强了第二裸芯片和第三裸芯片之间的连接可靠性，保证了芯片堆叠结构整体的连接可靠性。
在第一方面的一些可能的实现方式中，在第二焊盘包括第一环形段的情况下，第二裸芯片开设有第一通孔，第一通孔贯穿第二表面和第三表面，且与第一环形段的内腔连通。填料包括第三部分填料，第三部分填料设置于第一通孔内，且与第一通孔的孔壁相连接，所述第三部分填料为导电填料，且与所述第一通孔形成所述第一导电通孔；所述第三部分填料与所述第一部分填料为材料相同的一体成型件。这样一来，通过一体成型第一部分填料和第三部分填料，可以增强第一焊盘和第二焊盘之间的连接强度以及电连接的可靠性。此外，还能够实现第一裸芯片和第二裸芯片的信号沿裸芯片的厚度方向向第二裸芯片远离第一裸芯片的一侧传递，降低了芯片堆叠结构的信号延迟和功耗，且制作工艺简单，制作效率较高。
在第一方面的一些可能的实现方式中，在第三焊盘包括第三环形段的情况下，第四焊盘包括第四环形段，第三环形段的内腔形成第二空腔的一部分，第四环形段的内腔形成第二空腔的另一部分。第三裸芯片还包括第五表面，第五表面与第四表面相背对，第三裸芯片开设有第二通孔，第二通孔贯穿第四表面和第五表面；第二空腔与第一通孔、第二通孔均连通。填料还包括第四部分填料，第四部分填料设置于第二通孔内，且与第二通孔的孔壁相连接，第四部分填料与第二通孔形成第二导电通孔；第四部分填料、第二部分填料、第三部分填料和第一部分填料为材料相同的一体成型件。
这样一来，通过一体成型第四部分填料、第二部分填料、第三部分填料和第一部分填料，可以使得填料为同时连接第一金属键合结构、第二金属键合结构、第二裸芯片和第三裸芯片的一体结构件，能够增强第一裸芯片和第二裸芯片之间的连接强度以及电连接的可靠性，以及第二裸芯片和第三裸芯片之间的连接强度以及电连接的可靠性，从而提高芯片堆叠结构中各个裸芯片互连的可靠性。此外，还能够使第一裸芯片、第二裸芯片和第三裸芯片沿裸芯片的厚度方向与芯片堆叠结构外部的部件实现信号互通，提高了信号传输质量，降低了芯片堆叠结构的信号延迟和功耗，且制作工艺简单，制作效率较高。
在第一方面的一些可能的实现方式中，芯片堆叠结构还包括种子层结构，种子层结构设置于第一空腔的内壁、第一通孔的内壁、第二空腔的内壁以及第二通孔的内壁与填料之间。这样一来，便于通过电镀或沉积等工艺一体成型填料。
在第一方面的一些可能的实现方式中，芯片堆叠结构还包括金属镀层，金属镀层设置于种子层结构和填料之间。这样一来，可以使得金属镀层的材料的强度大于种子层结构的材料的强度，进一步增强各个裸芯片之间的连接强度以及电连接的可靠性。
在第一方面的一些可能的实现方式中，第一空腔的内壁上的种子层结构、第一通孔的内壁上的种子层结构、第二空腔的内壁上的种子层结构和第二通孔的内壁上的种子层结构相接为一体。这样一来，可以分别通过一道工序成型种子层结构的各个结构层，可以简化芯片堆叠结构的制作工艺，提高芯片堆叠结构的制作效率。
在第一方面的一些可能的实现方式中，金属镀层为一体成型结构。这样一来，可以简化芯片堆叠结构的制作工艺，提高芯片堆叠结构的制作效率。
在第一方面的一些可能的实现方式中，第一空腔的内壁上的种子层结构、第一通孔的内壁上的种子层结构、第二空腔的内壁上的种子层结构和第二通孔的内壁上的种子层结构相接为一体。金属镀层为一体成型结构。
在第一方面的一些可能的实现方式中，第三裸芯片还包括第五表面，第五表面与第四表面相背对。芯片堆叠结构还包括再布线层以及连接结构。再布线层设置于第五表面；再布线层与第二导电通孔电连接。连接结构设置于再布线层背对第五表面的一侧且与再布线层电连接，连接结构用于与芯片堆叠结构外部的部件电连接。这样一来，芯片堆叠结构可以通过再布线层以及连接结构与芯片堆叠结构外部的部件电连接，以实现芯片堆叠结构中的多个裸芯片与外部部件之间互通信号。
在第一方面的一些可能的实现方式中，第一裸芯片和第二裸芯片为存储芯片，第三裸芯片为逻辑芯片。这样一来，逻辑裸芯片与多个存储裸芯片一起形成3D集成结构，上述存储裸芯片与处理芯片之间进行信号传输时，会先经过逻辑裸芯片对上述信号进行处理。
第二方面，本申请实施例提供了一种芯片堆叠结构，该芯片堆叠结构包括：第一裸芯片、第二裸芯片、第一金属限位结构以及填料。第一裸芯片包括第一表面。第二裸芯片与第一裸芯片层叠设置；第二裸芯片包括第二表面，第二表面与第一表面相面对。第一金属限位结构包括第一焊盘和第二焊盘，第一焊盘设置于第一表面，第二焊盘设置于第二表面且位于第一焊盘和第二表面之间；第一焊盘和第二焊盘两者中的一者包括第一环形段，另一者与第一环形段相接触且与第一环形段围设出第一空腔。填料包括第一部分填料，第一部分填料设置于第一空腔，且与第一焊盘、第二焊盘均连接。
本申请实施例提供的芯片堆叠结构，通过使设置于第一裸芯片上的第一焊盘以及设置于第二裸芯片上的第二焊盘两者中的一者包括第一环形段，另一者与第一环形段键合接触并围设出第一空腔，能够实现第一裸芯片和第二裸芯片之间的电导通。由于第一焊盘和第二焊盘两者接触但不键合，通过第一部分填料进行连接，能够实现第一裸芯片和第二裸芯片之间的刚性连接，第一裸芯片和第二裸芯片无需受热压键合产生的键合应力，可以防止第一裸芯片和第二裸芯片开裂损伤。此外，第一部分填料设置于第一空腔，在第一部分填料为焊料的情况下，第一焊盘和第二焊盘能够对第一部分填料进行限位和密封，能够防止助焊剂残留产生电化学迁移而导致相邻的导通结构短路，还能够防止导通结构周侧的粘接剂污染焊料与第一焊盘、第二焊盘的连接界面而导致焊料与第一焊盘、第二焊盘之间焊接不良，并能够防止相邻的导通结构的焊料变形而连接短路，从而可以增加导通结构的密度而提升芯片堆叠结构的性能，并可以降低第一裸芯片和第二裸芯片之间的距离而有利于芯片堆叠结构的薄型化。
在第二方面的一些可能的实现方式中，第一部分填料还与第一焊盘、第二焊盘均电导通。这样一来，第一部分填料在增强第一焊盘和第二焊盘之间的刚性连接可靠性的基础上，还能够增强第一焊盘和第二焊盘之间电连接的可靠性，进而保证第一裸芯片和第二裸芯片之间互连的可靠性，从而保证芯片堆叠结构整体的可靠性。
在第二方面的一些可能的实现方式中，所述第二裸芯片还包括第三表面，所述第三表面与所述第二表面相背对；在所述第二焊盘包括第一环形段的情况下，所述第二裸芯片开设有第一通孔，所述第一通孔贯穿所述第二表面和所述第三表面，且与所述第一环形段的内腔连通。所述填料包括第三部分填料，所述第三部分填料设置于所述第一通孔内，且与所述第一通孔的孔壁连接，所述第三部分填料和所述第一通孔形成第一导电通孔；所述第三部分填料和所述第一部分填料为材料相同的一体成型件。这样一来，通过一体成型第一部分填料和第三部分填料，可以增强第一焊盘和第二焊盘之间的连接强度以及电连接的可靠性。此外，还能够实现第一裸芯片和第二裸芯片的信号沿裸芯片的厚度方向向第二裸芯片远离第一裸芯片的一侧传递，降低了芯片堆叠结构的信号延迟和功耗，且制作工艺简单，制作效率较高。
第三方面，本申请实施例提供了一种电子设备，该电子设备包括印刷电路板以及芯片堆叠结构。芯片堆叠结构为上述任一技术方案所述的芯片堆叠结构，芯片堆叠结构设置于印刷电路板上，且与印刷电路板电连接。
第四方面，本申请实施例提供了一种芯片堆叠结构的制作方法，该制作方法包括：
提供第一裸芯片，第一裸芯片包括第一表面，第一表面设置有第一焊盘；
提供第二裸芯片，第二裸芯片包括第二表面，第二表面设置有第二焊盘，第一焊盘和第二焊盘两者中的一者包括第一环形段；
使第一表面与第二表面相面对，将第一焊盘和第二焊盘两者中的另一者与第一环形段键合。
在第四方面的一些可能的实现方式中，第一焊盘和第二焊盘两者中的另一者与第一环形段围设出第一空腔。制作方法还包括：
在第一空腔内设置第一部分填料，以使第一部分填料与第一焊盘、第二焊盘均连接。
在第四方面的一些可能的实现方式中，在第二焊盘包括第一环形段的情况下，第二裸芯片还开设有第一通孔，第一通孔和第一环形段的内腔连通形成连通孔。在第一空腔内设置第一部分填料包括：
向连通孔内设置填料，其中，第一空腔内的填料形成第一部分填料，第一通孔内的填料形成第三部分填料。
第五方面，本申请实施例提供了一种芯片堆叠结构的制作方法，该制作方法包括：
提供第一裸芯片，第一裸芯片包括第一表面，第一表面设置有第一焊盘；
提供第二裸芯片，第二裸芯片具有第二表面，第二表面设置有第二焊盘，第一焊盘和第二焊盘两者中的一者包括第一环形段；
使第一表面与第二表面相面对，将第一焊盘和第二焊盘两者中的另一者与第一环形段相接触，且另一者与第一环形段围设出第一空腔；
在第一空腔内设置第一部分填料，以使第一部分填料与第一焊盘、第二焊盘均连接。
在第五方面的一些可能的实现方式中，所述第二裸芯片还包括第三表面，所述第三表面与所述第二表面相背对；在所述第二焊盘包括所述第一环形段的情况下，所述第二裸芯片还开设有第一通孔，所述第一通孔贯穿所述第二表面和所述第三表面，且与所述第一环形段的内腔连通形成连通孔；
在所述第一空腔内设置第一部分填料包括：
向所述连通孔内设置填料，其中，所述第一空腔内的填料形成所述第一部分填料，第一通孔内的填料形成第三部分填料，第三部分填料与第一通孔的孔壁连接。
其中，第三方面、第四方面以及第五方面中任一种可能实现方式中所带来的技术效果可参见上述第一方面和第二方面不同的实施方式所带来的技术效果，此处不再赘述。
附图说明
图1为本申请一些实施例提供的电子设备的结构示意图；
图2为图1所示电子设备的芯片封装结构的一种结构示意图；
图3为图1所示电子设备的芯片堆叠结构的一种结构示意图；
图4为图1所示电子设备的芯片堆叠结构的另一种结构示意图；
图5为图4所示芯片堆叠结构在A处的放大图；
图6为图4所示芯片堆叠结构的部分结构示意图；
图7为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图8为图7所示芯片堆叠结构在B-B线处的截面结构图；
图9为图7所示芯片堆叠结构中的部分结构的制作过程中的结构示意图；
图10为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图11为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图12为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图13为图12所示芯片堆叠结构中的部分结构的制作过程中的结构示意图；
图14为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图15为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图16为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图17为图16所示芯片堆叠结构在C-C线处的部分结构的截面示意图；
图18为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图19为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图20为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图21为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图22为图1所示电子设备的芯片堆叠结构的又一种结构示意图；
图23为图10所示芯片堆叠结构的存在偏差位移的结构示意图；
图24为图14所示芯片堆叠结构的存在偏差位移的结构示意图；
图25为图20所示芯片堆叠结构的存在偏差位移的结构示意图；
图26为图22所示芯片堆叠结构的存在偏差位移的结构示意图；
图27为图10所示芯片堆叠结构的制作过程中的结构示意图一；
图28为图10所示芯片堆叠结构的制作过程中的结构示意图二；
图29为图10所示芯片堆叠结构的制作过程中的局部结构变化示意图；
图30为图29所示芯片堆叠结构制作过程中第一部分填料的形成过程的放大示意图；
图31为图22所示芯片堆叠结构的制作过程中的结构示意图一；
图32为图22所示芯片堆叠结构的制作过程中的结构示意图二；
图33为图20所示芯片堆叠结构的制作过程中的结构示意图一；
图34为图20所示芯片堆叠结构的制作过程中的结构示意图二。
附图标记：
100-电子设备；
110-PCB；
120-芯片封装结构；
10-芯片堆叠结构；11-第一裸芯片；11a-第一金属凸块；111-第一表面；12-第二裸芯片；12a-第二金属凸块；121-第二表面；122-第三表面；13-第三裸芯片；131-第四表面；132-第五表面；14-导通结构；14a-第一金属键合结构；14a1-第一空腔；141-第一焊盘；1411-第一连接部；1412-第一环形段；1413-第一缓冲槽；1414-第一溢流通道；142-第二焊盘；1421-第二连接部；1422-第二环形段；143-第二焊球；14b-第二金属键合结构；14b1-第二空腔；144-第三焊盘；1441-第三连接部；1442-第三环形段；1443-第三缓冲槽；145-第四焊盘；1451-第四连接部；1452-第四环形段；14c-第三金属键合结构；14c1-第三空腔；146-第三焊球；147-第四焊球；148-第一导电通孔；1481-第一通孔；149-填料；1491-第一部分填料；1492-第二部分填料；1493-第三部分填料；1494-第四部分填料；1495-第五部分填料；150-第二导电通孔；150a-第二通孔；151-第五焊盘；152-金属镀层；1521-第一金属镀层；1522-第二金属镀层；15-连接结构；1501-第六焊盘；1502-第五焊球；16-粘接剂；17-绝缘层；171-第一绝缘层；172-第二绝缘层；1721-第一子绝缘层；1722-第三子绝缘层；173-第三绝缘层；1731-第二子绝缘层；1732-第四子绝缘层；174-第四绝缘层；175-第五绝缘层；18-再布线层；
20-封装基板；21-第一焊球；
具体实施方式
在本申请实施例中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，“连接”可以是可拆卸地连接，也可以是不可拆卸地连接；可以是直接连接，也可以通过中间媒介间接连接。
此外，除非另有明确的规定和限定，术语“电连接”应做广义理解，例如，“电连接”可以是直接的电性连接，例如，两个元器件之间物理接触并电性导通，也可理解为线路构造中不同元器件之间通过印制电路板（printed circuit board，PCB）、铜箔或导线等可传输电信号的实体线路进行电性连接，以进行电信号的传输；或者，“电连接”可以是两个元器件之间通过中间媒介实现间接的电性连接；又或者，“电连接”可以是两个元器件之间通过隔空或不接触的方式电性连接，例如，两个元器件之间采用电容耦合的方式电性连接，以进行电信号的传输。
在本申请实施例中，需要理解的是，所提到的方位用语，例如，“上”、“下”、“左”、“右”、“内”、“外”、“顶”、底等，仅是参考附图的方向，因此，使用的方位用语是为了更好、更清楚地说明及理解本申请实施例，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。可以理解的是，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请实施例中，术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”、“第五”、“第六”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本申请实施例中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请实施例中，“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请实施例中，需要说明的是，描述“垂直”、“平行”分别表示允许一定误差范围内的大致垂直和大致平行，该误差范围可以为分别相对于绝对垂直和绝对平行偏差角度小于或者等于5°、8°或者10°的范围，在此不做具体限定。
本申请提供一种电子设备，该电子设备可以应用于各种通信系统或通信协议，例如：全球移动通信系统（global system of mobile communication，GSM）、码分多址（codedivision multiple access，CDMA）系统、宽带码分多址（wideband code divisionmultiple access wireless，WCDMA）、通用分组无线业务（general packet radioservice，GPRS）、长期演进（long term evolution，LTE）等。该电子设备可以包括服务器、电脑、平板电脑（portable android device，Pad）、笔记本、车载电脑、显示卡（graphicscard）、固态硬盘（solid-state drive，SSD）、闪存盘（USB flash drive）、手机等电子产品。本申请实施例对该电子设备的具体形式不做特殊限制。
请参阅图1，图1为本申请一些实施例提供的电子设备100的结构示意图。电子设备100可以包括印刷电路板PCB110以及设置在PCB110上的芯片封装结构120。芯片封装结构120包括至少一个芯片堆叠结构10以及封装基板20。芯片堆叠结构10靠近封装基板20的一侧可以设置连接结构15，封装基板20可以包括绝缘的介电层（dielectric layer），以及设置于该介电层内的金属布线。封装基板20的底部设置有连接结构，例如第一焊球21，芯片封装结构120可以利用第一焊球21通过焊接的方式焊接于PCB110的焊盘（pad）上，从而使得芯片封装结构120与PCB110电连接，进而使得芯片堆叠结构10通过封装基板20内部的金属布线与PCB110电连接以实现信号互通。需要说明的是，芯片封装结构120也可以不包括封装基板20，芯片堆叠结构10可以通过连接结构15直接固定且电连接于PCB110上。
需要说明的是，此处的“焊球”以及下文的“焊料”通常为包含锡的一些合金，例如锡银合金、锡银铜合金、锡铅合金等。此外，本申请中，“焊球”只是沿用习惯称谓，在实际产品中，焊球不一定是球形的。
在一些示例中，芯片堆叠结构10可以包括处理芯片，例如该处理芯片包括但不限于处理器，处理器包括但不限于中央处理器（central processing unit，CPU）、图形处理器（graphics processing unit，GPU）或系统芯片（system on chip，SOC）等。在另一些示例中，请参阅图2，图2为图1所示电子设备100的芯片封装结构120的一种结构示意图，芯片堆叠结构10还可以包括存储芯片，例如该存储芯片包括但不限于堆叠式动态随机存取存储器（stacked dynamic random access memory，stacked DRAM），多个堆叠式动态随机存取存储器（stacked dynamic random access memory，stacked DRAM）和处理器可以封装形成高带宽内存（high-bandwidth memory，HBM）芯片，降低了DRAM之间及与处理器器件的距离，提升了电子设备100整体的性能。本申请实施例对芯片堆叠结构10的类型不做限定。
在上述基础上，电子设备100还可以包括外部存储器接口、通用串行总线（universal serial bus，USB）接口、电源管理模块、天线、移动通信模块、无线通信模块、音频模块、扬声器、受话器、麦克风、耳机接口、传感器模块、按键以及摄像头等。
下面对芯片堆叠结构10的结构进行详细说明。
请参阅图3，图3为图1所示电子设备100的芯片堆叠结构10的一种结构示意图。芯片堆叠结构10包括第一裸芯片11和第二裸芯片12，第一裸芯片11上设置有第一金属凸块11a，第二裸芯片12上设置有第二金属凸块12a，一个第一金属凸块11a和一个第二金属凸块12a直接接触键合，以实现第一裸芯片11和第二裸芯片12连接且电导通，从而使第一裸芯片11和第二裸芯片12互连以实现信号互通。然而，此种键合互连方式，由于第一裸芯片11和第二裸芯片12的接触面积较大，在向第一裸芯片11和第二裸芯片12施加相同的键合压强的情况下，第一裸芯片11和第二裸芯片12受到的键合应力较大，第一裸芯片11和第二裸芯片12容易损伤开裂，对第一裸芯片11和第二裸芯片12的强度带来挑战。此外，第一金属凸块11a和第二金属凸块12a的界面连接将决定第一裸芯片11和第二裸芯片12连接且电导通的可靠性，若第一金属凸块11a和第二金属凸块12a之间出现键合缺陷，将导致第一裸芯片11和第二裸芯片12键合失败，因此，此种键合方式可靠性较低。
为了解决上述问题，请参阅图4，图4为图1所示电子设备100的芯片堆叠结构10的另一种结构示意图。芯片堆叠结构10可以包括沿第一方向Z层叠设置的多个裸芯片（die），多个裸芯片可以相互平行或近似平行。其中，第一方向Z可以为垂直于芯片堆叠结构10中各个裸芯片的方向，即芯片堆叠结构10中各个裸芯片的厚度方向。每个裸芯片可以包括衬底（图中未示出）和设置于衬底上的布线层（图中未示出），布线层中具有金属线路结构。衬底的材料可以包括硅（Si）、锗（Ge）、氮化镓（GaN）、砷化鎵（GaAs）或其它半导体材料中的一种或多种。布线层中的金属线路结构在工作的过程中可以使得裸芯片实现其自身的功能，例如逻辑计算功能或者存储功能等。每个裸芯片可以具有一个布线层，设置于衬底的一侧表面，也可以具有两个布线层，分别设置于衬底的相背对的两个表面，其中，一个布线层的远离衬底的表面形成裸芯片的一个表面。
上述多个裸芯片可以包括第一裸芯片11、至少一个第二裸芯片12和第三裸芯片13，至少一个第二裸芯片12位于第一裸芯片11和第三裸芯片13之间，即第二裸芯片12与第一裸芯片11层叠设置，第三裸芯片13层叠设置于第二裸芯片12背对第一裸芯片11的一侧。第一裸芯片11包括第一表面111；第二裸芯片12包括第二表面121和第三表面122，第二表面121与第一表面111相面对，第三表面122与第二表面121相背对；第三裸芯片13包括第四表面131和第五表面132，第四表面131和第三表面122相面对，第五表面132与第四表面131相背对。
图4所示的实施例中，第二裸芯片12的数量为四个，第二裸芯片12的第二表面121与第一表面111相面对是指四个第二裸芯片12的第二表面121均朝向第一裸芯片11，与第一裸芯片11相邻的第二裸芯片12的第二表面121与第一表面111相面对；第三裸芯片13的第四表面131与第三表面122相面对是指四个第二裸芯片12的第三表面122均朝向第三裸芯片13，与第三裸芯片13相邻的第二裸芯片12的第三表面122与第四表面131相面对。在其他一些实施例中，第二裸芯片12的数量也可以为一个或其他数量。
基于此，芯片堆叠结构10还包括多个导通结构14，多个导通结构14沿垂直于第一方向Z的方向相互间隔设置。导通结构14用于使芯片堆叠结构10的多个裸芯片连接且电导通。导通结构14包括第一焊盘141、第二焊盘142和第二焊球143，第一焊盘141和第二焊盘142为金属焊盘（pad）,第一焊盘141设置于第一裸芯片11的第一表面111，第二焊盘142设置于第二裸芯片12的第二表面121，第二焊球143连接于第一焊盘141和第二焊盘142之间，即第二焊盘142位于第一焊盘141和第二表面121之间，第一焊盘141和第二焊盘142通过第二焊球143焊接。这样一来，通过热压键合的工艺，使第一裸芯片11和第二裸芯片12实现互连时，对第一裸芯片11和第二裸芯片12施加较小的压合压强，通过使第二焊球143连接于第一焊盘141和第二焊盘142之间，即可实现第一裸芯片11和第二裸芯片12之间的连接及电导通，因此，第一裸芯片11和第二裸芯片12受到的键合应力较小，且通过焊接实现电导通的连接方式更容易实现。
导通结构14还包括第三焊盘144、第四焊盘145和第三焊球146，第三焊盘144和第四焊盘145为金属焊盘，第三焊盘144设置于第三表面122，第四焊盘145设置于第四表面131，第三焊球146连接于第三焊盘144和第四焊盘145之间，即第三焊盘144和第四焊盘145通过第三焊球146焊接。
请参阅图4和图5，图5为图4所示芯片堆叠结构10在A处的放大图，当第二裸芯片12的数量为多个时，相邻的两个第二裸芯片12中，靠近第一裸芯片11的一个第二裸芯片12的第三表面122设置有第三焊盘144，远离第一裸芯片11的一个第二裸芯片12的第二表面121设置有第二焊盘142，第二焊盘142和第三焊盘144通过第四焊球147焊接。第二裸芯片12和第三裸芯片13之间的连接且电导通的结构和效果，以及相邻的两个第二裸芯片12之间的连接且电导通的结构和效果与上述第一裸芯片11和第二裸芯片12之间的连接且电导通的结构和效果可以相同，此处不再赘述。
在上述基础上，导通结构14还包括第一导电通孔148，一个第一导电通孔148贯穿一个第二裸芯片12，且一个第一导电通孔148的两端分别与一个第二焊盘142和一个第三焊盘144连接且电导通。这样一来，导通结构14能够使芯片堆叠结构10的多个裸芯片沿第一方向Z电导通，从而降低信号延迟和功耗。
在上述基础上，在相邻的两个裸芯片之间填充有粘接剂16，粘接剂16位于导通结构14的周侧。这样一来，粘接剂16可以为非流动性粘接剂，能够增强相邻的两个裸芯片之间的连接强度，此外，还可以防止在压力的作用下，焊球发生熔化时产生变形向四周溢出。
请参阅图6，图6为图4所示芯片堆叠结构10的部分结构示意图。以第一裸芯片11和第二裸芯片12之间的连接且电导通结构为例，此种连接电导通的方式，一方面，需要在第二焊球143上设置助焊剂，在对第一焊盘141和第二焊盘142焊接时，助焊剂容易在粘接剂16内部残留，在一定环境下（如温度和湿度达到一定条件）会产生电化学迁移，即离子随着助焊剂的流动而迁移导致两个或多个导通结构14之间短路。
另一方面，在对第一裸芯片11和第二裸芯片12加热时，粘接剂16也会发生软化和固化以保证第一裸芯片11和第二裸芯片12之间的填充，第二焊球143受压也会变形，当粘接剂16的材料在第二焊球143与第一焊盘141、第二焊盘142的连接界面残留时，容易引起第二焊球143的污染而导致焊接不良，还容易导致相邻的两个第二焊球143之间连接短路，相邻的两个导通结构14之间的距离越近，此问题越突出，因此，第一裸芯片11和第二裸芯片12之间互连的可靠性较差，且不利于导通结构14的高密度分布以提升芯片堆叠结构10的性能（如存储性能）。再一方面，为了防止裸芯片自身的翘曲导致连接电导通无法实现，第二焊球143、第三焊球146和第四焊球147沿第一方向Z的高度通常较高，不利于芯片堆叠结构10整体的薄型化。若在不增加芯片堆叠结构10的布局面积的情况下提升芯片堆叠结构10的性能，需要堆叠的裸芯片数量更多，导致芯片堆叠结构10的厚度更厚。
为了解决上述问题，请参阅图7和图8，图7为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图，图8为图7所示芯片堆叠结构10在B-B线处的截面结构图。图7和图8所示的实施例与图4所示的实施例的不同之处在于：导通结构14包括第一金属键合结构14a、第二金属键合结构14b、填料149、第一导电通孔148和第二导电通孔150；芯片堆叠结构10还包括绝缘层17。
第一金属键合结构14a包括第一焊盘141和第二焊盘142。第一焊盘141的材料包括但不限于金、银、铜、铝、钛、钼、钨、镍和铬中的一种或多种。第二焊盘142的材料包括但不限于金、银、铜、铝、钛、钼、钨、镍和铬中的一种或多种。第一焊盘141包括第一连接部1411和第一环形段1412。第一环形段1412的横截面可以呈圆环状，第一环形段1412的轴向与第一方向Z平行。第一连接部1411可以为圆片状结构，第一连接部1411连接于第一环形段1412与第一表面111之间，第一连接部1411还与第一裸芯片11的布线层的金属线路电连接，该布线层的表面形成第一表面111。在其他一些实施例中，第一连接部1411也可以为三角形片状结构或矩形片状结构或正方形片状结构等其他形状结构，第一环形段1412的横截面也可以呈三角形环状或正方形环状或矩形环状等其他形状。
第二焊盘142包括第二连接部1421和第二环形段1422。第二环形段1422的横截面可以呈圆环状，第二环形段1422的轴向与第一方向Z平行。第二连接部1421可以为圆片状结构，第二连接部1421连接于第二环形段1422与第二表面121之间。当第二裸芯片12朝向第一裸芯片11的一侧具有布线层时，第二连接部1421还可以与第二裸芯片12的布线层的金属线路电连接，该布线层的表面形成第二表面121。基于此，第一环形段1412朝向第二裸芯片12的端面与第二环形段1422朝向第一裸芯片11的端面相接，且第一环形段1412和第二环形段1422键合，即第二环形段1422与第一环形段1412相对且键合。在其他一些实施例中，第二连接部1421也可以为三角形片状结构或矩形片状结构或正方形片状结构等其他形状结构，第二环形段1422的横截面也可以呈三角形环状或正方形环状或矩形环状等其他形状。
在一些示例中，第一环形段1412朝向第二裸芯片12的端面、第二环形段1422朝向第一裸芯片11的端面可以均垂直于第一方向Z。在另一些示例中，第一环形段1412朝向第二裸芯片12的端面、第二环形段1422朝向第一裸芯片11的端面也可以不垂直于第一方向Z。
在其他一些实施例中，第一焊盘141也可以不包括第一连接部1411，第一环形段1412直接连接于第一表面111。在其他又一些实施例中，第二焊盘142也可以不包括第二连接部1421，第二环形段1422直接连接于第二表面121。在其他又一些实施例中，也可以是第一焊盘141包括第一连接部1411和第二环形段1422，第一连接部1411连接于第一表面111和第二环形段1422之间；第二焊盘142包括第二连接部1421和第一环形段1412，第二连接部1421连接于第二表面121和第一环形段1412之间，即第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412，另一者包括第二环形段1422，第一环形段1412和第二环形段1422相对且键合。也即，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412，另一者与第一环形段1412键合。
这样一来，本申请提供的芯片堆叠结构10，通过热压键合第一焊盘141和第二焊盘142以实现第一裸芯片11和第二裸芯片12之间连接且电导通时，第一焊盘141和第二焊盘142两者键合的面积较小，在向第一裸芯片11和第二裸芯片12施加相同的键合压强的情况下，第一焊盘141和第二焊盘142反作用于第一裸芯片11和第二裸芯片12的键合应力较小，可以防止第一裸芯片11和第二裸芯片12开裂损伤，进而提高第一裸芯片11和第二裸芯片12的可靠性，进而提高芯片堆叠结构10的可靠性。
在上述基础上，第一环形段1412和第二环形段1422围设出第一空腔14a1，第一环形段1412的内腔形成第一空腔14a1的一部分，第二环形段1422的内腔形成第一空腔14a1的另一部分。也即，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412，另一者与第一环形段1412围设出第一空腔14a1，第一环形段1412的内腔形成第一空腔14a1的至少一部分。基于此，请继续参阅图7和图8，填料149包括第一部分填料1491，第一部分填料1491设置于第一空腔14a1，且与第一焊盘141和第二焊盘142均相连接。这样一来，第一部分填料1491增强了第一焊盘141和第二焊盘142的连接可靠性，进而增强了第一裸芯片11和第二裸芯片12之间的连接可靠性，保证了芯片堆叠结构10整体的连接可靠性。
第一部分填料1491可以为导电填料，第一部分填料1491还与第一焊盘141和第二焊盘142均电导通。这样一来，第一部分填料1491在增强第一裸芯片11和第二裸芯片12之间的刚性连接可靠性的基础上，还能够增强第一裸芯片11和第二裸芯片12之间电连接的可靠性，从而保证第一裸芯片11和第二裸芯片12之间互连的可靠性。在其他一些实施例中，第一部分填料1491也可以为非导电填料，例如，第一部分填料1491可以为不具有导电性能的粘接胶。
在一些实施例中，第一部分填料1491可以为焊料。焊料的材料可以包括锡（Sn）和/或铟（In），还可以包括Ag（银）、金（Au）、铜、Bi（铋）、镍、铅中的一种或多种。在一些示例中，焊料的材料包括锡银（SnAg）合金。在另一些示例中，焊料包括层叠设置的铜层和锡银合金层，即Cu/SnAg。在又一些示例中，焊料的材料包括锡铅（SnPb）合金。在又一些示例中，焊料包括依次层叠设置的铜层、镍层、锡银合金层，即Cu/Ni/SnAg。在又一些示例中，焊料包括依次层叠设置的铜层、镍层、铜层、锡银合金层，即Cu/Ni/Cu/SnAg。
这样一来，第一焊盘141和第二焊盘142除了直接接触键合外，还通过焊料进行焊接，因此，第一焊盘141和第二焊盘142之间的连接，刚度和强度大，整体性能好，且不易老化变形。此外，焊料设置于第一空腔14a1，第一焊盘141和第二焊盘142能够对焊料进行限位和密封，能够防止助焊剂残留产生电化学迁移而导致相邻的导通结构14短路，还能够防止导通结构14周侧的粘接剂污染焊料与第一焊盘141、第二焊盘142的连接界面而导致焊料与第一焊盘141、第二焊盘142之间焊接不良，并能够防止相邻的导通结构14的焊料变形而连接短路，从而可以增加导通结构14的密度而提升芯片堆叠结构10的性能，并可以降低第一裸芯片11和第二裸芯片12之间的距离而有利于芯片堆叠结构10的薄型化。
在另一些实施例中，第一部分填料1491的材质还可以为导电胶。这样一来，第一焊盘141和第二焊盘142除了直接接触键合外，还通过导电胶进行粘接。一方面，导电胶的涂抹工艺简单，可以降低第一裸芯片11和第二裸芯片12之间互连的工艺难度；另一方面，导电胶的固化温度低，可以降低第一裸芯片11和第二裸芯片的损伤；再一方面，导电胶的韧性较好，抗疲劳性能高。
请继续参阅图7，第二金属键合结构14b包括第三焊盘144和第四焊盘145，第三焊盘144设置于第二裸芯片12的第三表面122，第四焊盘145设置于第三裸芯片13的第四表面131且位于第三焊盘144和第四表面131之间，第三焊盘144和第四焊盘145两者中的一者包括第三环形段1442，另一者与第三环形段1442键合。图7所示的实施例中，第三焊盘144包括第三连接部1441和第三环形段1442，第三连接部1441连接于第三环形段1442与第三表面122之间，第四焊盘145包括第四连接部1451和第四环形段1452，第四连接部1451连接于第四环形段1452和第四表面131之间，第三环形段1442与第四环形段1452相对且键合。第三焊盘144的结构以及其与第二裸芯片12之间的连接结构可以参考上述第一焊盘141的结构以及其与第一裸芯片11之间的连接结构，第四焊盘145的结构以及其与第三裸芯片13之间的连接结构可以参考上述第二焊盘142的结构以及其与第二裸芯片12之间的连接结构，此处不再赘述。
在此基础上，第三环形段1442和第四环形段1452围设出第二空腔14b1，第三环形段1442的内腔形成第二空腔14b1的一部分，第四环形段1452的内腔形成第二空腔14b1的另一部分。也即，第三焊盘144和第四焊盘145两者中的一者包括第三环形段1442，另一者与第三环形段1442围设出第二空腔14b1，第三环形段1442的内腔形成第二空腔14b1的至少一部分。基于此，请继续参阅图7，填料149还包括第二部分填料1492，第二部分填料1492设置于第二空腔14b1，且与第三焊盘144和第四焊盘145均相连接。第二部分填料1492的材质可以与第一部分填料1491的材质相同，也可以与第一部分填料1491的材质不同。第二金属键合结构14b和第二部分填料1492的技术效果，可以参考第一金属键合结构14a和第一部分填料1491的技术效果，此处不再赘述。
请继续参阅图7，第一导电通孔148可以沿第一方向Z贯穿第二裸芯片12，且第一导电通孔148的两端分别与第二焊盘142和第三焊盘144连接。这样一来，第一裸芯片11、第二裸芯片12可以通过第一导电通孔148与第三裸芯片13电连接，以实现信号互通。在其他一些实施例中，芯片堆叠结构10不包括第三裸芯片13的情况下，第一裸芯片11、第二裸芯片12可以通过第一导电通孔148沿第一方向Z与芯片堆叠结构10外部的部件实现信号互通，从而降低信号延迟和功耗，提升芯片堆叠结构10的性能。
第一导电通孔148可以为在第二裸芯片12上形成的硅通孔（through siliconvia，TSV），硅通孔可以包括贯穿第二裸芯片12的第二表面121和第三表面122的通孔，以及通过电镀或沉积等填充于通孔内的导电填料。导电填料包括但不限于Cu、Co、Ni、W、石墨烯中的一种或多种。在一些示例中，硅通孔还可以包括设置于通孔的孔壁以及导电填料之间的绝缘层（图中未示出）以及由阻挡层（图中未示出）、种子层（图中未示出）形成的种子层结构。绝缘层可以为无机绝缘层，也可以为有机绝缘层，绝缘层的材料包括但不限于二氧化硅(SiO2)、苯并环丁烯（benzo cyclo butene，BCB）、聚酰亚胺（polyimide，PI）、聚对苯撑苯并二恶唑（poly-p-phenylene benzobisoxazole，PBO）等。阻挡层的材料包括但不限于钛（Ti）、钽（Ta）、氮化钛（TiN）、镍（Ni）、钴（Co）、钨（W）或相关合金中的一种或多种。种子层的材料包括但不限于铜（Cu）、Ti、Ta、Ni、Co、W、铝（Al）或相关合金中的一种或多种。
请继续参阅图7，第二导电通孔150可以沿第一方向Z贯穿第三裸芯片13，且第二导电通孔150的朝向第二裸芯片12的一端与第四焊盘145连接。第二导电通孔150可以为在第三裸芯片13上形成的硅通孔（through silicon via，TSV）。第二导电通孔150的结构可以参考第一导电通孔148的结构，此处不再赘述。这样一来，至少由第一金属键合结构14a、第二金属键合结构14b、第一导电通孔148和第二导电通孔150构成的导通结构14能够使第一裸芯片11、第二裸芯片12和第三裸芯片13沿第一方向Z与芯片堆叠结构10外部的部件实现信号互通，从而降低信号延迟和功耗，提升芯片堆叠结构10的性能。
在一些示例中，沿第一方向Z，第二导电通孔150在第一裸芯片11上的投影可以与第一导电通孔148在第一裸芯片11上的投影重叠，第一焊盘141在第一裸芯片11上的投影可以与第三焊盘144在第一裸芯片11上的投影重叠，第二焊盘142在第一裸芯片11上的投影可以与第四焊盘145在第一裸芯片11上的投影重叠。这样一来，可以减小制作不同的导电通孔和焊盘所使用的掩膜版之间的差异，降低芯片堆叠结构10的制作难度。
在上述基础上，请继续参阅图7，绝缘层17包括第一绝缘层171、第二绝缘层172、第三绝缘层173和第四绝缘层174。绝缘层17的材料包括但不限于二氧化硅、氮化硅、氮化铝、氧化铝和碳化硅中的一种或多种。第一绝缘层171设置于第一裸芯片11的第一表面111且位于第一焊盘141的周侧，第二绝缘层172设置于第二裸芯片12的第二表面121的周侧且位于第二焊盘142的周侧。第一绝缘层171和第二绝缘层172键合。第三绝缘层173设置于第二裸芯片12的第三表面122且位于第三焊盘144的周侧，第四绝缘层174设置于第三裸芯片13的第四表面131且位于第四焊盘145的周侧，第三绝缘层173和第四绝缘层174键合。
这样一来，第一绝缘层171和第二绝缘层172能够增强第一裸芯片11和第二裸芯片12之间的连接强度，且能够防止相邻的第一金属键合结构14a短路造成信号串扰。第三绝缘层173和第四绝缘层174能够增强第二裸芯片12和第三裸芯片13之间的连接强度，且能够防止相邻的第二金属键合结构14b短路造成信号串扰。
请参阅图9，图9为图7所示芯片堆叠结构10中的部分结构的制作过程中的结构示意图。提供第二裸芯片12并通过硅通孔技术形成第一导电通孔148，其中，第二裸芯片12包括相背对的第二表面121和第三表面122，第一导电通孔148贯穿第二裸芯片12的第二表面121和第三表面122。基于此，通过沉积工艺在第二表面121和第三表面122上分别沉积第一层绝缘材料和第二层绝缘材料，沉积工艺可以是诸如化学汽相沉积(chemical vapordeposition，CVD)工艺、高密度等离子体化学汽相沉积(high density plasma chemicalvapor deposition，HDPCVD)工艺、旋涂工艺、溅射工艺或其他适用的工艺。
在此基础上，在第一层绝缘材料和第二层绝缘材料中采用刻蚀工艺和沉积工艺分别形成第二焊盘142的第二连接部1421和第三焊盘144的第三连接部1441，第二连接部1421和第三连接部1441分别与一个第一导电通孔148的两端相连接，第一层绝缘材料的剩余部分形成与第二连接部1421等高的第一子绝缘层1721，第二层绝缘材料的剩余部分形成与第三连接部1441等高的第二子绝缘层1731。
接下来，通过沉积工艺在第一子绝缘层1721和第二连接部1421上沉积第三层绝缘材料，在第二子绝缘层1731和第三连接部1441上沉积第四层绝缘材料。在此基础上，在第三层绝缘材料和第四层绝缘材料中采用刻蚀工艺和沉积工艺分别形成第二焊盘142的第二环形段1422和第三焊盘144的第三环形段1442，第二环形段1422和第三环形段1442分别与第二连接部1421和第三连接部1441相连接，第三层绝缘材料的剩余部分形成与第二环形段1422等高的第三子绝缘层1722，第四层绝缘材料的剩余部分形成与第三环形段1442等高的第四子绝缘层1732，第三子绝缘层1722和第一子绝缘层1721构成第二绝缘层172，第四子绝缘层1732和第二子绝缘层1731构成第三绝缘层173。
接下来，向第二环形段1422的内腔填充填料，用于形成第一部分填料1491的一部分，填料可以充满第二环形段1422的内腔；向第三环形段1442的内腔填充填料，用于形成第二部分填料1492的一部分，填料可以充满第三环形段1442的内腔。在填料为焊料的情况下：在一些示例中，焊料可以为焊球，可以通过电镀、化学镀、印刷、植球或沉积等方法填充进第二环形段1422的内腔和第三环形段1442的内腔。在另一些示例中，焊料可以为焊膏，可以通过涂抹或喷涂等方式填充进第二环形段1422的内腔和第三环形段1442的内腔。
图9所示的实施例，说明了第二焊盘142、第三焊盘144、第二绝缘层172、第三绝缘层173、一部分第一部分填料1491和一部分第二部分填料1492的制作过程。第一焊盘141、第一绝缘层171和另一部分第一部分填料1491的制作过程可以参考第三焊盘144、第三绝缘层173和前述一部分第二部分填料1492的制作过程，第四焊盘145、第四绝缘层174和另一部分第二部分填料1492的制作过程可以参考第二焊盘142、第二绝缘层172和一部分第一部分填料1491的制作过程，此处不再赘述。
请参阅图10，图10为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图10所示的实施例与图7所示的实施例的不同之处在于：第二裸芯片12的数量为多个，多个第二裸芯片12的第二表面121均朝向第一裸芯片11。导通结构14还包括第三金属键合结构14c，一个第三金属键合结构14c位于相邻的两个第二裸芯片12之间。第三金属键合结构14c包括第二焊盘142和第三焊盘144，第二焊盘142设置于远离第一裸芯片11的第二裸芯片12的第二表面121，第三焊盘144设置于靠近第一裸芯片11的第二裸芯片12的第三表面122，第二焊盘142的第二环形段1422和第三焊盘144的第三环形段1442相对且键合。
基于此，形成第三金属键合结构14c的第二焊盘142和第三焊盘144围设出第三空腔14c1，第二环形段1422的内腔形成第三空腔14c1的一部分，第三环形段1442的内腔形成第三空腔14c1的另一部分。在此基础上，填料149还包括第五部分填料1495，第五部分填料1495设置于第三空腔14c1，且与第二焊盘142和第三焊盘144均相连接。第五部分填料1495的材质可以与第一部分填料1491的材质相同，也可以与第一部分填料1491的材质不同。第三金属键合结构14c和第五部分填料1495的技术效果，可以参考第一金属键合结构14a和第一部分填料1491的技术效果，此处不再赘述。
请继续参阅图10，相邻的两个第二裸芯片12中，设置于第三焊盘144周侧的第三绝缘层173，与设置于第二焊盘142周侧的第二绝缘层172键合。这样一来，第二绝缘层172和第三绝缘层173能够增强两个第二裸芯片12之间的连接强度，且能够防止不同的第三金属键合结构14c短路造成信号串扰。
请继续参阅图10，导通结构14还包括第五焊盘151，第五焊盘151设置于第三裸芯片13的第五表面132，且与第二导电通孔150相连接。第五焊盘151可以为片状结构。基于此，绝缘层17还包括第五绝缘层175，第五绝缘层175设置于第五表面132且位于第五焊盘151的周侧。第五焊盘151与第三裸芯片13之间的连接结构可以参考第一焊盘141与第一裸芯片11之间的连接结构，第五焊盘151和第五绝缘层175的制作方法可以参考第二焊盘142的第二连接部1421以及第一子绝缘层1721的制作方法，此处不再赘述。
在此基础上，请继续参阅图10，芯片堆叠结构10还包括再布线层18和连接结构15。再布线层18设置于第五绝缘层175的表面，即再布线层18间接地设置于第三裸芯片13的第五表面132。在一些示例中，可以采用沉积工艺在第五绝缘层175背对第一裸芯片11的表面以及第五焊盘151背对第一裸芯片11的表面形成介电层，再采用刻蚀工艺和沉积工艺在介电层中形成金属线路结构，金属线路结构与第五焊盘151电连接，即再布线层18通过第五焊盘151与第二导电通孔150连接且电导通。在其他一些实施例中，导通结构14也可以不包括第五焊盘151，绝缘层17也可以不包括第五绝缘层175，再布线层18直接设置于第三裸芯片13的第五表面132并与第二导电通孔150连接且电导通。
再布线层18可以包括一层或多层金属线路结构层和一层或多层绝缘层。在再布线层18包括多层金属线路结构层的情况下，再布线层18中相邻两层金属线路结构层之间通过绝缘层间隔开，此外，为了使相邻两层金属线路结构层电连接，再布线层18还包括设置于绝缘层上的过孔，相邻两层金属线路结构层通过过孔电连接。金属线路结构层的材料包括但不限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。绝缘层由介电材料形成，可为同一介电材料的单层，或者可为具有不同成分的多层。介电材料例如为氮氧化硅、硅胶、聚酰亚胺、二氧化硅中的一种材料或两种及两种以上的组合材料或本领域中用于构成绝缘层的任何其他介电材料。
连接结构15设置于再布线层18背对第五表面132的一侧，连接结构15的数量可以为多个，本申请对连接结构15的数量不做限定。连接结构15与再布线层18中的金属线路结构电连接，连接结构15用于与芯片堆叠结构10外部的部件电连接。连接结构15可以包括第六焊盘1501和第五焊球1502，第六焊盘1501设置于再布线层18的背对第五表面132的表面上且与再布线层18中的金属线路结构电连接，一个第五焊球1502设置于一个第六焊盘1501的背对再布线层18的表面。在一些示例中，可以通过电镀、沉积等方法形成第六焊盘1501。在一些示例中，可以通过电镀、化学镀、印刷、植球或沉积薄膜并刻蚀等方法形成第五焊球1502。
这样一来，芯片堆叠结构10可以通过连接结构15与芯片堆叠结构10外部的部件电连接，以实现芯片堆叠结构10中的多个裸芯片与外部部件之间互通信号。在一些示例中，芯片堆叠结构10外部的部件可以为前述封装基板20。在另一些示例中，芯片堆叠结构10外部的部件可以为前述PCB110。
请参阅图11，图11为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图11所示的实施例与图7所示的实施例的不同之处在于：第一焊盘141的外径大于第二焊盘142的外径，即第一焊盘141的第一环形段1412的外径大于第二焊盘142的第二环形段1422的外径；第二环形段1422的外径大于第一环形段1412的内径。这样一来，当将第一环形段1412和第二环形段1422键合时，若第一环形段1412与第二环形段1422不同轴，也能够实现第一空腔14a1的密封，以防止第一部分填料1491溢出第一金属键合结构14a而增加两个导通结构14连接短路的风险，从而保证了第一裸芯片11和第二裸芯片12连接且电导通的可靠性。在其他一些实施例中，也可以是第二环形段1422的外径大于第一环形段1412的外径，第一环形段1412的外径大于第二环形段1422的内径。同样地，第三环形段1442和第四环形段1452的尺寸关系可以参考第一环形段1412和第二环形段1422的尺寸关系，在此不再赘述。
请参阅图12，图12为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图12所示的实施例与图7所示的实施例的不同之处在于：第二焊盘142包括第二连接部1421和第一环形段1412，第二连接部1421连接于第一环形段1412和第二裸芯片12的第二表面121之间；第一焊盘141为片状结构，第一焊盘141与第一环形段1412键合，第一环形段1412的内腔形成第一空腔14a1。这样一来，在制作第一焊盘141和第二焊盘142时，只需制作一个环形段（第一环形段1412）即可，简化了制作工艺，使得芯片堆叠结构10的制作效率较高。
请继续参阅图12，第四焊盘145包括第四连接部1451和第三环形段1442，第四连接部1451连接于第三环形段1442与第三裸芯片13的第四表面131之间，第三焊盘144为片状结构，第三环形段1442与第三焊盘144键合，第三环形段1442的内腔形成第二空腔14b1。
在一些示例中，图12所示实施例中的第一环形段1412的高度可以与图7所示实施例中的第一环形段1412的高度相同，图12所示实施例中的第三环形段1442的高度可以与图7所示实施例中的第三环形段1442的高度相同。在另一些示例中，图12所示实施例中的第一环形段1412的高度可以大于图7所示实施例中的第一环形段1412的高度，例如，图12所示实施例中的第一环形段1412的高度可以近似为图7所示实施例中的第一环形段1412的高度的2倍；图12所示实施例中的第三环形段1442的高度可以大于图7所示实施例中的第三环形段1442的高度，例如，图12所示实施例中的第三环形段1442的高度可以近似为图7所示实施例中的第三环形段1442的高度的2倍。需要说明的是，此处的高度是指沿第一方向Z的高度。
在其他一些实施例中，也可以是第一焊盘141包括第一连接部1411和第一环形段1412，第一连接部1411连接于第一环形段1412与第一表面111之间，第二焊盘142为片状结构，第二焊盘142与第一环形段1412键合。也即，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412，另一者为片状结构，另一者与第一环形段1412键合，第一环形段1412的内腔形成第一空腔14a1。
在其他又一些实施例中，芯片堆叠结构10中的第一金属键合结构14a可以与图7所示实施例中的第一金属键合结构14a相同，第二金属键合结构14b可以与图12所示实施例中的第二金属键合结构14b相同。在其他又一些实施例中，芯片堆叠结构10中的第一金属键合结构14a可以与图12所示实施例中的第一金属键合结构14a相同，第二金属键合结构14b可以与图7所示实施例中的第二金属键合结构14b相同。
请参阅图13，图13为图12所示芯片堆叠结构10中的部分结构的制作过程中的结构示意图。提供第二裸芯片12并通过硅通孔技术形成第一导电通孔148，其中，第二裸芯片12包括相背对的第二表面121和第三表面122，第一导电通孔148贯穿第二裸芯片12的第二表面121和第三表面122。基于此，通过沉积工艺在第二表面121和第三表面122上分别沉积第一层绝缘材料和第二层绝缘材料，沉积工艺可以是诸如化学汽相沉积(chemical vapordeposition，CVD)工艺、高密度等离子体化学汽相沉积(high density plasma chemicalvapor deposition，HDPCVD)工艺、旋涂工艺、溅射工艺或其他适用的工艺。在此基础上，在第一层绝缘材料和第二层绝缘材料中采用刻蚀工艺和沉积工艺分别形成第二焊盘142的第二连接部1421和第三焊盘144，第二连接部1421和第三焊盘144分别与第一导电通孔148的两端相连接，第一层绝缘材料的剩余部分形成与第二连接部1421等高的第一子绝缘层1721，第二层绝缘材料的剩余部分形成与第三焊盘144等高的第三绝缘层173。
接下来，通过沉积工艺在第一子绝缘层1721和第二连接部1421上沉积第三层绝缘材料。在此基础上，在第三层绝缘材料中采用刻蚀工艺和沉积工艺形成第二焊盘142的第一环形段1412，第一环形段1412与第二连接部1421相连接，第三层绝缘材料的剩余部分形成与第一环形段1412等高的第三子绝缘层1722，第三子绝缘层1722和第一子绝缘层1721构成第二绝缘层172。
接下来，向第一环形段1412的内腔填充填料，用于形成第一部分填料1491，填料可以充满第二环形段1422的内腔。填料的结构形态以及填充方式可以参考上述，在此不再赘述。
图13所示的实施例，说明了第二焊盘142、第三焊盘144、第二绝缘层172、第三绝缘层173、第一部分填料1491的制作过程。第一焊盘141和第一绝缘层171的制作过程可以参考第三焊盘144和第三绝缘层173的制作过程，第四焊盘145、第四绝缘层174和第二部分填料1492的制作过程可以参考第二焊盘142、第二绝缘层172和第一部分填料1491的制作过程，此处不再赘述。
请参阅图14，图14为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图14所示的实施例与图12所示的实施例的不同之处在于：第二裸芯片12的数量为多个，导通结构14还包括第三金属键合结构14c，一个第三金属键合结构14c位于相邻的两个第二裸芯片12之间。第三金属键合结构14c包括第二焊盘142和第三焊盘144，第二焊盘142设置于远离第一裸芯片11的第二裸芯片12的第二表面121，第三焊盘144设置于靠近第一裸芯片11的第二裸芯片12的第三表面122，第二焊盘142的第一环形段1412和第三焊盘144键合。
基于此，形成第三金属键合结构14c的第二焊盘142和第三焊盘144围设出第三空腔14c1，第一环形段1412的内腔形成第三空腔14c1。在此基础上，填料149还包括第五部分填料1495，第五部分填料1495设置于第三空腔14c1，且与第二焊盘142和第三焊盘144均相连接。第五部分填料1495的材质可以与第一部分填料1491的材质相同，也可以与第一部分填料1491的材质不同。第三金属键合结构14c和第五部分填料1495的技术效果，可以参考第一金属键合结构14a和第一部分填料1491的技术效果，此处不再赘述。
在此基础上，导通结构14还包括第五焊盘151，绝缘层17还包括第五绝缘层175，芯片堆叠结构10还包括再布线层18和连接结构15。第五焊盘151、第五绝缘层175、再布线层18和连接结构15的结构以及制作方法可以参考图10所示的实施例，此处不再赘述。
请参阅图15，图15为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图15所示的实施例与图12所示的实施例的不同之处在于：第一环形段1412的横截面呈圆环状，第一焊盘141为圆片状结构，且第一焊盘141的直径大于第一环形段1412的外径。这样一来，当将第一环形段1412和第一焊盘141键合时，若第一环形段1412与第一焊盘141不同轴，也能够实现第一空腔14a1的密封，以防止第一部分填料1491溢出第一金属键合结构14a而增加两个导通结构14连接短路的风险，从而保证了第一裸芯片11和第二裸芯片12连接且电导通的可靠性。
在其他一些实施例中，在第一焊盘141包括第一环形段1412的情况下，第二焊盘142为圆片状结构，且第二焊盘142的直径大于第一环形段1412的外径。也即，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412且第一环形段1412的横截面呈圆环状，另一者为圆片状结构且外径大于第一环形段1412的外径。同样地，第三焊盘144和第四焊盘145的尺寸关系可以参考第一焊盘141和第二焊盘142的尺寸关系，在此不再赘述。
在上述基础上，请参阅图16-图18，图16为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图，图17为图16所示芯片堆叠结构10在C-C线处的部分结构的截面示意图，图18为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。第一焊盘141朝向第二裸芯片12的第二表面121的表面具有第一缓冲槽1413和第一溢流通道1414，第一溢流通道1414连通第一缓冲槽1413和第一空腔14a1。这样一来，当对第一裸芯片11和第二裸芯片12加热使第一空腔14a1内的焊料熔化时，体积膨胀的焊料能够经第一溢流通道1414进入第一缓冲槽1413内进行缓冲释放，从而保证第一金属键合结构14a的键合可靠性，同时保证焊料与第一焊盘141以及第二焊盘142之间连接的可靠性，进而保证芯片堆叠结构10整体的可靠性。
在一些实施例中，请参阅图16和图17，在第一焊盘141包括第一连接部1411和第一环形段1412，第二焊盘142包括第二连接部1421和第二环形段1422的情况下，第一缓冲槽1413和第一溢流通道1414可以位于第一环形段1412朝向第二裸芯片12的表面。图16所示的实施例中，第一环形段1412的外径大于第二环形段1422的外径，这样一来，第一环形段1412朝向第二裸芯片12的表面的面积更大，更便于设置第一缓冲槽1413和第一溢流通道1414。
在另一些实施例中，请参阅图18，在第一焊盘141为片状结构，第二焊盘142包括第二连接部1421和第一环形段1412的情况下，第一缓冲槽1413和第一溢流通道（图中未示出）位于第一焊盘141朝向第二裸芯片12的表面上。图18所示的实施例中，第一焊盘141的直径大于第一环形段1412的外径，这样一来，第一焊盘141的朝向第二裸芯片12的表面的面积更大，更便于设置第一缓冲槽1413和第一溢流通道。
请继续参阅图17，第一缓冲槽1413可以呈连续环状，第一缓冲槽1413环绕第一空腔14a1一周设置，第一溢流通道1414的数量可以为一个，也可以为多个。在其他一些实施例中，第一缓冲槽1413也可以包括多个环形段，多个环形段沿第一空腔14a1的周向相互间隔设置，第一溢流通道1414的数量也为多个，每个环形段与第一空腔14a1通过至少一个第一溢流通道1414连通。
在其他一些实施例中，第二焊盘142朝向第一裸芯片11的表面具有第二缓冲槽（图中未示出）和第二溢流通道（图中未示出），第二溢流通道连通第二缓冲槽和第一空腔14a1。第二缓冲槽和第二溢流通道的结构可以参考第一缓冲槽和第一溢流通道的结构，此处不再赘述。
在其他又一些实施例中，第一焊盘141朝向第二裸芯片12的表面具有第一缓冲槽1413和第一溢流通道1414，第一溢流通道1414连通第一缓冲槽1413和第一空腔14a1。在此基础上，第二焊盘142朝向第一裸芯片11的表面具有第二缓冲槽（图中未示出）和第二溢流通道（图中未示出），第二溢流通道连通第二缓冲槽和第一空腔14a1。
在上述基础上，第三焊盘144朝向第三裸芯片13的表面具有第三缓冲槽1443和第三溢流通道（图中未示出），第三溢流通道连通第三缓冲槽1443和第二空腔14b1。在其他一些实施例中，第四焊盘145朝向第二裸芯片12的表面具有第四缓冲槽（图中未示出）和第四溢流通道（图中未示出），第四溢流通道连通第四缓冲槽和第二空腔14b1。
在其他一些实施例中，还可以通过对焊料进行研磨刻蚀，使得焊料的表面凹凸不平，从而为焊料留存一定的膨胀空间，以防止焊料膨胀而溢出金属键合结构以及降低金属键合结构的键合成功率。
在上述基础上，在填料149为焊料的情况下，焊接后的填料149内可以存在孔洞，也可以不存在孔洞，本申请对此不做限定。请参阅图19，图19为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图19所示的实施例与图7所示的实施例的不同之处在于：第二焊盘142包括第一环形段1412。具体地，第二焊盘142的横截面可以呈环形。第二裸芯片12开设有第一通孔1481，第一通孔1481贯穿第二表面121和第三表面122，且与第一环形段1412的内腔连通。基于此，填料149包括第三部分填料1493，第三部分填料1493设置于第一通孔1481内且与第一通孔1481的孔壁相连接，第三部分填料1493与第一通孔1481形成第一导电通孔148。第三部分填料1493为导电填料且与第一部分填料1491为材料相同的一体成型件。第一部分填料1491和第三部分填料1493可以为金属填料，例如第一部分填料1491和第三部分填料1493的材料可以包括Cu、Co、Ni、W中的一种或多种，通过电镀或沉积等工艺制作形成。
这样一来，通过一体成型第一部分填料1491和第三部分填料1493，可以增强第一焊盘141和第二焊盘142之间的连接强度以及电连接的可靠性。此外，还能够实现第一裸芯片11和第二裸芯片12的信号沿第一方向Z向第二裸芯片12远离第一裸芯片11的一侧传递，降低了芯片堆叠结构10的信号延迟和功耗，且制作工艺简单，制作效率较高。
图19所示的实施例中，第一焊盘141为片状结构，第一环形段1412的内腔形成第一空腔14a1，在其他一些实施例中，也可以是第一焊盘141包括第一环形段1412，第二焊盘包括第二环形段1422，第一部分填料1491朝向第一裸芯片11的一端与第一裸芯片11的第一表面111相连接。
在此基础上，请继续参阅图19，第三焊盘144包括第三环形段1442，第四焊盘145包括第四环形段1452，第三环形段1442形成第二空腔14b1的一部分，第四环形段1452形成第二空腔14b1的另一部分。具体地，第三焊盘144的横截面和第四焊盘145的横截面可以均呈环形。第三裸芯片13开设有第二通孔150a，第二通孔150a贯穿第四表面131和第五表面132。第二空腔14b1与第一通孔1481和第二通孔150a均连通。基于此，填料149还包括第四部分填料1494，第四部分填料1494设置于第二通孔150a内，且与第二通孔150a的孔壁相连接，第四部分填料1494与第二通孔150a形成第二导电通孔150。第四部分填料1494、第二部分填料1492、第三部分填料1493和第一部分填料1491为材料相同的一体成型件。第四部分填料1494、第二部分填料1492、第三部分填料1493和第一部分填料1491的材料和制作工艺可以参考上述，此处不再赘述。
这样一来，通过一体成型第四部分填料1494、第二部分填料1492、第三部分填料1493和第一部分填料1491，可以使得填料149为同时连接第一金属键合结构14a、第二金属键合结构14b、第二裸芯片12和第三裸芯片13的一体结构件，能够增强第一裸芯片11和第二裸芯片12之间的连接强度以及电连接的可靠性，以及第二裸芯片12和第三裸芯片13之间的连接强度以及电连接的可靠性，从而提高芯片堆叠结构10中各个裸芯片互连的可靠性。此外，还能够使第一裸芯片11、第二裸芯片12和第三裸芯片13沿裸芯片的厚度方向与芯片堆叠结构10外部的部件实现信号互通，提高了信号传输质量，降低了芯片堆叠结构10的信号延迟和功耗，且制作工艺简单，制作效率较高。
图19所示的实施例中，第一环形段1412的内径、第三环形段1442的内径、第四环形段1452的内径、第一通孔1481的直径和第二通孔150a的直径可以相同，且第一环形段1412、第三环形段1442、第四环形段1452、第一通孔1481和第二通孔150a同轴设置。在其他一些实施例中，第一环形段1412的内径、第三环形段1442的内径、第四环形段1452的内径、第一通孔1481的直径和第二通孔150a的直径也可以不同，第一环形段1412、第三环形段1442、第四环形段1452、第一通孔1481和第二通孔150a也可以不同轴，本申请对此不做限定。
在上述基础上，导通结构14还包括种子层结构（图中未示出），种子层结构设置于第一空腔14a1的内壁、第一通孔1481的内壁、第二空腔14b1的内壁以及第二通孔150a的内壁与填料149之间。其中，第一通孔1481、种子层结构和第三部分填料1493可以形成第一导电通孔148，第二通孔150a、种子层结构和第四部分填料1494可以形成第二导电通孔。种子层结构的层序结构以及各层的材料参考上述，此处不再赘述。在一些示例中，还可以在第一通孔1481的内壁、第二通孔150a的内壁与种子层结构之间均设置绝缘层。绝缘层的材料可以参考上述，此处不再赘述。
在此基础上，第一空腔14a1的内壁上的种子层结构、第一通孔1481的内壁上的种子层结构、第二空腔14b1的内壁上的种子层结构和第二通孔150a的内壁上的种子层结构相接为一体。即种子层结构的阻挡层可以为一体成型结构，种子层可以为一体成型结构。在一些示例中，可以在第一焊盘141和第二焊盘142键合之后，以及在第三焊盘144和第四焊盘145键合后，通过沉积的工艺依次一体成型种子层结构的各个结构层，这样一来，可以简化芯片堆叠结构10的制作工艺，提高芯片堆叠结构10的制作效率。
在其他一些实施例中，种子层结构也可以为分体结构。种子层结构包括相接触的第一种子层结构和第二种子层结构，第一种子层结构设置于第一环形段1412的内壁、第一通孔1481的内壁以及第三环形段1442的内壁与填料149之间，第二种子层结构设置于第四环形段1452的内壁以及第二通孔150a的内壁与填料149之间。这样一来，可以在第一焊盘141和第二焊盘142键合之前，以及第三焊盘144和第四焊盘145键合之前，通过沉积等工艺制作种子层结构，在对第一焊盘141和第二焊盘142键合，以及对第三焊盘144和第四焊盘145键合时，种子层结构能够吸收部分键合应力，以减小第一裸芯片11、第二裸芯片12和第三裸芯片13受到的键合应力，以减小开裂损伤的风险，从而提高芯片堆叠结构10的可靠性。
请参阅图20，图20为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图20所示的实施例与图19所示的实施例的不同之处在于：第二裸芯片12的数量为多个，导通结构14还包括第三金属键合结构14c，一个第三金属键合结构14c位于相邻的两个第二裸芯片12之间。第三金属键合结构14c包括第二焊盘142和第三焊盘144，第二焊盘142设置于远离第一裸芯片11的第二裸芯片12的第二表面121，第三焊盘144设置于靠近第一裸芯片11的第二裸芯片12的第三表面122，第二焊盘142的第一环形段1412和第三焊盘144的第三环形段1442键合。
基于此，形成第三金属键合结构14c的第二焊盘142和第三焊盘144围设出第三空腔14c1，第一环形段1412的内腔形成第三空腔14c1的一部分，第三环形段1442的内腔形成第三空腔14c1的另一部分。在此基础上，填料149还包括第五部分填料1495，第五部分填料1495设置于第三空腔14c1，且与第二焊盘142和第三焊盘144均相连接。第五部分填料1495、第四部分填料1494、第二部分填料1492、第三部分填料1493和第一部分填料1491为材料相同的一体成型件。即填料149可以为贯穿全部第三裸芯片13和全部第二裸芯片12的填料柱整体。
在此基础上，导通结构14还包括第五焊盘151，绝缘层17还包括第五绝缘层175，芯片堆叠结构10还包括再布线层18和连接结构15。第五焊盘151呈环形，且第五焊盘151的内腔与第二通孔150a连通，以便于自第五焊盘151的开口处向第二通孔150a、第二空腔14b1、第三空腔14c1、第一通孔1481和第一空腔14a1内填充金属材料以一体成型填料149。基于此，第四部分填料1494还设置于第五焊盘151的内腔且与第五焊盘连接并电导通。第五绝缘层175、再布线层18和连接结构15的结构可以参考图10所示的实施例中的相应结构，此处不再赘述。
在上述基础上，请参阅图21，图21为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图21所示的实施例与图19所示的实施例的不同之处在于：导通结构14还包括金属镀层152，金属镀层152设置于种子层结构和填料149之间。第一通孔1481、种子层结构、金属镀层和第三部分填料1493可以形成第一导电通孔148，第二通孔150a、种子层结构、金属镀层和第四部分填料1494可以形成第二导电通孔150。金属镀层152的材料的强度大于种子层的材料的强度。这样一来，能够进一步增强芯片堆叠结构10中的多个裸芯片的连接强度以及电导通的可靠性，从而提高芯片堆叠结构10的整体的可靠性。
在此基础上，金属镀层152可以为一体成型结构。在一些示例中，可以在第一焊盘141和第二焊盘142键合之后，以及在第三焊盘144和第四焊盘145键合后，通过沉积的工艺一体成型金属镀层152，这样一来，可以简化芯片堆叠结构10的制作工艺，提高芯片堆叠结构10的制作效率。
在其他一些实施例中，金属镀层152也可以为分体结构。金属镀层152包括相接触的第一金属镀层1521和第二金属镀层1522，第一金属镀层1521设置于第一种子层结构与填料149之间，第二金属镀层1522设置于第二种子层结构与填料149之间。这样一来，可以在第一焊盘141和第二焊盘142键合之前，以及第三焊盘144和第四焊盘145键合之前，通过沉积等工艺制作第一金属镀层1521和第二金属镀层1522，在对第一焊盘141和第二焊盘142键合，以及对第三焊盘144和第四焊盘145键合时，第一金属镀层1521和第二金属镀层1522能够吸收部分键合应力，以减小第一裸芯片11、第二裸芯片12和第三裸芯片13受到的键合应力，以减小开裂损伤的风险，从而提高芯片堆叠结构10的可靠性。
请参阅图22，图22为图1所示电子设备100的芯片堆叠结构10的又一种结构示意图。图22所示的实施例与图20所示的实施例的不同之处在于：在种子层结构和填料149之间设置有金属镀层152。金属镀层152的结构可以参考所述，此处不再赘述。
以上实施例中，芯片堆叠结构10中的多个裸芯片可以是同种类型的裸芯片，也可以是不同类型的裸芯片。在一些实施例中，第一裸芯片11、第二裸芯片12和第三裸芯片13可以均为存储裸芯片。在另一些实施例中，第一裸芯片11和第二裸芯片12可以为存储裸芯片，第三裸芯片13可以为逻辑裸芯片。这样一来，逻辑裸芯片与多个存储裸芯片一起形成3D集成结构，上述存储裸芯片与处理芯片之间进行信号传输时，会先经过逻辑裸芯片对上述信号进行处理。在一些示例中，逻辑裸芯片可以将来自处理芯片的信号进行数据转换，例如将串行数据转换成并行数据后，发送至各个存储裸芯片；或者，将来自存储裸芯片的并行数据转换成串行数据后，发送至处理芯片。在其他一些实施例中，芯片堆叠结构10也可以不包括第三裸芯片13，在此情况下，第一裸芯片11和第二裸芯片12可以同为存储裸芯片，也可以第一裸芯片11为存储裸芯片，第二裸芯片12为逻辑裸芯片。
在一些示例中，上述存储裸芯片可以为易失性存储器芯片，如DRAM，或静态随机存取存储芯片（static random access memory，SRAM）等。在另一些示例中，上述存储裸芯片可以为非易失性存储器半导体芯片，例如，相变随机存取存储芯片（phase change randomaccess memory，PRAM），或磁阻随机存取存储芯片（magnetoresistive random accessmemory，MRAM），或铁电随机存取存储芯片（ferroelectric random access memory，FeRAM），或电阻随机存取存储芯片（resistive random access memory，ReRAM）等。本申请对存储裸芯片的类型不做限定。
上述各附图所示的实施例中，导通结构14的数量仅为示意，并不构成芯片堆叠结构10的导通结构14的数量的具体限制。
以上实施例以第一焊盘141和第二焊盘142键合为例进行说明。在其他一些实施例中，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412，另一者与第一环形段1412的端面相接触但不键合，具体地，另一者可以与第一环形段1412的端面贴合但不连接，第一焊盘141和第二焊盘142通过第一部分填料1491连接，即第一焊盘141和第二焊盘142可以构成第一金属限位结构以对第一部分填料1491进行限位和密封。
在此基础上，第二金属键合结构14b中的第三焊盘144和第四焊盘145也可以相接触但不键合，第三焊盘144和第四焊盘145通过第二部分填料1492连接，即第三焊盘144和第四焊盘145可以构成第二金属限位结构以对第二部分填料1492进行限位和密封。在此基础上，第三金属键合结构14c中的第二焊盘142和第三焊盘144也可以相接触但不键合，第二焊盘142和第三焊盘144通过第五部分填料1495连接，即相对的第二焊盘142和第三焊盘144可以构成第三金属限位结构以对第五部分填料1495进行限位和密封。
图10、图14、图20和图22所示的实施例中，一个导通结构14中，全部焊盘的环形段与形成第一导电通孔148的通孔、形成第二导电通孔150的通孔同轴设置，需要说明的是，前述同轴设置表示允许一定误差范围内的大致同轴设置，误差范围可以为相对于绝对同轴的偏差位于小于或等于第一导电通孔148的直径的1/2以内。具体请参阅图23-图26，图23为图10所示芯片堆叠结构10的存在偏差位移的结构示意图，图24为图14所示芯片堆叠结构10的存在偏差位移的结构示意图，图25为图20所示芯片堆叠结构10的存在偏差位移的结构示意图，图26为图22所示芯片堆叠结构10的存在偏差位移的结构示意图。在一些示例中，第一导电通孔148的直径约为10um，前述偏差位移可以小于或等于5um。
以上介绍了本申请一些实施例提供的芯片堆叠结构10的结构。以下对芯片堆叠结构10的制作方法进行详细介绍。
本申请一些实施例提供的芯片堆叠结构10的制作方法，包括如下步骤：
S10：请参阅图27，图27为图10所示芯片堆叠结构10的制作过程中的结构示意图一。提供第一裸芯片11，第一裸芯片11包括第一表面111，第一表面111设置有第一焊盘141。第一表面111还设置有第一绝缘层171，第一绝缘层171位于第一焊盘141的周侧。
S20：请继续参阅图27，提供第二裸芯片12，第二裸芯片12包括第二表面121，第二表面121设置有第二焊盘142，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412。第二表面121上还设置有第二绝缘层172，第二绝缘层172位于第二焊盘142的周侧。第二裸芯片12还包括第三表面122，第三表面122与第二表面121相背对，第三表面122上设置有第三焊盘144。第三表面122上还设置有第三绝缘层173，第三绝缘层173位于第二焊盘142的周侧。第二裸芯片12上还设置有第一导电通孔148，第一导电通孔148贯穿第二裸芯片12的第二表面121和第三表面122，并与第二焊盘142和第三焊盘144连接且电导通。
图27所示的实施例中，第一焊盘141包括第一连接部1411和第一环形段1412，第一环形段1412的内腔用于形成第一空腔14a1的一部分；第二焊盘142包括第二连接部1421和第二环形段1422，第二环形段1422的内腔用于形成第一空腔14a1的另一部分或形成第三空腔14c1的一部分；第三焊盘144包括第三连接部1441和第三环形段1442，第三环形段1442的内腔用于形成第二空腔14b1的一部分或形成第三空腔14c1的另一部分。
S30：请继续参阅图27，提供第三裸芯片13，第三裸芯片13包括第四表面131，第四表面131设置有第四焊盘145；第四焊盘145与第三焊盘144两者中的一者具有第三环形段1442。第四表面131上还设置有第四绝缘层174，第四绝缘层174位于第四焊盘145的周侧。第三裸芯片13还具有第五表面132，第五表面132与第四表面131相背对，第五表面132上设置有第五焊盘151。第五表面132上还设置有第五绝缘层175，第五绝缘层175位于第五焊盘151的周侧。第三裸芯片13上还设置有第二导电通孔150，第二导电通孔150贯穿第三裸芯片13的第四表面131和第五表面132，并与第四焊盘145和第五焊盘151连接且电导通。
图27所示的实施例中，第四焊盘145包括第四连接部1451和第四环形段1452，第四环形段1452的内腔用于形成第二空腔14b1的另一部分；第五焊盘151为片状结构。
S40：请参阅图27和图28，图28为图10所示芯片堆叠结构10的制作过程中的结构示意图二。在第一空腔14a1内设置第一部分填料1491，以使第一部分填料1491与第一焊盘141、第二焊盘142连接。具体地，步骤S40包括步骤S401和步骤S402。
S401：请继续参阅图27，向用于形成第一空腔14a1的环形段的内腔设置填料。即向第一焊盘141的第一环形段1412的内腔和第二焊盘142的第二环形段1422的内腔均设置填料。
S50：请继续参阅图27和图28，在第二空腔14b1内设置第二部分填料1492，以使第二部分填料1492与第三焊盘144、第四焊盘145连接。具体地，步骤S50包括步骤S501和步骤S502。
S501：向用于形成第二空腔14b1的环形段的内腔设置填料。即向第三焊盘144的第三环形段1442的内腔以及第四焊盘145的第四环形段1452的内腔设置填料。图27所示的实施例中，填料可以为焊料，焊料的可能的形态以及设置方式可以参考上述，此处不再赘述。
S60：请继续参阅图28。层叠堆放第一裸芯片11和第二裸芯片12，并使第一表面111和第二表面121相面对。也即，使第二表面121朝向第一裸芯片11。图28所示的实施例中，第二裸芯片12的数量为多个，堆放多个第二裸芯片12时，多个第二裸芯片12的第二表面121均朝向第一裸芯片11。
S70：对第一裸芯片11和第二裸芯片12加热到第一温度并以第一压强压合，以使一个第一焊盘141和一个第二焊盘142两者中的另一者与第一环形段1412临时键合并围设出第一空腔14a1。图28所示的实施例中，第一焊盘141的第一环形段1412与第二焊盘142的第二环形段1422相对且临时键合。
需要说明的是，在第二裸芯片12的数量为多个的情况下，可以逐层对当前堆放的裸芯片与已堆放的裸芯片加热到第一温度并以第一压强压合，以使相邻的一个第二焊盘142和一个第三焊盘144临时键合并围设出第三空腔14c1。图28所示的实施例中，第二焊盘142的第二环形段1422与第三焊盘144的第三环形段1442相对且临时键合。
S80：请继续参阅图28，层叠堆放第三裸芯片13，使第三裸芯片13位于第二裸芯片12背对第一裸芯片11的一侧，并使第四表面131与第三表面122相面对。也即，使第三表面122朝向第三裸芯片13。
S90：对第三裸芯片13和第二裸芯片12加热到第一温度并以第一压强压合，以使一个第三焊盘144和一个第四焊盘145两者中的另一者与第三环形段1442临时键合并围设出第二空腔14b1。图28所示的实施例中，第三焊盘144的第三环形段1442和第四焊盘145的第四环形段1452相对且临时键合。
需要说明的是，上述的临时键合是指待键合的两者形成键合强度较弱的键合，或待键合的两者相接触未键合。
S100：请继续参阅图28，将第一焊盘141和第二焊盘142两者中的另一者与第一环形段1412键合。图28所示的实施例中，将第二焊盘142的第二环形段1422与第一环形段1412键合。并将相邻的一个第二焊盘142的第二环形段1422和一个第三焊盘144的第三环形段1442键合。
S110：请继续参阅图28，将第三焊盘144和第四焊盘145两者中的另一者与第三环形段1442键合。图28所示的实施例中，将第四焊盘145的第四环形段1452与第三环形段1442键合。
S402：请继续参阅图28-图30，图29为图10所示芯片堆叠结构10的制作过程中的局部结构变化示意图，图30为图29所示芯片堆叠结构10制作过程中第一部分填料1491的形成过程的放大示意图。使第一空腔14a1内的填料形成第一部分填料1491，第一部分填料1491与第一焊盘141、第二焊盘142连接。在第二裸芯片12的数量为多个的情况下，步骤S402还使第三空腔14c1内的填料形成第五部分填料1495，第五部分填料1495与第二焊盘142、第三焊盘144连接。
S120：使第一绝缘层171和第二绝缘层172键合。在第二裸芯片12的数量为多个的情况下，步骤S120还使相邻的第二绝缘层172和第三绝缘层173键合。
S502：请继续参阅图28，使第二空腔14b1内的填料形成第二部分填料1492，第二部分填料1492与第三焊盘144、第四焊盘145连接。
S130：使第三绝缘层173和第四绝缘层174键合。
步骤S100、S110、S402、S120、S502和S130可以同时进行，具体地，对芯片堆叠结构10中的第一裸芯片11、第二裸芯片12和第三裸芯片13加热到第二温度并以第二压强压合，以使第一空腔14a1内的填料熔化形成第一部分填料1491，第一部分填料1491与第一焊盘141、第二焊盘142连接。且使第二空腔14b1内的填料熔化形成第二部分填料1492，第二部分填料1492与第三焊盘144、第四焊盘145连接。并使第三空腔14c1内的填料熔化形成第五部分填料1495，第五部分填料1495与第二焊盘142、第三焊盘144连接。
其中，第二温度大于或等于焊料的熔化温度，以焊料的材料为锡铅合金为例，例如，焊料的熔点可以为180℃，第二温度可以大于或等于180℃且小于或等于300℃。在一些示例中，第二温度可以为180℃或210℃或240℃或270℃。前述第一温度可以小于焊料的熔点，例如，第一温度可以大于或等于100℃，且小于或等于160℃。在一些示例中，第二温度可以为100℃或120℃或140℃或160℃。
第二压强可以大于或等于10Mpa，且小于或等于40Mpa。在一些示例中，第二压强可以为10 Mpa或15 Mpa或20 Mpa或25 Mpa或30 Mpa或35 Mpa或40 Mpa。第一压强可以大于或等于5 Mpa，且小于或等于7 Mpa。在一些示例中，第一压强可以为5 Mpa或6 Mpa或7 Mpa。
S140：请返回参阅图28，在第三裸芯片13远离第一裸芯片11的一侧表面形成再布线层18。具体地，在第五绝缘层175、第五焊盘151远离第一裸芯片11的表面形成再布线层18，再布线层18中的金属线路结构与第五焊盘151电连接，即再布线层18间接地形成于第三裸芯片13的第五表面132。
S150：请继续参阅图28，在再布线层18背离第五表面132的一侧形成连接结构15。
在其他一些实施例中，在芯片堆叠结构不包括第三裸芯片13的情况下，上述制作方法可以不包括步骤S30、S50、S80、S90、S110、S130，步骤140可以为在第二裸芯片12远离第一裸芯片11的一侧表面形成再布线层18。
图14所示芯片堆叠结构10的制作过程与图10所示芯片堆叠结构10的制作过程的不同之处在于：第一焊盘141为片状结构，第二焊盘142包括第二连接部1421和第一环形段1412，第三焊盘144为片状结构，第四焊盘145包括第四连接部1451和第三环形段1442。具体的制作步骤可以参考图27和图28所示的制作步骤，此处不再赘述。
本申请另一些实施例提供一种芯片堆叠结构10的制作方法，包括如下步骤：
S10a：请参阅图31，图31为图22所示芯片堆叠结构10的制作过程中的结构示意图一。提供第一裸芯片11，第一裸芯片11包括第一表面111，第一表面111设置有第一焊盘141。第一表面111还设置有第一绝缘层171，第一绝缘层171位于第一焊盘141的周侧。
S20a：请继续参阅图31，提供第二裸芯片12，第二裸芯片12包括第二表面121，第二表面121设置有第二焊盘142，第一焊盘141和第二焊盘142两者中的一者包括第一环形段1412。第二表面121上还设置有第二绝缘层172，第二绝缘层172位于第二焊盘142的周侧。第二裸芯片12还包括第三表面122，第三表面122与第二表面121相背对，第三表面122上设置有第三焊盘144，第三焊盘144包括第三环形段1442。第三表面122上还设置有第三绝缘层173，第三绝缘层173位于第二焊盘142的周侧。
图31所示的实施例中，第一焊盘141为片状结构，第二焊盘142包括第一环形段1412，第一环形段1412的内腔用于形成第一空腔14a1的至少一部分或第三空腔14c1的一部分。第三环形段1442的内腔用于形成第二空腔14b1的一部分或第三空腔14c1的另一部分。第二裸芯片12还开设有第一通孔1481，第一通孔1481贯穿第二裸芯片12的第二表面121和第三表面122，且与第一环形段1412的内腔、第三环形段1442的内腔连通。第一环形段1412的内壁、第三环形段1442的内壁和第一通孔1481的内壁还设置有第一种子层结构，第一种子层结构上还设置有第一金属镀层1521。
S30a：请继续参阅图31，提供第三裸芯片13，第三裸芯片13包括第四表面131，第四表面131设置有第四焊盘145；第四焊盘145与第三焊盘144两者中的一者具有第三环形段1442。第四表面131上还设置有第四绝缘层174，第四绝缘层174位于第四焊盘145的周侧。
第三裸芯片13还具有第五表面132，第五表面132与第四表面131相背对，第五表面132上设置有第五焊盘151，第五焊盘151呈环形。第五表面132上还设置有第五绝缘层175，第五绝缘层175位于第二焊盘142的周侧。
图31所示的实施例中，第四焊盘145包括第四环形段1452，第四环形段1452的内腔用于形成第二空腔14b1的另一部分。第三裸芯片13还开设有第二通孔150a，第二通孔150a贯穿第三裸芯片13的第四表面131和第五表面132，且与第四环形段1452的内腔和、第五焊盘151的内腔连通。第四环形段1452的内壁、第五焊盘151的内壁和第二通孔150a的内壁还设置有第二种子层结构，第二种子层结构上还设置有第二金属镀层1522。
S40a：请参阅图32，图32为图22所示芯片堆叠结构10的制作过程中的结构示意图二。层叠堆放第一裸芯片11和第二裸芯片12，并使第一表面111和第二表面121相面对。也即，使第二表面121朝向第一裸芯片11。图32所示的实施例中，第二裸芯片12的数量为多个，堆放多个第二裸芯片12时，多个第二裸芯片12的第二表面121均朝向第一裸芯片11。
S50a：对第一裸芯片11和第二裸芯片12加热到第一温度并以第一压强压合，以使一个第一焊盘141和一个第二焊盘142两者中的另一者与第一环形段1412临时键合并围设出第一空腔14a1。图32所示的实施例中，第一焊盘141与第二焊盘142的第一环形段1412临时键合。
需要说明的是，在第二裸芯片12的数量为多个的情况下，可以逐层对当前堆放的裸芯片与已堆放的裸芯片加热到第一温度并以第一压强压合，以使相邻的一个第二焊盘142和一个第三焊盘144临时键合并围设出第三空腔14c1。图32所示的实施例中，第二焊盘142的第一环形段1412与第三焊盘144的第三环形段1442临时键合。
S60a：使第一绝缘层171和第二绝缘层172键合。在第二裸芯片12的数量为多个的情况下，步骤S120还使相邻的第二绝缘层172和第三绝缘层173键合。
S70a：请继续参阅图32，层叠堆放第三裸芯片13，使第三裸芯片13位于第二裸芯片12背对第一裸芯片11的一侧，并使第四表面131与第三表面122相面对。也即，使第三表面122朝向第三裸芯片13。
S80a：对第三裸芯片13和第二裸芯片12加热到第一温度并以第一压强压合，以使一个第三焊盘144和一个第四焊盘145两者中的另一者与第三环形段1442临时键合并围设出第二空腔14b1。图32所示的实施例中，第三焊盘144的第三环形段1442和第四焊盘145的第四环形段1452相对且临时键合。第二通孔150a、第二空腔14b1、第三空腔14c1、第一通孔1481和第一空腔14a1形成连通孔。即第一通孔1481和第一空腔14a1形成连通孔的一部分。第一压强和第一温度可以参考上述，此处不再赘述。
需要说明的是，上述的临时键合是指待键合的两者形成键合强度较弱的键合，或待键合的两者相接触未键合。
S90a：使第三绝缘层173和第四绝缘层174键合。
S100a：在第一空腔14a1内设置第一部分填料1491，以使第一部分填料1491与第一焊盘141、第二焊盘142连接。步骤S100a包括步骤S1001a。
S1001a：请继续参阅图33，向前述连通孔内设置填料，其中，第一空腔14a1内的填料形成第一部分填料1491，第一通孔1481内的填料形成第三部分填料1493，第三部分填料1493与第一通孔1481的孔壁连接。
在芯片堆叠结构10包括第三裸芯片13的情况下，第二空腔14b1内的填料形成第二部分填料1492，第二通孔150a内的填料形成第四部分填料1494，第三空腔14c1内的填料形成第五部分填料1495。也即，第一部分填料1491、第二部分填料1492、第三部分填料1493、第四部分填料1494和第五部分填料1495为一体成型结构。
S110a：请继续参阅图32，在第三裸芯片13远离第一裸芯片11的一侧表面形成再布线层18。步骤S110a可以参考与步骤S70相同140，此处不再赘述。
S120a：请参阅图32，在再布线层18背离第五表面132的一侧形成连接结构15。步骤S120a可以参考步骤S150相同，此处不再赘述。
在其他一些实施例中，在芯片堆叠结构10不包括第三裸芯片13的情况下，上述制作方法可以不包括步骤S30a、S70a、S80a、S90a，步骤110a可以为在第二裸芯片12远离第一裸芯片11的一侧表面形成再布线层18。
本申请又一些实施例提供一种芯片堆叠结构10的制作方法，请参阅图33和图34，图33为图20所示芯片堆叠结构10的制作过程中的结构示意图一，图34为图20所示芯片堆叠结构10的制作过程中的结构示意图二。图33和图34所示的实施例与图31和图32所示的实施例的不同之处在于：在步骤S20a中，第一种子层结构上未设置第一金属镀层1521，步骤S30a中，第二种子层结构上未设置第二金属镀层1522。具体的制作方法可以参考图31和图32所示的制作步骤，此处不再赘述。
在其他一些实施例中，步骤S20a中，第一通孔1481的内壁、第一环形段1412的内壁以及第三焊盘144的第三环形段1442的内壁处也可以未设置第一种子层结构；步骤S30a中，第二通孔150a的内壁、第四焊盘145的第四环形段1452的内壁以及第五焊盘151的内壁处也可以未设置第二种子层结构。在上述步骤S100a之前，还可以增加步骤S130a（图中未示出）和S140a（图中未示出）。
S130a：在连通孔的内壁形成种子层结构，以使第一通孔1481的内壁、第一环形段1412的内壁以及第三环形段1442的内壁处的第一种子层结构，与第二通孔150a的内壁、第四环形段1452的内壁以及第五焊盘151的内壁处的第二种子层结构相接为一体。
S140a：在种子层结构上形成金属镀层152，以使第一种子层结构处的第一金属镀层1521，与第二种子层结构处的第二金属镀层1522相接为一体。
其余制作步骤可以参考图31和图32所示实施例的制作步骤，此处不再赘述。
在其他一些实施例中，芯片堆叠结构10的制作方法也可以不包括步骤S130a。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (30)

1.一种芯片堆叠结构，其特征在于，包括：
第一裸芯片，所述第一裸芯片包括第一表面；
第二裸芯片，所述第二裸芯片与所述第一裸芯片层叠设置；所述第二裸芯片包括第二表面，所述第二表面与所述第一表面相面对；
第一金属键合结构，所述第一金属键合结构包括第一焊盘和第二焊盘，所述第一焊盘设置于所述第一表面，所述第二焊盘设置于所述第二表面且位于所述第一焊盘和所述第二表面之间；所述第一焊盘和所述第二焊盘两者中的一者包括第一环形段，另一者与所述第一环形段键合。
2.根据权利要求1所述的芯片堆叠结构，其特征在于，
所述第一焊盘和所述第二焊盘两者中的所述另一者与所述第一环形段围设出第一空腔；
所述芯片堆叠结构还包括填料，所述填料包括第一部分填料，所述第一部分填料设置于所述第一空腔，且与所述第一焊盘、所述第二焊盘均连接。
3.根据权利要求2所述的芯片堆叠结构，其特征在于，
所述第一部分填料还与所述第一焊盘、所述第二焊盘均电导通。
4.根据权利要求2所述的芯片堆叠结构，其特征在于，
所述第一焊盘和所述第二焊盘两者中的所述另一者为片状结构，所述第一环形段的内腔形成所述第一空腔。
5.根据权利要求4所述的芯片堆叠结构，其特征在于，
所述第一环形段的横截面呈圆环状；所述第一焊盘和所述第二焊盘两者中的所述另一者为圆片状结构，且直径大于所述第一环形段的外径。
6.根据权利要求2所述的芯片堆叠结构，其特征在于，
所述第一焊盘和所述第二焊盘两者中的所述另一者包括第二环形段，所述第二环形段与所述第一环形段相对且键合，所述第一环形段的内腔形成所述第一空腔的一部分，所述第二环形段的内腔形成所述第一空腔的另一部分。
7.根据权利要求6所述的芯片堆叠结构，其特征在于，
所述第一环形段的横截面和所述第二环形段的横截面均呈圆环状；
所述第一环形段和所述第二环形段两者中的一者的外径大于另一者的外径；
所述第一环形段和所述第二环形段两者中的所述另一者的外径大于所述一者的内径。
8.根据权利要求6所述的芯片堆叠结构，其特征在于，
在所述第一焊盘包括第一环形段的情况下，
所述第一焊盘还包括第一连接部，所述第一连接部为片状结构，所述第一连接部连接于所述第一环形段和所述第一表面之间；
所述第二焊盘还包括第二连接部，所述第二连接部为片状结构，所述第二连接部连接于所述第二环形段和所述第二表面之间。
9.根据权利要求2-8中任一项所述的芯片堆叠结构，其特征在于，
所述第一部分填料为焊料。
10.根据权利要求9所述的芯片堆叠结构，其特征在于，
所述第一焊盘朝向所述第二表面的表面具有第一缓冲槽和第一溢流通道，所述第一溢流通道连通所述第一缓冲槽和所述第一空腔；和/或，
所述第二焊盘朝向所述第一表面的表面具有第二缓冲槽和第二溢流通道，所述第二溢流通道连通所述第二缓冲槽和所述第一空腔。
11.根据权利要求1-8中任一项所述的芯片堆叠结构，其特征在于，所述芯片堆叠结构还包括：
第一绝缘层，所述第一绝缘层设置于所述第一表面且位于所述第一焊盘的周侧；
第二绝缘层，所述第二绝缘层设置于所述第二表面且位于所述第二焊盘的周侧，所述第二绝缘层与所述第一绝缘层键合。
12.根据权利要求2-7中任一项所述的芯片堆叠结构，其特征在于，所述芯片堆叠结构还包括：
第一导电通孔，所述第一导电通孔贯穿所述第二裸芯片，且与所述第二焊盘连接并电导通。
13.根据权利要求12所述的芯片堆叠结构，其特征在于，
所述第二裸芯片还包括第三表面，所述第三表面与所述第二表面相背对；
所述芯片堆叠结构还包括：
第三裸芯片，所述第三裸芯片层叠设置于所述第二裸芯片背对所述第一裸芯片的一侧；所述第三裸芯片包括第四表面，所述第四表面与所述第三表面相面对；
第二金属键合结构，所述第二金属键合结构包括第三焊盘和第四焊盘，所述第三焊盘设置于所述第三表面，所述第四焊盘设置于所述第四表面且位于所述第三焊盘和所述第四表面之间，所述第三焊盘和所述第四焊盘两者中的一者包括第三环形段，另一者与所述第三环形段键合；所述第一导电通孔还与所述第三焊盘连接并电导通。
14.根据权利要求13所述的芯片堆叠结构，其特征在于，所述芯片堆叠结构还包括：
第二导电通孔，所述第二导电通孔贯穿所述第三裸芯片，且与所述第四焊盘连接并电导通。
15.根据权利要求14所述的芯片堆叠结构，其特征在于，
所述第三焊盘和所述第四焊盘两者中的所述另一者与所述第三环形段围设出第二空腔；
所述填料还包括第二部分填料，所述第二部分填料设置于所述第二空腔，且与所述第三焊盘、所述第四焊盘均连接。
16.根据权利要求15所述的芯片堆叠结构，其特征在于，
在所述第二焊盘包括第一环形段的情况下，所述第二裸芯片开设有第一通孔，所述第一通孔贯穿所述第二表面和所述第三表面，且与所述第一环形段的内腔连通；
所述填料包括第三部分填料，所述第三部分填料设置于所述第一通孔内，且与所述第一通孔的孔壁相连接，所述第三部分填料为导电填料，且与所述第一通孔形成所述第一导电通孔；所述第三部分填料与所述第一部分填料为材料相同的一体成型件。
17.根据权利要求16所述的芯片堆叠结构，其特征在于，
在所述第三焊盘包括第三环形段的情况下，所述第四焊盘包括第四环形段，所述第三环形段的内腔形成所述第二空腔的一部分，所述第四环形段的内腔形成所述第二空腔的另一部分；
所述第三裸芯片还包括第五表面，所述第五表面与所述第四表面相背对，所述第三裸芯片开设有第二通孔，所述第二通孔贯穿所述第四表面和所述第五表面；所述第二空腔与所述第一通孔、所述第二通孔均连通；
所述填料还包括第四部分填料，所述第四部分填料设置于所述第二通孔内，且与所述第二通孔的孔壁相连接，所述第四部分填料与所述第二通孔形成所述第二导电通孔；所述第四部分填料、所述第二部分填料、所述第三部分填料和所述第一部分填料为材料相同的一体成型件。
18.根据权利要求17所述的芯片堆叠结构，其特征在于，
所述芯片堆叠结构还包括种子层结构，所述种子层结构设置于第一空腔的内壁、所述第一通孔的内壁、所述第二空腔的内壁以及所述第二通孔的内壁与所述填料之间。
19.根据权利要求18所述的芯片堆叠结构，其特征在于，
所述芯片堆叠结构还包括金属镀层，所述金属镀层设置于所述种子层结构和所述填料之间。
20.根据权利要求19所述的芯片堆叠结构，其特征在于，
所述第一空腔的内壁上的种子层结构、所述第一通孔的内壁上的种子层结构、所述第二空腔的内壁上的种子层结构和所述第二通孔的内壁上的种子层结构相接为一体；和/或，
所述金属镀层为一体成型结构。
21.根据权利要求14-20中任一项所述的芯片堆叠结构，其特征在于，
所述第三裸芯片还包括第五表面，所述第五表面与所述第四表面相背对；
所述芯片堆叠结构还包括：
再布线层，所述再布线层设置于所述第五表面；所述再布线层与所述第二导电通孔电连接；
连接结构，所述连接结构设置于所述再布线层背对所述第五表面的一侧且与所述再布线层电连接，所述连接结构用于与所述芯片堆叠结构外部的部件电连接。
22.根据权利要求14-20中任一项所述的芯片堆叠结构，其特征在于，
所述第一裸芯片和所述第二裸芯片为存储芯片，所述第三裸芯片为逻辑芯片。
23.一种芯片堆叠结构，其特征在于，包括：
第一裸芯片，所述第一裸芯片包括第一表面；
第二裸芯片，所述第二裸芯片与所述第一裸芯片层叠设置；所述第二裸芯片包括第二表面，所述第二表面与所述第一表面相面对；
第一金属限位结构，所述第一金属限位结构包括第一焊盘和第二焊盘，所述第一焊盘设置于所述第一表面，所述第二焊盘设置于所述第二表面且位于所述第一焊盘和所述第二表面之间；所述第一焊盘和所述第二焊盘两者中的一者包括第一环形段，另一者与所述第一环形段相接触且与所述第一环形段围设出第一空腔；
填料，所述填料包括第一部分填料，所述第一部分填料设置于所述第一空腔，且与所述第一焊盘、所述第二焊盘均连接。
24.根据权利要求23所述的芯片堆叠结构，其特征在于，
所述第一部分填料还与所述第一焊盘、所述第二焊盘均电导通。
25.根据权利要求24所述的芯片堆叠结构，其特征在于，
所述第二裸芯片还包括第三表面，所述第三表面与所述第二表面相背对；在所述第二焊盘包括第一环形段的情况下，所述第二裸芯片开设有第一通孔，所述第一通孔贯穿所述第二表面和所述第三表面，且与所述第一环形段的内腔连通；
所述填料包括第三部分填料，所述第三部分填料设置于所述第一通孔内，且与所述第一通孔的孔壁连接，所述第三部分填料和所述第一通孔形成第一导电通孔；所述第三部分填料和所述第一部分填料为材料相同的一体成型件。
26.一种电子设备，其特征在于，包括：
印刷电路板；
芯片堆叠结构，所述芯片堆叠结构为权利要求1-25中任一项所述的芯片堆叠结构，所述芯片堆叠结构设置于所述印刷电路板上，且与所述印刷电路板电连接。
27.一种芯片堆叠结构的制作方法，其特征在于，包括：
提供第一裸芯片，所述第一裸芯片包括第一表面，所述第一表面设置有第一焊盘；
提供第二裸芯片，所述第二裸芯片包括第二表面，所述第二表面设置有第二焊盘，所述第一焊盘和所述第二焊盘两者中的一者包括第一环形段；
使所述第一表面与所述第二表面相面对，将所述第一焊盘和所述第二焊盘两者中的另一者与所述第一环形段键合。
28.根据权利要求27所述的制作方法，其特征在于，
所述第一焊盘和所述第二焊盘两者中的所述另一者与所述第一环形段围设出第一空腔；
所述制作方法还包括：
在所述第一空腔内设置第一部分填料，以使所述第一部分填料与所述第一焊盘、所述第二焊盘均连接。
29.根据权利要求28所述的制作方法，其特征在于，
所述第二裸芯片还包括第三表面，所述第三表面与所述第二表面相背对；在所述第二焊盘包括所述第一环形段的情况下，所述第二裸芯片还开设有第一通孔，所述第一通孔贯穿所述第二表面和所述第三表面，且与所述第一环形段的内腔连通形成连通孔；
在所述第一空腔内设置第一部分填料包括：
向所述连通孔内设置填料，其中，所述第一空腔内的填料形成所述第一部分填料，所述第一通孔内的填料形成第三部分填料，所述第三部分填料与所述第一通孔的孔壁连接。
30.一种芯片堆叠结构的制作方法，其特征在于，包括：
提供第一裸芯片，所述第一裸芯片包括第一表面，所述第一表面设置有第一焊盘；
提供第二裸芯片，所述第二裸芯片具有第二表面，所述第二表面设置有第二焊盘，所述第一焊盘和所述第二焊盘两者中的一者包括第一环形段；
使所述第一表面与所述第二表面相面对，将所述第一焊盘和所述第二焊盘两者中的另一者与所述第一环形段相接触，且所述另一者与所述第一环形段围设出第一空腔；
在所述第一空腔内设置第一部分填料，以使所述第一部分填料与所述第一焊盘、所述第二焊盘均连接。
CN202310900874.1A 2023-07-21 2023-07-21 芯片堆叠结构及其制作方法、电子设备 Active CN116613157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310900874.1A CN116613157B (zh) 2023-07-21 2023-07-21 芯片堆叠结构及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310900874.1A CN116613157B (zh) 2023-07-21 2023-07-21 芯片堆叠结构及其制作方法、电子设备

Publications (2)

Publication Number Publication Date
CN116613157A true CN116613157A (zh) 2023-08-18
CN116613157B CN116613157B (zh) 2024-03-19

Family

ID=87685799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310900874.1A Active CN116613157B (zh) 2023-07-21 2023-07-21 芯片堆叠结构及其制作方法、电子设备

Country Status (1)

Country Link
CN (1) CN116613157B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011954A (ko) * 2007-07-27 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP2010278139A (ja) * 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
CN101989568A (zh) * 2009-08-03 2011-03-23 中芯国际集成电路制造(上海)有限公司 形成金属互连层的方法
CN111211102A (zh) * 2018-11-21 2020-05-29 三星电子株式会社 半导体装置及半导体封装
US10770424B1 (en) * 2019-08-13 2020-09-08 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
CN113169151A (zh) * 2018-10-22 2021-07-23 伊文萨思粘合技术公司 互连结构
CN114171408A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构
WO2023015492A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 芯片封装结构和芯片封装结构的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011954A (ko) * 2007-07-27 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP2010278139A (ja) * 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
CN101989568A (zh) * 2009-08-03 2011-03-23 中芯国际集成电路制造(上海)有限公司 形成金属互连层的方法
CN113169151A (zh) * 2018-10-22 2021-07-23 伊文萨思粘合技术公司 互连结构
CN111211102A (zh) * 2018-11-21 2020-05-29 三星电子株式会社 半导体装置及半导体封装
US10770424B1 (en) * 2019-08-13 2020-09-08 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
WO2023015492A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 芯片封装结构和芯片封装结构的制备方法
CN114171408A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构

Also Published As

Publication number Publication date
CN116613157B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
US11978712B2 (en) Method of forming semiconductor package transmission lines with micro-bump lines
US11424190B2 (en) Multi-chip package and manufacture method thereof
US8786058B2 (en) Semiconductor devices and methods of manufacturing the same
US9299689B2 (en) Methods of fabricating semiconductor stack packages
KR102379165B1 (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
KR20170129534A (ko) 반도체 패키지
CN103915421A (zh) 用于形成堆叠封装件的方法和装置
KR101801137B1 (ko) 반도체 장치 및 그 제조 방법
US20200402942A1 (en) Semiconductor structure and method manufacturing the same
CN114520219A (zh) 半导体封装
KR101069441B1 (ko) 반도체 패키지
US11688667B2 (en) Semiconductor package including a pad pattern
KR101037827B1 (ko) 반도체 패키지
US20210111126A1 (en) Multi-chip package and manufacturing method thereof
CN116613157B (zh) 芯片堆叠结构及其制作方法、电子设备
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN115831885A (zh) 半导体封装件
TW202115858A (zh) 多晶片封裝件及其製造方法
US20240153919A1 (en) Semiconductor package
US20230113465A1 (en) Semiconductor package and method of manufacturing the same
US20220359449A1 (en) Semiconductor structure and method manufacturing the same
US20230402424A1 (en) Semiconductor package
US20240170448A1 (en) Semiconductor package manufacturing method and a bonding device for manufacturing a semiconductor package
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant