JP2005191240A5 - - Google Patents

Download PDF

Info

Publication number
JP2005191240A5
JP2005191240A5 JP2003430092A JP2003430092A JP2005191240A5 JP 2005191240 A5 JP2005191240 A5 JP 2005191240A5 JP 2003430092 A JP2003430092 A JP 2003430092A JP 2003430092 A JP2003430092 A JP 2003430092A JP 2005191240 A5 JP2005191240 A5 JP 2005191240A5
Authority
JP
Japan
Prior art keywords
semiconductor device
tip
sealing body
resin sealing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003430092A
Other languages
English (en)
Other versions
JP2005191240A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003430092A priority Critical patent/JP2005191240A/ja
Priority claimed from JP2003430092A external-priority patent/JP2005191240A/ja
Priority to TW93135256A priority patent/TW200522328A/zh
Priority to US11/002,804 priority patent/US7410834B2/en
Priority to KR1020040109225A priority patent/KR20050065340A/ko
Priority to CNA2004101048856A priority patent/CN1638111A/zh
Publication of JP2005191240A publication Critical patent/JP2005191240A/ja
Publication of JP2005191240A5 publication Critical patent/JP2005191240A5/ja
Priority to US12/169,921 priority patent/US20080268576A1/en
Pending legal-status Critical Current

Links

Claims (18)

  1. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
    前記半導体チップ、前記複数のリードを封止する樹脂封止体とを有し、
    前記複数のリードは、前記樹脂封止体の主面と前記主面とは反対側の裏面との間に位置する第1の面と、前記第1の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第2の面と、前記第2の面から前記第1の面側に窪む凹部とを有し、
    前記第2の面及び前記凹部の内壁面は、メッキ層で覆われていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記凹部は、前記第2の面に複数設けられていることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    更に、前記複数のリードは、前記半導体チップ側に位置する第1の先端面と、前記第1の先端面の反対側に位置し、かつ前記樹脂封止体の側面から露出する第2の先端面とを有し、
    前記複数の凹部のうち、最も前記第2の先端面側に位置する凹部は、前記リードの第2の先端面に連なっていることを特徴とする半導体装置。
  4. 請求項に記載の半導体装置において、
    前記第1及び第2の面は、前記第2の先端面に連なり、
    前記第2の先端面は、前記樹脂封止体の側面から突出し、
    前記複数の凹部は、前記樹脂封止体の側面の外側と内側に亘って点在していることを特徴とする半導体装置。
  5. 請求項1に記載の半導体装置において、
    更に、前記複数のリードは、前記半導体チップ側に位置する第1の先端面と、前記第1の先端面の反対側に位置し、かつ前記樹脂封止体の側面から露出する第2の先端面とを有し、
    前記凹部は、前記第2の面から前記第1の面側に窪み、かつ前記第2の先端面に連なっていることを特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記凹部は、前記リードの第2の先端面で終端し、前記第2の先端面から露出していることを特徴とする半導体装置。
  7. 請求項5に記載の半導体装置において、
    前記メッキ層は、前記リードの第2の先端面で終端し、前記第2の先端面から露出していることを特徴とする半導体装置。
  8. 請求項5に記載の半導体装置において、
    前記凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの2つの側面から離間して設けられていることを特徴とする半導体装置。
  9. 請求項5に記載の半導体装置において、
    前記第2の先端面は、切断面であることを特徴とする半導体装置。
  10. 請求項5に記載の半導体装置において、
    前記第1及び第2の面は、前記第2の先端面に連なり、
    前記第2の先端面は、前記樹脂封止体の側面から突出していることを特徴とする半導体装置。
  11. 請求項10に記載の半導体装置において、
    前記凹部は、前記樹脂封止体の外側に設けられていることを特徴とする半導体装置。
  12. 請求項5に記載の半導体装置において、
    前記凹部は、前記樹脂封止体の側面の外側と内側に亘って設けられていることを特徴とする半導体装置。
  13. 請求項5に記載の半導体装置において、
    更に、前記半導体チップの複数の電極と前記複数のリードの第1の面とを夫々電気的に接続する複数のボンディングワイヤを有することを特徴とする半導体装置。
  14. 請求項13に記載の半導体装置において、
    更に、前記リードよりも厚さが薄いチップ支持体を有し、
    前記半導体チップは、その裏面が前記チップ支持体の第1の面に接着され、
    前記チップ支持体の第1の面と反対側の第2の面は、前記樹脂封止体の樹脂で覆われていることを特徴とする半導体装置。
  15. 請求項5に記載の半導体装置において、
    前記メッキ層は、前記リードの第2の先端面よりも半田濡れ性が高い層であることを特徴とする半導体装置。
  16. 請求項1に記載の半導体装置において、
    更に、チップ支持体を有し、
    前記チップ支持体は、前記半導体チップが接着された第1の面と、前記第1の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第2の面と、前記第2の面から前記第1の面側に窪み、かつ前記樹脂封止体の裏面から露出するチップ支持体用の凹部とを有することを特徴とする半導体装置。
  17. 請求項16に記載の半導体装置において、
    半導体チップの複数の電極は、前記複数のリードの第1の面に突起状電極を介在して夫々電気的に接続されていることを特徴とする半導体装置。
  18. 請求項16に記載の半導体装置において、
    前記チップ支持体用の凹部の内壁面は、前記リードの第2の先端面よりも半田濡れ性が高いメッキ層で覆われていることを特徴とする半導体装置。
JP2003430092A 2003-12-25 2003-12-25 半導体装置及びその製造方法 Pending JP2005191240A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003430092A JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法
TW93135256A TW200522328A (en) 2003-12-25 2004-11-17 Semiconductor device and manufacturing method thereof
US11/002,804 US7410834B2 (en) 2003-12-25 2004-12-03 Method of manufacturing a semiconductor device
KR1020040109225A KR20050065340A (ko) 2003-12-25 2004-12-21 반도체장치 및 그 제조방법
CNA2004101048856A CN1638111A (zh) 2003-12-25 2004-12-24 半导体元件的制造方法
US12/169,921 US20080268576A1 (en) 2003-12-25 2008-07-09 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430092A JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005191240A JP2005191240A (ja) 2005-07-14
JP2005191240A5 true JP2005191240A5 (ja) 2007-02-15

Family

ID=34697596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430092A Pending JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7410834B2 (ja)
JP (1) JP2005191240A (ja)
KR (1) KR20050065340A (ja)
CN (1) CN1638111A (ja)
TW (1) TW200522328A (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP5054923B2 (ja) * 2006-01-23 2012-10-24 Towa株式会社 電子部品の樹脂封止成形方法
US8461694B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP4367476B2 (ja) * 2006-10-25 2009-11-18 株式会社デンソー モールドパッケージの製造方法
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP4872683B2 (ja) * 2007-01-29 2012-02-08 株式会社デンソー モールドパッケージの製造方法
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP2008218811A (ja) 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
ITMI20120710A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US8716066B2 (en) 2012-07-31 2014-05-06 Freescale Semiconductor, Inc. Method for plating a semiconductor package lead
US8890301B2 (en) 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US9070669B2 (en) 2012-11-09 2015-06-30 Freescale Semiconductor, Inc. Wettable lead ends on a flat-pack no-lead microelectronic package
US8535982B1 (en) 2012-11-29 2013-09-17 Freescale Semiconductor, Inc. Providing an automatic optical inspection feature for solder joints on semiconductor packages
KR101504897B1 (ko) * 2013-02-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9190606B2 (en) * 2013-03-15 2015-11-17 Allegro Micosystems, LLC Packaging for an electronic device
US10345343B2 (en) 2013-03-15 2019-07-09 Allegro Microsystems, Llc Current sensor isolation
US20140299978A1 (en) * 2013-04-03 2014-10-09 Lingsen Precision Industries, Ltd. Quad flat non-lead package
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
US9947636B2 (en) * 2014-06-02 2018-04-17 Stmicroelectronics, Inc. Method for making semiconductor device with lead frame made from top and bottom components and related devices
US20160148877A1 (en) * 2014-11-20 2016-05-26 Microchip Technology Incorporated Qfn package with improved contact pins
CN105895611B (zh) * 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10008472B2 (en) * 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
CN105470231A (zh) * 2015-12-25 2016-04-06 华天科技(西安)有限公司 一种采用半蚀刻工艺形成阶梯式框架引脚及其制造方法
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
US9847283B1 (en) 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
JP6841550B2 (ja) * 2017-05-29 2021-03-10 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6917010B2 (ja) * 2017-09-06 2021-08-11 大日本印刷株式会社 半導体装置およびその製造方法
US11227810B2 (en) * 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with a groove and press hole on the surface of a conductor
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP7144157B2 (ja) * 2018-03-08 2022-09-29 エイブリック株式会社 半導体装置およびその製造方法
US11600557B2 (en) * 2018-08-21 2023-03-07 Texas Instruments Incorporated Packaged device having selective lead pullback for dimple depth control
JP7210868B2 (ja) * 2018-09-05 2023-01-24 ローム株式会社 半導体装置
CN109243988A (zh) * 2018-09-14 2019-01-18 上海凯虹科技电子有限公司 封装体及其封装方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Towa株式会社 半導体装置の製造方法
KR102363175B1 (ko) * 2020-04-06 2022-02-15 (주)포시스 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构
JPWO2022209819A1 (ja) * 2021-04-01 2022-10-06
US11768230B1 (en) 2022-03-30 2023-09-26 Allegro Microsystems, Llc Current sensor integrated circuit with a dual gauge lead frame

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153197B2 (ja) * 1998-12-24 2001-04-03 日本電気株式会社 半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads

Similar Documents

Publication Publication Date Title
JP2005191240A5 (ja)
JP2007311749A5 (ja)
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP2004063767A5 (ja)
JP2009147103A5 (ja)
JP2009117611A5 (ja)
EP1333490A3 (en) Ball grid array package with patterned stiffener layer
JP2008517482A5 (ja)
JP2008507134A5 (ja)
JP2008258411A5 (ja)
JP2005159103A5 (ja)
JP2008218469A5 (ja)
WO2008067242A3 (en) Semiconductor device with leadframe finger lock
JP4503046B2 (ja) 半導体装置の製造方法
JP2008533722A (ja) パワー半導体パッケージ
JP2005150647A5 (ja)
JP2008160163A5 (ja)
JP2002093949A5 (ja)
TW200516737A (en) Chip package and substrate
JP2008130750A (ja) 半導体装置
JP5784998B2 (ja) 素子実装用基板
JP2005277114A5 (ja)
JP2007134585A5 (ja)
JP2005150294A5 (ja)
US8674376B2 (en) LED package structure