KR100372117B1 - 다핀형 리드프레임 - Google Patents

다핀형 리드프레임 Download PDF

Info

Publication number
KR100372117B1
KR100372117B1 KR10-2001-0005180A KR20010005180A KR100372117B1 KR 100372117 B1 KR100372117 B1 KR 100372117B1 KR 20010005180 A KR20010005180 A KR 20010005180A KR 100372117 B1 KR100372117 B1 KR 100372117B1
Authority
KR
South Korea
Prior art keywords
lead frame
leg
semiconductor chip
frame body
bonding
Prior art date
Application number
KR10-2001-0005180A
Other languages
English (en)
Other versions
KR20020064596A (ko
Inventor
전민규
Original Assignee
성우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성우전자 주식회사 filed Critical 성우전자 주식회사
Priority to KR10-2001-0005180A priority Critical patent/KR100372117B1/ko
Publication of KR20020064596A publication Critical patent/KR20020064596A/ko
Application granted granted Critical
Publication of KR100372117B1 publication Critical patent/KR100372117B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 다핀형 리드프레임 및 그 제조방법에 관한 것으로서, 특히, 리드프레임 다리부에 돌출부를 교번적으로 갖도록 하프에칭부를 식각하여서 리드프레임본체에 반도체칩을 부착하여서 본딩와이어를 사용하여 빈도체칩과 리드프레임 다리부를 연결하고, 상기 돌출부에 솔더볼을 융착하여서 고정하므로 패키지장치의 크기를 작게 하면서도 다핀을 형성하여 직접도를 향상시키는 매우 유용하고 효과적인 발명에 관한 것이다.

Description

다핀형 리드프레임 { Multi Pin Type Lead Frame }
본 발명은 패키지장치의 리드프레임에 관한 것으로, 특히, 리드프레임 다리부에 돌출부를 교번적으로 갖도록 하프에칭부를 식각하여서 리드프레임본체에 반도체칩을 부착하여서 본딩와이어를 사용하여 빈도체칩과 리드프레임다리부를 연결하고, 상기 돌출부에 솔더볼을 융착하여서 고정하므로 패키지장치의 크기를 작게 하면서도 다핀을 형성하여 직접도를 향상시킨 다핀형 리드프레임에 관한 것이다.
일반적으로, 반도체 리드프레임은, 반도체칩과 함께 반도체패키지를 이루는 핵심 구성 요소의 하나로서 반도체패키지의 내부와 외부를 연결하여 주는 도선(Lead)의 역할과 반도체 칩을 지지해주는 역할을 동시에 수행하는 반도체 소재이다.
이러한 반도체 프레임은 기억소자인 칩을 탑재하여 정적인 상태를 유지하여주는 패드(Pad)와. 칩을 패드에 연결하여 주는 내부 리드선(Internal Lead Line) 및 외부 리드선(External Lead Line)을 포함하는 구조로 이루어진다.
이와 같은 구조를 가지는 반도체 리드프레임은 통상 스템핑 공정(Stamping)과, 에칭 공정(Etching Process)이라는 두가지 방법에 의하여 제조된다.
상기한 공정을 거쳐서 제조된 리드프레임은 최종적 패키지장치의 반도체칩을 고정하는 리드프레임본체와, 이 리드프레임본체에 고정되는 반도체칩과 와이어로 연결되어서 전기적으로 도전되는 리드프레임 다리부와; 상기 리드프레임본체 및 리드프레임 다리부를 몰딩하도록 하는 수지체로 구성된다.
이와 같이, 도 1은 종래의 일반적인 패키지장치의 구성을 보인 도면으로서, 종래의 패키지장치(1)의 구성은, 리드프레임본체(2)와, 상기 리드프레임본체(2)의 상부면에 몰딩재(3)를 사용하여 접착 고정하고, 내부에 다수의 IC 및 커패시터등이 내장되어져 신호를 저장할 수 있는 반도체칩(4)과, 상기 반도체칩(4)과 리드프레임다리부(8)에 연결되어져서 전기적인 신호를 전달하도록 하는 와이어(7)와, 상기 결과물을 고정하기 위하여서 상부와 하부로 부터 몰딩을 하여서 서로 고정하도록 하는 수지체(5)(6)로 구성된다.
상기한 방식의 패키지장치(1)의 구성은, 리드프레임 다리부(8)가 직접적으로 모듈의 패키지에 납땜으로 연결되어서 실장되어져서 사용하게 된다.
상기 방식 이외에 솔더볼을 이용하여 패키지장치(1)를 모듈의 패키지에 실장하도록 하는 BGA(Ball Grid Array)방식을 최근에 많이 이용하고 있으며, 이 방식은 패키지장치의 저면 부분에 리드프레임돌출부를 형성하고, 그 부위에 솔더볼을 납땜으로 융착하여서 고정하므로 공간을 줄여주고 조립성을 향상하도록 하고 있다.
그런데, 상기한 바와 같이, 종래의 패키지장치의 리드프레임 다리부는 수지체의 양측으로 노출되어져서 모듈에 고정되므로 칩사이즈가 불필요하게 커지는 문제점을 지니고 있으며, 솔더볼을 사용하여서 패키지장치를 모듈에 고정하는 방식을 사용하게 되면, 솔더볼이 고정되는 리드프레임돌출부가 일렬로 나열되므로 집적도가 낮아서 패키지장치의 칩사이즈를 줄여야 하는 필요성이 대두 되어졌다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 리드프레임 다리부에 돌출부를 교번적으로 갖도록 하프에칭부를 식각하여서 리드프레임본체에 반도체칩을 부착하여서 본딩와이어를 사용하여 반도체칩과 리드프레임 다리부를 연결하고, 상기 돌출부에 솔더볼을 융착하여서 고정하므로 패키지장치의 크기를 작게 하면서도 다핀을 형성하여 직접도를 향상시키는 것이 목적이다.
도 1은 종래의 일반적인 패키지장치의 구성을 보인 도면이고,
도 2는 본 발명의 일 실시예에 따른 다핀형 리드프레임의 배면을 보인 도면이고,
도 3은 도 2의 A-A'선 단면을 보인 도면이며,
도 4는 본 발명의 일 실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태를 보인 사시도이고,
도 5는 본 발명의 일 실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태도이고,
도 6은 도 5의 B-B'선 단면을 보인 도면이며,
도 7은 본 발명의 다른 실시예에 따른 다핀형 리드프레임의 배면을 보인 도면이고,
도 8은 도 7의 A-A'선 단면을 보인 도면이며,
도 9는 도 8의 상태에서 다운 셋공정을 진행 상태의 도면이고,
도 10은 본 발명의 다른 실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태도이고,
도 11은 도 10의 B-B'선 단면을 보인 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10,110 : 리드프레임본체 12,112 : 리드프레임 다리부
14,114 : 하프에칭부 16,116 : 돌출부
18,118 : 댐버부 20,120 : 몰딩수지체
22,122 : 반도체칩 24,124 : 본딩와이어
26,126 : 솔더볼
이러한 처음 목적은, 리드프레임의 구조를 제거하는 것으로서, 리드프레임본체와, 상기 리드프레임본체의 상부면에 몰딩재를 사용하여 접착 고정하고, 내부에 다수의 IC 및 커패시터등이 내장되어져 신호를 저장할 수 있는 반도체칩과, 상기 반도체칩과 리드프레임 다리부에 연결되어져서 전기적인 신호를 전달하도록 하는 와이어와, 상기 결과물을 고정하기 위하여서 상부와 하부로 부터 몰딩을 하여서 서로 고정하도록 하는 몰딩수지체로 구성된 패키지장치에 있어서, 상기 리드프레임 다리부를 서로 인접한 리드프레임 다리부에 대하여 서로 어긋나도록 에칭하는 하프에칭부를 형성하여 몰딩수지체의 외부로 노출되고, 솔더볼이 융착되는 돌출부를 서로 어긋나도록 형성하는 다핀형 리드프레임을 제공함으로써 달성된다.
이러한 다른 목적은, 본 발명의 일 실시예의 제조방법을 제공하는 것으로서, 상기 리드프레임본체 및 리드프레임 다리부를 형성하는 단계와; 상기 리드프레임 다리부에 하프에칭부를 서로 어긋나도록 식각하여서 돌출부를 서로 어긋나도록 형성하는 단계와; 상기 단계 후에 리드프레임본체 상에 접착재를 사용하여 반도체칩을 접착하는 단계와; 상기 반도체칩과 리드프레임다리부를 서로 와이어로 본딩하여서 연결하는 단계와; 상기 결과물을 몰딩수지체로 몰딩하여서 리드프레임본체 및 리드프레임 다리부의 돌출부를 노출하는 단계와; 상기 돌출부에 솔더볼을 납땜으로 융착하도록 하는 단계를 포함하여 이루어진 다핀형 리드프레임 제조방법을 제공한다.
이러한 또 다른 목적은, 본 발명의 다른 실시예의 제조방법을 제공하는 것으로서, 리드프레임본체 및 리드프레임 다리부를 형성하는 단계와; 상기 리드프레임 다리부에 하프에칭부를 서로 어긋나도록 하프 식각을 하여서 돌출부를 서로 어긋나도록 형성하는 단계와; 상기 리드프레임 다리부에서 본딩와이어가 연결되는 부분에 상측으로 절곡 시켜주는 다운셋부를 형성하는 단계와; 상기 단계 후에 리드프레임본체 상에 접착재를 사용하여 반도체칩을 접착하는 단계와; 상기 반도체칩과 리드프레임 다리부를 서로 와이어로 본딩하여서 연결하는 단계와; 상기 결과물을 몰딩수지체로 몰딩하여서 리드프레임본체 및 리드프레임 다리부의 돌출부를 노출하는 단계와; 상기 돌출부에 솔더볼을 납땜으로 융착하도록 하는 단계를 포함하여 이루어진 것을 특징으로 하는 다핀형 리드프레임 제조방법을 제공함으로써 달성된다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 디핀형 리드프레임의 구성 및 그를 위한 제1,제2실시예에 따른 제조방법을 살펴 보도록 한다.
도 1은 종래의 일반적인 패키지장치의 구성을 보인 도면이고, 도 2는 본 발명의 일실시예에 따른 다핀형 리드프레임의 배면을 보인 도면이고, 도 3은 도 2의 A-A'선 단면을 보인 도면이며, 도 4는 본 발명의 일실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태를 보인 사시도이고, 도 5는 본 발명의 일실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태도이고, 도 6은 도 5의 B-B'선 단면을 보인 도면이며, 도 7은 본 발명의 다른 실시예에 따른 다핀형 리드프레임의 배면을 보인 도면이고, 도 8은 도 7의 A-A'선 단면을 보인 도면이며, 도 9는 도 8의 상태에서 다운 셋공정을 진행 상태의 도면이고, 도 10은 본 발명의 다른 실시예에 따른 다핀형 리드프레임을 갖는 패키지장치의 배면 상태도이고, 도 11은 도 10의 B-B'선 단면을 보인 도면이다.
본 발명의 구성을 살펴 보면, 리드프레임본체(10)(110)와, 상기 리드프레임본체(10)(110)의 상부면에 몰딩재를 사용하여 접착 고정하고, 내부에 다수의 IC 및 커패시터등이 내장되어져 신호를 저장할 수 있는 반도체칩(22)(122)과, 상기 반도체칩(22)(122)과 리드프레임 다리부(12)(112)에 연결되어져서 전기적인 신호를 전달하도록 하는 와이어(24)(124)와, 상기 결과물을 고정하기 위하여서 상부와 하부로 부터 몰딩을 하여서 서로 고정하도록 하는 몰딩수지체(20)(120)로 구성된 패키지장치에 있어서, 상기 리드프레임 다리부를 서로 인접한 리드프레임 다리부(12)(112)에 대하여 서로 어긋나도록 에칭하여 형성하는 하프에칭부(14)(114)와; 상기 하프에칭부(14)(114)에 의하여 몰딩수지체(20)(120)의 외부로 노출되어 솔더볼(26)(126)이 융착 고정되고, 인접한 부분에 대하여 서로 어긋나도록 형성된 돌출부(16)(116)로 구성된다.
그리고, 상기 리드프레임 다리부(112)에 상기 와이어(124)가 연결되는 부위를 상측으로 절곡시킨 다운셋부(Down Set)(115)를 형성하도록 한다.
상기 다수의 서로 다른 리드프레임 다리부(12)(112) 사이를 연결하기 위한 연결부(18)(118)를 형성하도록 한다.
이하, 일 실시예에 따른 다핀형 리드프레임 제조방법을 살펴 보도록 한다.
먼저, 리드프레임본체(10) 및 리드프레임 다리부(12)를 형성하도록 한다.
그리고, 상기 리드프레임 다리부(12)에 하프에칭부(14)를 서로 어긋나도록 식각하여서 돌출부(16)를 서로 어긋나도록 형성하도록 한다. 하프에칭부(14)를 형성할 때, 식각비율을 조절하여서 전체 두께의 반정도가 식각되도록 한다.
그리고, 상기 단계 후에 리드프레임본체(10) 상에 접착재를 사용하여 반도체칩(22)을 접착하도록 한다.
그런 후, 상기 반도체칩(22)과 리드프레임다리부(12)를 서로 와이어(24)로 본딩하여서 연결하도록 한다.
그리고, 상기 결과물을 몰딩수지체(20)로 몰딩하여서 리드프레임본체(10) 및리드프레임 다리부(12)의 돌출부(16)를 노출하도록 한다.
상기 리드프레임 다리부(112)에서 외부로 노출된 연결부(118)를 포함한 불필요 한 부분을 커팅기기를 사용하여 제거하도록 한다.
그리고, 상기 돌출부(16)에 솔더볼(26)을 납땜으로 융착하도록 한다.
한편, 다른 실시예에 따른 다핀형 리드프레임 제조방법을 살펴 보도록 한다.
리드프레임본체(110) 및 리드프레임 다리부(112)를 형성하도록 한다.
그리고, 상기 리드프레임 다리부(112)에 하프에칭부(114)를 서로 어긋나도록 하프 식각을 하여서 돌출부(116)를 서로 어긋나도록 형성하도록 한다.
그리고, 상기 리드프레임 다리부(112)에서 본딩와이어(124)가 연결되는 부분에 상측으로 절곡 시켜주는 다운셋부(115)를 형성하도록 한다. 이 다운셋부(115)로 인하여 와이어(124)가 연결되는 부분이 상측으로 돌출되는 효과를 지닌다.
그리고, 상기 단계 후에 리드프레임본체(110) 상에 접착재를 사용하여 반도체칩(122)을 접착하도록 한다.
그리고, 상기 반도체칩(122)과 리드프레임 다리부(112)를 서로 와이어(124)로 본딩하여서 연결하도록 한다.
그리고, 상기 결과물을 몰딩수지체(120)로 몰딩하여서 리드프레임본체(110) 및 리드프레임 다리부(112)의 돌출부(116)를 노출하도록 한다.
상기 리드프레임 다리부(112)에서 외부로 노출된 연결부(118)를 포함한 불필요 한 부분을 커팅기기를 사용하여 제거하도록 한다.
상기 돌출부(116)에 솔더볼(126)을 납땜으로 융착하도록 한다.
따라서, 상기한 바와 같이, 본 발명에 따른 다핀형 리드프레임 및 그 제조방법을 이용하게 되면, 리드프레임 다리부에 돌출부를 교번적으로 갖도록 하프에칭부를 식각하여서 리드프레임본체에 반도체칩을 부착하여서 본딩와이어를 사용하여 반도체칩과 리드프레임 다리부를 연결하고, 상기 돌출부에 솔더볼을 융착하여서 고정하므로 패키지장치의 크기를 작게 하면서도 다핀을 형성하여 직접도를 향상시키는 매우 유용하고 효과적인 발명이다.

Claims (4)

  1. 리드프레임본체와, 상기 리드프레임본체의 상부면에 몰딩재를 사용하여 접착 고정하고, 내부에 다수의 IC 및 커패시터등이 내장되어져 신호를 저장할 수 있는 반도체칩과, 상기 반도체칩과 리드프레임 다리부에 연결되어져서 전기적인 신호를 전달하도록 하는 와이어와, 상기 결과물을 고정하기 위하여서 상부와 하부로 부터 몰딩을 하여서 서로 고정하도록 하는 몰딩수지체와, 상기 리드프레임의 다리부에 대하여 형성되는 하프에칭부와, 상기 하프에칭부에 의하여 몰딩수지체의 외부로 노출되어 솔더볼이 융착 고정되도록 형성된 돌출부로 구성된 패키지장치에 있어서,
    상기 하프에칭부 및 돌출부를 공간을 절약하기 위하여 인접한 부분에 대하여 서로 어긋나게 형성하고, 상기 리드프레임 다리부에 상기 와이어가 연결되는 부위를 상측으로 절곡시킨 다운셋부를 형성하는 것을 특징으로 하는 다핀형 리드프레임.
  2. 삭제
  3. 리드프레임본체 및 리드프레임 다리부를 형성하는 단계와;
    상기 리드프레임 다리부에 하프에칭부를 서로 어긋나도록 식각하여서 돌출부를 서로 어긋나도록 형성하는 단계와;
    상기 단계 후에 리드프레임본체 상에 접착재를 사용하여 반도체칩을 접착하는 단계와;
    상기 반도체칩과 리드프레임 다리부를 서로 와이어로 본딩하여서 연결하는 단계와;
    상기 결과물을 몰딩수지체로 몰딩하여서 리드프레임본체 및 리드프레임 다리부의 돌출부를 노출하는 단계와;
    상기 리드프레임 다리부에서 외부로 노출된 연결부를 포함한 불필요 한 부분을 제거하는 단계와;
    상기 돌출부에 솔더볼을 납땜으로 융착하도록 하는 단계를 포함하여 이루어진 것을 특징으로 하는 다핀형 리드프레임 제조방법.
  4. 리드프레임본체 및 리드프레임 다리부를 형성하는 단계와;
    상기 리드프레임 다리부에 하프에칭부를 서로 어긋나도록 하프 식각을 하여서 돌출부를 서로 어긋나도록 형성하는 단계와;
    상기 리드프레임 다리부에서 본딩와이어가 연결되는 부분에 상측으로 절곡 시켜주는 다운셋부를 형성하는 단계와;
    상기 단계 후에 리드프레임본체 상에 접착재를 사용하여 반도체칩을 접착하는 단계와;
    상기 반도체칩과 리드프레임 다리부를 서로 와이어로 본딩하여서 연결하는 단계와;
    상기 결과물을 몰딩수지체로 몰딩하여서 리드프레임본체 및 리드프레임 다리부의 돌출부를 노출하는 단계와;
    상기 리드프레임 다리부에서 외부로 노출된 연결부를 포함한 불필요 한 부분을 제거하는 단계와;
    상기 돌출부에 솔더볼을 납땜으로 융착하도록 하는 단계를 포함하여 이루어진 것을 특징으로 하는 다핀형 리드프레임 제조방법.
KR10-2001-0005180A 2001-02-02 2001-02-02 다핀형 리드프레임 KR100372117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005180A KR100372117B1 (ko) 2001-02-02 2001-02-02 다핀형 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005180A KR100372117B1 (ko) 2001-02-02 2001-02-02 다핀형 리드프레임

Publications (2)

Publication Number Publication Date
KR20020064596A KR20020064596A (ko) 2002-08-09
KR100372117B1 true KR100372117B1 (ko) 2003-02-14

Family

ID=27693182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005180A KR100372117B1 (ko) 2001-02-02 2001-02-02 다핀형 리드프레임

Country Status (1)

Country Link
KR (1) KR100372117B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972731B1 (ko) * 2010-04-16 2010-07-27 이정석 보조살포기를 갖는 약제 분무장치

Also Published As

Publication number Publication date
KR20020064596A (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
CN102201386B (zh) 方形扁平无引线半导体封装及其制作方法
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
KR100302593B1 (ko) 반도체패키지및그제조방법
US5554886A (en) Lead frame and semiconductor package with such lead frame
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
KR101022638B1 (ko) 멀티-다이 반도체 패키지
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JP2009194059A (ja) 半導体装置及びその製造方法
US6703691B2 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
KR100372117B1 (ko) 다핀형 리드프레임
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
JP2004265960A (ja) 回路装置およびその製造方法
KR100361079B1 (ko) 초박형 적층 반도체 칩 패키지 및 이에 사용되는 리드프레임
KR100321149B1 (ko) 칩사이즈 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR100431315B1 (ko) 반도체패키지및그제조방법
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP2004179300A (ja) 半導体装置およびその製造方法
JPS63147354A (ja) 半導体集積回路用パツケ−ジ
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
KR20010000425U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee