JP2004265960A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2004265960A
JP2004265960A JP2003052318A JP2003052318A JP2004265960A JP 2004265960 A JP2004265960 A JP 2004265960A JP 2003052318 A JP2003052318 A JP 2003052318A JP 2003052318 A JP2003052318 A JP 2003052318A JP 2004265960 A JP2004265960 A JP 2004265960A
Authority
JP
Japan
Prior art keywords
circuit element
circuit
circuit device
sealing resin
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003052318A
Other languages
English (en)
Other versions
JP4408636B2 (ja
Inventor
Takuji Kato
卓治 加藤
Akira Ochiai
公 落合
Katsuhiko Shibusawa
克彦 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003052318A priority Critical patent/JP4408636B2/ja
Priority to TW093103147A priority patent/TWI237528B/zh
Priority to US10/785,471 priority patent/US7075188B2/en
Priority to KR1020040013434A priority patent/KR100667115B1/ko
Priority to CN200410007366A priority patent/CN100576517C/zh
Publication of JP2004265960A publication Critical patent/JP2004265960A/ja
Application granted granted Critical
Publication of JP4408636B2 publication Critical patent/JP4408636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】第２の回路素子１５Ｂを封止樹脂１６から露出した構造の回路装置１０を提供する。
【解決手段】回路装置１０Ａは、第１の回路素子１５Ａが上部に固着されるアイランド１２と、アイランド１２の周囲に延在し且つ第１の回路素子１５Ａと電気的に接続される複数個のリード１１と、第１の回路素子１５Ａ、アイランド１２およびリード１１を封止し且つ堀込み部１８を形成する封止樹脂１６と、堀込み部１８に収納される第２の回路素子１５Ｂとを具備する。従って、第２の回路素子１５Ｂを外付けにすることができるので、実装時の自由度を向上させることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体装置等の回路素子を内蔵する回路装置およびその製造方法に関する。
【０００２】
【従来の技術】
図８は、従来型の回路装置１００の平面図であり、同図を参照してこの構造を説明する（特許文献１参照）。
【０００３】
回路装置１００の中央部付近には、アイランド１０１が配置されている。矩形に形成されたアイランド上には、複数個の半導体素子１０５が固着されている。そして、アイランド１０１を囲むように複数個のリード１０２が延在している。リード１０２の一端はアイランド１０１に接近して、金属細線１０３により半導体素子１０５と電気的に接続されている。またアイランド１０２の他端は、全体を封止する封止樹脂１０４から外部に延在して外部電極を形成している。
【０００４】
【特許文献１】
特開平５−１２１６４５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来型の回路装置１０では、内蔵される全ての半導体素子１０５が封止樹脂１０４により封止されていた。また、半導体装置１０５のいずれかがメモリを有する半導体素子である場合、このメモリの変更に対して半導体素子の置き換えが必要となる。このことから、全ての半導体装置が樹脂封止されていることにより、従来型の回路装置１０では半導体素子の組み替えが煩雑である問題があった。
【０００６】
更に、複数個の半導体素子１０５が内蔵されていることから、どちらかの半導体素子１０５に不良が発生した場合、回路装置１００そのものが不良に成ってしまい、歩留の向上に限界がある問題があった。
【０００７】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、内蔵される回路素子を封止樹脂から露出した構造にすることにより、上述した問題を解決する回路装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の回路装置は、複数の回路素子が封止樹脂により封止される回路装置に於いて、前記封止樹脂に堀込み部を設け、前記堀込み部に前記回路素子を収納させることを特徴とする。
【０００９】
本発明の回路装置は、第１の回路素子が上部に固着されるアイランドと、前記アイランドの周囲に延在し且つ前記第１の回路素子と電気的に接続される複数個のリードと、前記第１の回路素子、前記アイランドおよび前記リードを封止し且つ堀込み部を形成する封止樹脂と、前記堀込み部に収納される第２の回路素子とを具備することを特徴とする。
【００１０】
本発明の回路装置の製造方法は、外部電極と電気的に接続された第１の回路素子を封止樹脂で封止し、更に前記封止樹脂に堀込み部を設ける工程と、前記堀込み部に第２の回路素子を収納させる工程とを具備することを特徴とする。
【００１１】
【発明の実施の形態】
図１を参照して、本発明の回路装置１０Ａの構成を説明する。図１（Ａ）は回路装置１０Ａの斜視図であり図１（Ｂ）はその断面図である。
【００１２】
図１（Ａ）および図１（Ｂ）を参照して、一実施例としての回路装置１０Ａは、第１の回路素子１５Ａが上部に固着されるアイランド１２と、アイランド１２の周囲に延在し且つ第１の回路素子１５Ａと電気的に接続される複数個のリード１１と、第１の回路素子１５Ａ、アイランド１２およびリード１１を封止し且つ堀込み部１８を形成する封止樹脂１６と、堀込み部１８に収納される第２の回路素子１５Ｂとを具備する。これら各構成要素を以下にて説明する。
【００１３】
第１の回路素子１５Ａとしては、ここでは半導体装置が採用され、アイランド１２上に接着剤を介して固着されている。そして、金属細線１７を介して第１の回路素子１５Ａとリード１１とは電気的に接続されている。更に、ブリッジ１３と第１の回路素子１５Ａとは、金属細線１７を介して接続されている。また、第１の回路素子１５Ａとしては、信号処理を行う半導体素子を採用することができる。具体的には、テレビジョン等のディスプレイに表示される動画像を処理する回路を、第１の回路素子１５Ａに形成することができる。また、第２の回路素子１５Ｂの記憶部等を制御する回路を、第１の回路装置１５Ａに形成しても良い。また、第１の回路素子１５Ａとしては半導体素子の他にも、抵抗やコンデンサ等の受動素子やダイオード等の能動素子を全般的に採用することができる。更にこれらの複数個が、第１の回路素子１５Ａとして採用されても良い。
【００１４】
第２の回路素子１５Ｂとしては、半導体素子を採用することができる。第２の回路素子１５Ｂは、堀込み部１８内部に露出したリード１１およびブリッジ１３に、半田等のロウ材を介したフェイスダウンで固着されている。ここで、第２の回路素子１５Ｂとしては、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶部を有する半導体素子を採用することができる。具体的には、テレビジョン等の表示部に画像と重畳されて表示されるチャンネル数等の付加情報を、前記したＲＯＭに内蔵させることができる。また、第２の回路素子としては、ベアのＩＣチップの他にも、半導体素子が内蔵された樹脂パッケージ品等を採用することも可能である。ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のパッケージ品を第２の回路素子１５Ｂとして採用する場合は、面実装により接続端子１４に固着される。
【００１５】
封止樹脂１６の材料としては、熱可塑性樹脂または熱硬化性樹脂を全般的に採用することができる。ここでは、第１の回路素子１５Ａ、第２の回路素子１５Ｂ、アイランド１２、リード１１およびブリッジ１３が、封止樹脂１６により封止されている。また、第２の回路素子１５Ｂが載置される領域には、封止樹脂１６が部分的に削除された領域である堀込み部１８が形成されている。
【００１６】
堀込み部１８は、封止樹脂１６が部分的に除去された領域であり、その大きさは、そこに収納される第２の回路素子１５Ｂよりも若干大きく形成される。また、堀込み部１８の側辺部の４辺からは、リード１１の端部およびブリッジ１３の端部が露出して、第２の回路素子１５Ｂとの接続端子と成っている。ここで、複数個の堀込み部１８を設けることも可能である。
【００１７】
次に、図２を参照して、回路装置１０Ａの平面的な構成を主に説明する。
【００１８】
アイランド１２は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした金属、Ａｌを主材料とした金属またはＦｅ−Ｎｉ等の合金から成る。また、アイランド１２の上部には、接着剤を介して第１の回路素子１５Ａが実装されている。
【００１９】
リード１１は、上述したアイランド１２と同一の材料から成り、一方がアイランド１２に接近して内蔵される素子と接続され、他方が封止樹脂１６から外部に露出して外部電極を形成している。ここでは、封止樹脂１３の対向する２辺からリード１１が導出して、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）を形成している。しかしながら、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）等の他の形態のパッケージ方法を本願に採用することも可能である。
【００２０】
ブリッジ１３は、第１の回路素子１５Ａと第２の回路素子１５Ｂとの間に複数個が配置され、両回路素子を電気的に接続する働きを有する。また、個々のブリッジ１３は電気的に独立して設けられる。ここでは、金属細線１７を介してブリッジ１３の一方に第１の回路素子１５Ａが接続されている。更に、半田等のロウ材を介して、介してブリッジ１３の他方には第２の回路素子１５Ｂが接続されている。
【００２１】
図３を参照して、他の形態の回路装置の構成を説明する。図３（Ａ）から図３（Ｂ）は、各形態の回路装置の断面図である。平面的な構成に関しては、上述した回路装置１０と基本的には同様である。
【００２２】
図３（Ａ）を参照して回路装置１０Ｂの構成を説明する。ここでは、堀込み部１８内部に於いて、ブリッジ１３およびリード１１の下方に封止樹脂が形成されている。他の構成は回路装置１０Ａと同様である。
【００２３】
図３（Ｂ）を参照して、回路装置１０Ｃの構成を説明する。ここでは、アイランド１２、ブリッジ１３およびリード１１は、実装基板１９の表面に形成される、そして、実装基板１９を貫通して設けられた外部電極２０とリード１１等は電気的に接続されている。
【００２４】
図３（Ｃ）を参照して、回路装置１０Ｄの構成を説明する。ここでは、アイランド１２、ブリッジ１３およびリード１１は、封止樹脂１６に埋め込まれて形成されている。また、リード１１等の側面は湾曲に形成されており、封止樹脂１６との密着が向上されている。
【００２５】
次に図４から図７を参照して、図１に示した回路装置１０Ａの製造方法を説明する。
【００２６】
先ず、図４を参照して、金属板を成形することにより、アイランド１２、ブリッジ１３およびリード１１を形成する。この工程は、プレスまたはエッチングの工程等により行うことができる。ここで、アイランド１２を固定するための吊りリードが設けられても良い。また、ブリッジ１３は他の箇所との電気的接続が成されていないので、接着テープ２１にブリッジ１３を貼り付けることで、ブリッジ１３の固定を行うことができる。また、形成予定の堀込み部１８の周囲には、ブリッジ１３またはリード１１の端部から成る接続端子が形成されている。
【００２７】
次に、図５を参照して、第１の回路素子１５Ａの固着を行う。先ず接着剤を介してアイランド１２に第１の回路素子１５Ａを固着する。次に、金属細線１７を介して、リード１１またはブリッジ１３と第１の回路素子１５Ａとの電気的接続を行う。
【００２８】
次に、図６を参照して、第２の回路素子１５Ｂが接続される箇所の接続端子１４の上面を保護しつつ、封止樹脂１３による封止を行う。本工程は、熱可塑性樹脂を用いるインジェクションモールドまたは熱硬化性樹脂を用いるトランスファーモールドにより行うことができる。本工程で用いる金型は、上金型２２および下金型２３から成り、堀込み部１８に対応した大きさである凸部２２Ａが上金型２２に設けられている。更に、下金型２３にも、上金型と同一の箇所に凸部２２Ａが設けられても良い。
【００２９】
上金型２２の凸部２２Ａの下面を、接続端子１４の上面に当接させた状態で樹脂封止を行う。このことにより、接続端子１４の上面に封止樹脂１３が付着するのを防止することができる。更に、接続端子１４の上面を樹脂製のテープで保護した後に樹脂封止を行っても良い。また、本工程が終了した後に、電気的特性の測定を行って、第１の回路素子１５Ａおよびその接続箇所の良否を確認する。そして、この測定で良判定だったものだけを次工程に搬送する。従って、次工程でも良品の第２の回路素子１５Ｂのみが採用されるので、歩溜まりを向上させることができる。
【００３０】
次に、図７を参照して、堀込み部１８に第２の回路素子１５Ｂを収納させる。具体的には、堀込み部１８の４辺から内側に露出した接続端子１４に、フェイスダウンでロウ材を介して第２の回路素子１５Ｂを固着する。以上の工程により、回路装置１０Ａが製造される。
【００３１】
また、本発明では、ロウ材による第２の回路素子１５Ｂの固着は行わずに、メカニカル的に第２の回路素子１５Ｂを堀込み部１８に収納させたのみで回路装置１０Ａを出荷することもできる。この場合は、第２の回路素子１５Ｂの固着は行われていないものの、第２の回路素子１５Ｂは機械的に接続端子１４に接触しているので、出荷時のテストは問題なく行うことができる。ロウ材による第２の回路素子１５Ｂの固着は、回路装置１０Ａをマザー基板等に載置するリフローの工程で同時に行うことができる。従って、回路装置１０Ａがセットに実装される最終工程まで、第２の回路素子１５Ｂの変更が可能となる。
【００３２】
本発明の特徴は、回路装置１０に堀込み部１８を設け、この堀込み部１８に第２の回路素子１５Ｂを外付けできる点にある。具体的には、信号処理を行う半導体素子である第１の回路素子１５Ａは封止樹脂１３に内蔵される。そして、設定情報等が記憶される記憶部を有する第２の回路素子１５Ｂが、上記した堀込み部１８に外付けできる。従って、ユーザーにより設定情報が異なっても、ユーザー毎に第２の回路素子１５Ｂのみを準備することによって、他の部位が共通化して準備することができる。例えば、テレビジョン等の映像機器の制御モジュールを考えると、ユーザー毎に、チャンネルの番号を表示する字体やフォントの大きさが相違する。そこで、その情報を第２の回路素子１５Ｂに格納することにより、第２の回路素子１５Ｂを取り替えるのみで、ユーザーの要求に応じた制御モジュールとしての回路装置１０を提供することができる。
【００３３】
【発明の効果】
本発明の回路装置によれば、全体を封止する封止樹脂１６に設けた堀込み部１８に、第２の回路素子１５Ｂを収納させることができる。従って、第２の回路素子１５Ｂの変更のみで、回路装置１０の機能を変更することができる。
【００３４】
更に、ＲＯＭ等の記憶部を有する半導体素子を第２の回路素子１５Ｂとして採用すると、ユーザー固有の情報を第２の回路素子１５Ｂに内蔵させることが可能となる。従って、信号処理素子である第１の回路素子１５Ａを共通化して、第２の回路素子１５Ｂをユーザー毎に特化することで、第２の回路素子１５Ｂを変更するのみで、各ユーザーに対応可能になる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する平面図である。
【図３】本発明の回路装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図４】本発明の回路装置を説明する平面図である。
【図５】本発明の回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図である。
【図８】従来の回路装置を説明する平面図である。
【符号の説明】
１０ 半導体装置
１１ リード
１２ ランド
１３ ブリッジ
１４ 接続端子
１５Ａ 第１の回路素子
１５Ｂ 第２の回路素子
１６ 封止樹脂
１７ 金属細線
１８ 堀込み部

Claims (11)

  1. 回路素子が封止樹脂により封止される回路装置に於いて、
    前記封止樹脂に堀込み部を設け、前記堀込み部に前記回路素子を収納させることを特徴とする回路装置。
  2. 前記回路素子は、前記封止樹脂により封止される第１の回路素子と、前記堀込み部に収納される第２の回路素子とから成り、前記第１の回路素子と前記第２の回路素子とは電気的に接続されることを特徴とする請求項１記載の回路装置。
  3. 前記堀込み部の周辺部には接続端子が設けられ、前記回路素子はフェイスダウンで前記接続端子と電気的に接続されることを特徴とする請求項１記載の回路装置。
  4. 前記第１の回路素子は信号処理を行う半導体素子であり、前記第２の回路素子は、前記第１の回路素子によって制御される記憶部を有する半導体素子であることを特徴とする請求項１記載の回路装置。
  5. 第１の回路素子が上部に固着されるアイランドと、
    前記アイランドの周囲に延在し且つ前記第１の回路素子と電気的に接続される複数個のリードと、
    前記第１の回路素子、前記アイランドおよび前記リードを封止し且つ堀込み部を形成する封止樹脂と、
    前記堀込み部に収納される第２の回路素子とを具備することを特徴とする回路装置。
  6. 前記第１の回路素子と前記第２の回路素子との間には、両回路素子の電気的接続を行うブリッジが設けられることを特徴とする請求項５記載の回路装置。
  7. 前記堀込み部の周辺部には接続端子となる前記リードおよび前記ブリッジの端部が露出し、前記接続端子に前記第２の回路素子がフェイスダウンで実装されることを特徴とする請求項６記載の回路装置。
  8. 前記第１の回路素子は信号処理を行う半導体素子であり、前記第２の回路素子は、前記第１の回路素子によって制御される記憶部を有する半導体素子であることを特徴とする請求項５記載の回路装置。
  9. 外部電極と電気的に接続された第１の回路素子を封止樹脂で封止し、更に前記封止樹脂に堀込み部を設ける工程と、
    前記堀込み部に第２の回路素子を収納させる工程とを具備することを特徴とする回路装置の製造方法。
  10. 前記第１の回路素子のテストを行った後に、前記第２の回路素子を収納させることを特徴とする請求項９記載の回路装置の製造方法。
  11. 前記堀込み部に設けた接続端子に前記第２の回路素子を載置し、リフローにより前記回路素子を実装する工程で、前記第２の回路素子の固着を行うことを特徴とする請求項９記載の回路装置の製造方法。
JP2003052318A 2003-02-28 2003-02-28 回路装置およびその製造方法 Expired - Fee Related JP4408636B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003052318A JP4408636B2 (ja) 2003-02-28 2003-02-28 回路装置およびその製造方法
TW093103147A TWI237528B (en) 2003-02-28 2004-02-11 Circuit device and method for manufacturing same
US10/785,471 US7075188B2 (en) 2003-02-28 2004-02-24 Circuit device and method for manufacturing the same
KR1020040013434A KR100667115B1 (ko) 2003-02-28 2004-02-27 회로 장치 및 그 제조 방법
CN200410007366A CN100576517C (zh) 2003-02-28 2004-03-01 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003052318A JP4408636B2 (ja) 2003-02-28 2003-02-28 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004265960A true JP2004265960A (ja) 2004-09-24
JP4408636B2 JP4408636B2 (ja) 2010-02-03

Family

ID=33117218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003052318A Expired - Fee Related JP4408636B2 (ja) 2003-02-28 2003-02-28 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7075188B2 (ja)
JP (1) JP4408636B2 (ja)
KR (1) KR100667115B1 (ja)
CN (1) CN100576517C (ja)
TW (1) TWI237528B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US7746656B2 (en) * 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7608469B2 (en) * 2005-08-25 2009-10-27 Kingston Technology Corporation Method of fabricating a chip
US8163600B2 (en) * 2006-12-28 2012-04-24 Stats Chippac Ltd. Bridge stack integrated circuit package-on-package system
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JP4470242B2 (ja) * 1999-04-23 2010-06-02 ソニー株式会社 半導体メモリカード
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
EP1189280A4 (en) * 2000-03-29 2005-03-02 Rohm Co Ltd SEMICONDUCTOR
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6849915B1 (en) * 2003-08-26 2005-02-01 Ultra Tera Corporation Light sensitive semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
KR100667115B1 (ko) 2007-01-12
JP4408636B2 (ja) 2010-02-03
KR20040077543A (ko) 2004-09-04
CN100576517C (zh) 2009-12-30
CN1531067A (zh) 2004-09-22
US7075188B2 (en) 2006-07-11
TW200425804A (en) 2004-11-16
US20040212059A1 (en) 2004-10-28
TWI237528B (en) 2005-08-01

Similar Documents

Publication Publication Date Title
US6445064B1 (en) Semiconductor device
KR100621991B1 (ko) 칩 스케일 적층 패키지
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US20040262734A1 (en) Stack type ball grid array package and method for manufacturing the same
US7002241B1 (en) Packaging of semiconductor device with a non-opaque cover
KR20060133496A (ko) 적층 칩 스케일 패키지를 구비한 모듈 및 그 제작 방법
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US7023076B2 (en) Multiple chip semiconductor packages
US7173231B2 (en) Chip scale package structure for an image sensor
JP4408636B2 (ja) 回路装置およびその製造方法
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
JPS6352461A (ja) 半導体装置
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100533761B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR20080084075A (ko) 적층 반도체 패키지
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
KR100352115B1 (ko) 반도체패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
KR100843736B1 (ko) 얇은 두께를 갖는 반도체 개별소자 패키지
JP2004179300A (ja) 半導体装置およびその製造方法
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법
US20030037947A1 (en) Chip scale package with a small surface mounting area

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R151 Written notification of patent or utility model registration

Ref document number: 4408636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees