JPH05121635A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH05121635A
JPH05121635A JP28106291A JP28106291A JPH05121635A JP H05121635 A JPH05121635 A JP H05121635A JP 28106291 A JP28106291 A JP 28106291A JP 28106291 A JP28106291 A JP 28106291A JP H05121635 A JPH05121635 A JP H05121635A
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
lead frame
lead
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28106291A
Other languages
English (en)
Inventor
Tamotsu Shibata
保 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP28106291A priority Critical patent/JPH05121635A/ja
Publication of JPH05121635A publication Critical patent/JPH05121635A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの電極にインナーリードが接近
している場合でもワイヤーが半導体チップのエッジ部分
に接触しないリードフレームを提供する。 【構成】 インナーリード11の先端を加工して、その
先端部の高さが半導体チップ6の電極7の面とほぼ同一
の高さになるようにしている。この構成により、ワイヤ
ー8が半導体チップ6のエッジ部分に接触しなくなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップをパッケ
ージに組立する際に用いられるリードフレームに関す
る。
【0002】
【従来の技術】図2に示すように一般にリードフレーム
は、半導体チップを搭載するダイパッド1,そのダイパ
ッド1を機械的に支持する吊りリード2,半導体チップ
とワイヤーで接続するインナーリード3,リード間を機
械的に支持するダイバー4,リードの最外端および吊り
リード2を接続したフレーム部5等からなっている。こ
れらを熱硬化性樹脂で必要とするパッケージ外形に成形
して、樹脂封止型半導体パッケージに仕上げる。この樹
脂部分には、半導体チップを搭載したダイパッド1,ダ
イパッド1を機械的に支持する吊りリード2、そしてリ
ードのインナーリード部が封じ込まれる。図3に示すよ
うに通常このインナーリード3は、吊りリード2やダイ
パッド1と同じ高さか、やや高く位置するように設けら
れている。インナーリード3がダイパッド1よりやや高
く位置するようなリードフレーム加工は、ダイパッド1
部をプレスするディプレス加工により実施される。図3
において、6は半導体チップ、7はその半導体チップ6
上に形成された電極パッド、8はインナーリード3への
接続用ワイヤーである。
【0003】
【発明が解決しようとする課題】上記従来の構成では、
電極パッド7にインナーリード3が接近している場合、
電極パッド7とインナーリード3の高さが異なるためワ
イヤー8が半導体チップ6のエッジ部分に接触しやすく
ショートするという欠点を有していた。
【0004】本発明は上記課題を解決するもので、電極
パッド7にインナーリード3が接近している場合でもワ
イヤー8が半導体チップ6のエッジ部分に接触しないリ
ードフレームを提供することを目的とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明は、インナーリード先端を加工し、電極パッド
と同じ高さにした構成である。
【0006】
【作用】この構成によって、電極パッドとインナーリー
ド先端との段差が少なくなるため、半導体チップのエッ
ジ部分にワイヤーが接触することなくワテヤーボンディ
ングができる。
【0007】
【実施例】本発明の実施例について図1を参照しながら
説明する。図1はリードフレームのインナーリード近傍
の部分断面図である。従来例の図3と同一部分には同一
番号を付し、説明を省略する。すなわち、本発明の特徴
はインナーリード11にある。すなわちインナーリード
11の先端をプレス加工によって曲げ、半導体チップ6
の電極パッド7と同じ高さになるように加工しているこ
とである。さらにインナーリード11の先端はワイヤー
8をボンディングするために必要な幅を平らにしてい
る。そのため従来のリードフレームの構造では問題のあ
る短いワイヤーリングやワイヤーのたるみなどによる半
導体チップ上面エッジ部やダイパッドエッジ部へのワイ
ヤーの接触を防止しうる構造となっている。
【0008】
【発明の効果】以上のように本発明は、インナーリード
の先端を加工し、電極と同じ高さにし、段差を無くすこ
とにより、短いワイヤーや長いワイヤーのワイヤー変
形,ワイヤーたるみなどにより、ワイヤーが半導体チッ
プのエッジ部分に接触することなく、ワイヤーボンディ
ングすることができるリードフレームを提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例におけるリードフレームの部
分断面図
【図2】従来のリードフレームの平面図
【図3】図2のリードフレームの部分断面図
【符号の説明】
1 ダイパッド 6 半導体チップ 7 電極パッド(電極) 8 ワイヤー 11 インナーリード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 先端部の高さが、半導体チップの電極の
    面とほぼ同一の高さになるように加工したインナーリー
    ドを少なくとも有することを特徴とするリードフレー
    ム。
JP28106291A 1991-10-28 1991-10-28 リードフレーム Pending JPH05121635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28106291A JPH05121635A (ja) 1991-10-28 1991-10-28 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28106291A JPH05121635A (ja) 1991-10-28 1991-10-28 リードフレーム

Publications (1)

Publication Number Publication Date
JPH05121635A true JPH05121635A (ja) 1993-05-18

Family

ID=17633784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28106291A Pending JPH05121635A (ja) 1991-10-28 1991-10-28 リードフレーム

Country Status (1)

Country Link
JP (1) JPH05121635A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614101B2 (en) 1999-11-25 2003-09-02 Mitsubishi Denki Kabushiki Kaisha Lead frame with raised leads and plastic packaged semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614101B2 (en) 1999-11-25 2003-09-02 Mitsubishi Denki Kabushiki Kaisha Lead frame with raised leads and plastic packaged semiconductor device using the same

Similar Documents

Publication Publication Date Title
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
JPH05121635A (ja) リードフレーム
JP2834990B2 (ja) クワッド型半導体装置用リードフレームの構造
JP3034517B1 (ja) 半導体装置およびその製造方法
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JP2602278B2 (ja) 樹脂封止型半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH02278857A (ja) 樹脂封止型半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
KR200156135Y1 (ko) 반도체 패키지
KR100460072B1 (ko) 반도체패키지
JP2001358279A (ja) 半導体装置及びリードフレーム
KR200198124Y1 (ko) 와이어본딩 장치
JPH0547464Y2 (ja)
JPH0496356A (ja) 樹脂封止型半導体装置用リードフレーム
JPS621239A (ja) 半導体装置
JP2000058738A (ja) リードフレーム及び半導体装置
JP2520612Y2 (ja) 樹脂封止型半導体装置
JPS63104437A (ja) 半導体装置の製造方法
JPH0595074A (ja) 半導体装置
KR20010027844A (ko) 리드 프레임
JPH01161855A (ja) 高周波用半導体パツケージ
JPH0634259U (ja) 半導体装置のパッケージ構造
JPH02202046A (ja) リードフレームおよびこれを用いた半導体装置の製造方法