JPH0587966U - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH0587966U JPH0587966U JP2841092U JP2841092U JPH0587966U JP H0587966 U JPH0587966 U JP H0587966U JP 2841092 U JP2841092 U JP 2841092U JP 2841092 U JP2841092 U JP 2841092U JP H0587966 U JPH0587966 U JP H0587966U
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- oxide film
- bonding
- metal oxide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】半導体素子をダイボンディングする箇所2a及
び金属ワイヤをワイヤボンディングする箇所3a,5
a,6aの金属酸化膜の膜厚を約50Å以下とし、その
他の領域に膜厚が約50Åを超える金属酸化膜を形成す
る。 【効果】半導体素子のダイボンディング性及び金属ワイ
ヤのワイヤボンディング性を損なうことなく、樹脂モー
ルドの信頼性を高めた低コストのベアリードフレームが
得られる。
び金属ワイヤをワイヤボンディングする箇所3a,5
a,6aの金属酸化膜の膜厚を約50Å以下とし、その
他の領域に膜厚が約50Åを超える金属酸化膜を形成す
る。 【効果】半導体素子のダイボンディング性及び金属ワイ
ヤのワイヤボンディング性を損なうことなく、樹脂モー
ルドの信頼性を高めた低コストのベアリードフレームが
得られる。
Description
【0001】
この考案は、半導体素子がボンディングされ樹脂モールドされて半導体装置を 構成するリードフレームに関する。
【0002】
半導体素子をパッケージングして半導体装置を構成する場合、トランジスタ等 のデイスクリート部品では、ほとんどの場合リードフレームに半導体素子がボン ディングされ、樹脂モールドされる。また集積回路においてもフリップチップ方 式やTAB方式等を除いて、通常はリードフレームに半導体素子をボンディング し、半導体素子周囲をリードフレームとともに樹脂モールドする構造が採られる 。
【0003】 一般に、リードフレームは銅、リン青銅、鉄、Fe−Ni合金、コバール等の リボン状の金属を所定形状にフォトエッチングまたはプレス加工して、形成され ている。このようなリードフレームには、半導体素子のダイボンディング及びワ イヤボンディングする際の良好なボンディング性が要求される。そこで、通常は リードフレーム表面の特にダイボンディング及びワイヤボンディングを行う箇所 にNiあるいはAg等の金属メッキを施している。しかしながら、このようなメ ッキを施すことによって、リードフレームの単価は当然上昇し、半導体装置の製 造原価を引き上げる一要因となっている。そこで、金属メッキ処理を全く施さな いリードフレーム(いわゆるベアリードフレーム)も一部で使用されている。
【0004】
ところが、メッキ処理を施さないリードフレームでは、製造してから半導体装 置の生産工程までの間に空気雰囲気にさらされることで、リードフレーム材料の 金属酸化膜が表面に形成され、この金属酸化膜が半導体装置生産工程上での、半 導体素子のリードフレームへのダイボンディング性及び金属ワイヤのリードフレ ームへのワイヤボンディング性に悪影響を及ぼす。すなわち膜厚の厚い金属酸化 膜が存在すれば、半導体素子のダイボンディングの際、接合材である半田の濡れ 性が低下し、良好な接合強度が得られない。また、金属ワイヤのワイヤボンディ ングの箇所では、金属酸化膜とリードフレーム材(地金)との間で剥がれやすく なる。したがって金属酸化膜が厚く形成されないように、リードフレーム製造後 の品質管理が問題となる。
【0005】 ところが一方、ベアリードフレームの場合、リードフレーム表面の金属酸化膜 の膜厚が厚い方が、樹脂モールドした際の、封止樹脂とリードフレームとの密着 性が高まる傾向のあることが経験上知られている。このように金属メッキを施さ ないリードフレームの場合、金属酸化膜の膜厚を管理する上で、樹脂モールドの リードフレームに対する密着性とボンディング性とはトレードオフの関係があっ た。
【0006】 この考案の目的は、半導体素子のダイボンディング性及び金属ワイヤのワイヤ ボンディング性を確保するとともに、樹脂モールドの信頼性を高めたリードフレ ーム(ベアリードフレーム)を提供することにある。
【0007】
この考案は、上記目的を達成するために、表面に金属メッキを施さないリード フレームにおいて、 半導体素子をダイボンディングする箇所およびワイヤボンディングする箇所の 金属酸化膜の膜厚を約50Å以下とし、その他の領域に膜厚が約50Åを超える 金属酸化膜を形成したことを特徴とする。
【0008】
この考案のリードフレームでは、表面に金属メッキが施されず、半導体素子を ダイボンディングする箇所及び金属ワイヤをワイヤボンディングする箇所の金属 酸化膜の膜厚は約50Å以下であり、その他の領域には膜厚が約50Åを超える 金属酸化膜が形成されている。したがって半導体素子のダイボンディングを行う 際、膜厚約50Å以下程度の金属酸化膜では半導体素子とリードフレーム間の接 合材である半田の濡れ性は良好となって、確実なダイボンディングがなされる。
【0009】 金属ワイヤのワイヤボンディングについても、金属酸化膜とリードフレーム材( 地金)との間で剥離する等の不良モードも生じない。一方、封止樹脂の接する箇 所には約50Åを超える金属酸化膜が形成されているため、リードフレームと封 止樹脂との間に高い密着性が得られ、樹脂モールドの信頼性が高まる。
【0010】
この考案の実施例であるリードフレームの構造を図1及び図2に示す。
【0011】 図1はリードフレームの分割前の部分平面図である。図1において1は1個の リードフレーム、2はヒートシンク、3,4,5,6はそれぞれリードである。
【0012】 ヒートシンク2の図における下部中央部2aは半導体素子をボンディングするダ イボンディング部、リード3,5,6の先端部3a,5a,6aはそれぞれ金属 ワイヤのワイヤボンディング部である。これらのダイボンディング部2aとワイ ヤボンディング部3a,5a,6a(それぞれハッチングで示す箇所)の金属酸 化膜の膜厚は50Å以下である。一方、その他の領域には膜厚が50Åを超える 金属酸化膜を形成している。
【0013】 図2はリードフレームの概略部分断面図である。図2において10はリードフ レーム材、11はリードフレーム材10の表面に形成した金属酸化膜である。図 中Aで示す部分は図1において2a,3a,5a,6a等のダイボンディング部 またはワイヤボンディング部であり、Bはその他の領域である。ここでボンディ ング部Aにおける金属酸化膜11の膜厚t1は50Å以下であり、その他の領域 における金属酸化膜11の膜厚t2は50Åを超える。
【0014】 図1及び図2に示したリードフレームを製造する方法としては、図1に示した ボンディング箇所2a,3a,5a,6aを予めシールすることで金属酸化の進 行を抑えて金属酸化膜の膜厚を約50Å以下とする方法、あるいは予めリードフ レーム全面に約50Å以上の金属酸化膜を形成した後、ボンディング箇所のみを エッチングあるいは物理的に研磨することによって、その箇所の金属酸化膜を約 50Å以下とする方法等がある。ただし、ボンディング箇所2aとワイヤボンデ ィング箇所3a,5a,6aとで酸化膜の膜厚が異なっていてもよい。
【0015】
この考案によれば、リードフレームに金属メッキ処理を施さないためリードフ レーム自体の単価が抑えられ、半導体装置の製造原価を下げることができる。し かも、半導体素子のダイボンディング性及び金属ワイヤのワイヤボンディング性 を損なうことなく、リードフレームと封止樹脂との密着性を高めることができ、 これによりボンディング部の信頼性及び樹脂モールド部の信頼性を高めた安価な リードフレームを提供することができる。
【図1】この考案の実施例であるリードフレームの平面
図である。
図である。
【図2】リードフレームの概略部分断面図である。
1−リードフレーム 2−ヒートシンク 3〜6−リード 2a−ダイボンディング部 3a〜6a−ワイヤボンディング部 10−リードフレーム材(地金) 11−酸化膜 A−ボンディング箇所 B−その他の領域
Claims (1)
- 【請求項1】表面に金属メッキを施さないリードフレー
ムであって、 半導体素子をダイボンディングする箇所およびワイヤボ
ンディングする箇所の金属酸化膜の膜厚を約50Å以下
とし、その他の領域に膜厚が約50Åを超える金属酸化
膜を形成したことを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841092U JPH0587966U (ja) | 1992-04-28 | 1992-04-28 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841092U JPH0587966U (ja) | 1992-04-28 | 1992-04-28 | リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0587966U true JPH0587966U (ja) | 1993-11-26 |
Family
ID=12247890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2841092U Pending JPH0587966U (ja) | 1992-04-28 | 1992-04-28 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0587966U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300492A (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co Ltd | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61152053A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | リ−ドフレ−ム、それを用いた半導体装置およびその製造方法 |
JPS62166553A (ja) * | 1986-01-18 | 1987-07-23 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
-
1992
- 1992-04-28 JP JP2841092U patent/JPH0587966U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61152053A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | リ−ドフレ−ム、それを用いた半導体装置およびその製造方法 |
JPS62166553A (ja) * | 1986-01-18 | 1987-07-23 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300492A (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
JP2556294B2 (ja) | 樹脂封止型半導体装置 | |
JPH08222681A (ja) | 樹脂封止型半導体装置 | |
JPH08330508A (ja) | 半導体集積回路およびその製造方法 | |
JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
US20040262752A1 (en) | Semiconductor device | |
JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
JPH0587966U (ja) | リードフレーム | |
JPH10229100A (ja) | ワイヤボンディング方法及びプラスティックパッケージの製造方法 | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3036339B2 (ja) | 半導体装置 | |
JPS5951139B2 (ja) | 樹脂封止型半導体装置の製法 | |
JP2519651Y2 (ja) | 樹脂封止型マルチチップパッケージのリードフレーム | |
JPS62287657A (ja) | 半導体装置 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
US11676885B2 (en) | Semiconductor device packaging leadframe assembly and method therefor | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JPS61241954A (ja) | 半導体装置 | |
JP2564595B2 (ja) | 半導体装置の製造方法 | |
JP2999639B2 (ja) | 樹脂封止型半導体装置およびその製造方法 |