JP2000223640A - 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法

Info

Publication number
JP2000223640A
JP2000223640A JP11022302A JP2230299A JP2000223640A JP 2000223640 A JP2000223640 A JP 2000223640A JP 11022302 A JP11022302 A JP 11022302A JP 2230299 A JP2230299 A JP 2230299A JP 2000223640 A JP2000223640 A JP 2000223640A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
island
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11022302A
Other languages
English (en)
Other versions
JP3157802B2 (ja
Inventor
Tadayuki Shintani
忠之 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP02230299A priority Critical patent/JP3157802B2/ja
Publication of JP2000223640A publication Critical patent/JP2000223640A/ja
Application granted granted Critical
Publication of JP3157802B2 publication Critical patent/JP3157802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 アイランド面積が縮小しても半導体素子がア
イランドから剥がれることを防止できる半導体装置及び
その製造方法と、該半導体装置に用いるリードフレーム
を提供する。 【解決手段】 この半導体装置は、リードフレーム２の
アイランド３に設けられたくぼみ穴４内に半導体素子１
を接着剤６を用いて接着しつつ、半導体素子１の側面部
とくぼみ穴４の側面とを係合させた構成である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体チップをリードフレームに搭載した構造
の半導体装置及びその製造方法と、その半導体装置に用
いるリードフレームの構造に関する。
【０００２】
【従来の技術】図８は従来の半導体装置の一例を示す断
面図である。この図で示す半導体装置は特開平１０−７
４７７８号公報に記載されているように、半導体素子１
０１の裏面に複数の凸部１０１ａを等間隔で設け、これ
らの凸部１０１ａを挿入可能な複数の凹部１０２ａをア
イランド１０２に設け、凸部１０１ａと凹部１０２ａを
互いに合わせながらアイランド１０２上に半導体素子１
０１を搭載したものである。なお、アイランド１０２の
周囲のインナーリード１０３と半導体素子１０１とがワ
イヤー１０４で接続されてから樹脂１０５で封止されて
いる。
【０００３】
【発明が解決しようとする課題】近年、小パッケージ化
が進み、半導体素子自体が縮小する傾向にあるので、こ
れに伴いアイランド面積も縮小している。このため、上
述したような従来技術の構成では、凹凸にしたアイラン
ドの面積が小さければ凹凸の数も少なくなるので、アイ
ランドと半導体素子との接合界面における固着力が低下
する。その結果、パッケージ実装の為のリフロー工程の
際や温度サイクル試験の際、アイランドと半導体素子の
熱膨張係数の違いにより両者の接合界面で歪みが生じ
て、半導体素子がアイランドから剥がれてしまう事があ
る。
【０００４】そこで本発明の目的は、上述した従来技術
の問題点に鑑み、アイランド面積が縮小しても半導体素
子がアイランドから剥がれることを防止できる半導体装
置及びその製造方法と、該半導体装置に用いるリードフ
レームを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体素子を挿入可能なくぼみ穴が形成さ
れた板面と、該くぼみ穴の側面に設けられた、前記半導
体素子の側面の一部と係合する係合部とを有するリード
フレーム、及びこれを用いた半導体装置を特徴とする。
【０００６】前記くぼみ穴の係合部は、前記くぼみ穴に
前記半導体素子を挿入し回転させた時に前記半導体素子
の側面の一部と係合する。この場合、前記くぼみ穴の係
合部と前記半導体素子の側面の一部とは、互いに係合す
る凹部と凸部から構成されていることが考えられる。
【０００７】また本発明は、半導体素子を挿入可能なく
ぼみ穴が形成された板面と、該くぼみ穴の側面に設けら
れた、前記半導体素子の側面の一部と係合可能な係合部
とを有するリードフレームを準備する段階と、前記リー
ドフレームのくぼみ穴に半導体素子を挿入して回転させ
ることにより、前記くぼみ穴の側面の係合部に前記半導
体素子の側面の一部を係合させる段階とを含む半導体装
置の製造方法を特徴とする。この場合、前記くぼみ穴と
前記係合部をハーフエッチングにより作製することが考
えられる。
【０００８】上記のとおりの発明では、半導体素子を搭
載するための板面部（アイランド部）に半導体素子を挿
入可能なくぼみ穴を形成し、そのくぼみ穴の側面の係合
部に半導体素子の側面の一部を係合させたことにより、
パッケージの小型化に伴いアイランド部の面積が小さく
なってもアイランド部と半導体素子との固着力は低下し
ないので、加熱処理工程においてアイランドと半導体素
子が剥がれることがない。
【０００９】また、リードフレームのくぼみ穴に半導体
素子を挿入して回転させることにより、くぼみ穴の側面
の係合部に半導体素子の側面の一部を係合させるので、
装置の組立てが簡単である。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００１１】図１及び図２は本発明の一つの実施形態に
よる半導体装置を示し、図１は半導体装置の平面図、図
２は図１のＸ−Ｘ’線に沿った断面図である。
【００１２】本実施形態による半導体装置は、図１及び
図２に示すように、リードフレーム２のアイランド３に
設けられたくぼみ穴４内に半導体素子１を接着剤６を用
いて接着しつつ、半導体素子１の側面部とくぼみ穴４の
側面とを係合させた構成である。つまり、半導体素子１
を挿入可能なくぼみ穴４が形成された板面であるアイラ
ンド３と、くぼみ穴３の側面に設けられた、半導体素子
１の側面の一部と係合する係合凸部５とを有するリード
フレーム２を用いた半導体装置である。係合凸部５はく
ぼみ穴４の側面に複数個、好ましくは等間隔に設けられ
ている。
【００１３】図３には本実施形態におけるリードフレー
ム２の構造を示しており、（ａ）は平面図、（ｂ）は
（ａ）のＸ−Ｘ’に沿った断面図、（ｃ）は（ａ）のＹ
−Ｙ’線に沿った断面図である。リードフレーム２のア
イランド３にはくぼみ穴４が半導体素子１を挿入可能な
形状にハーフエッチング法によって形成されている。く
ぼみ穴４の側面においては図３（ｂ），（ｃ）に示すよ
うに、凸部５が形成された部分と形成されていない部分
とを有している。このようなくぼみ穴４と凸部５は図４
で示すエッチング処理によって作ることができる。
【００１４】ここで本例に適用したエッチング処理を説
明すると、まず、図４（ａ）に示すように、銅からなる
リードフレーム２の両面にレジスト（感光液）９を塗布
し、ハーフエッチングパターンを有するガラス板からな
るエッチングマスク１０を、レジスト９が塗布されたリ
ードフレーム２の一方の面に配置し、リードフレーム２
の両面から紫外線１１を照射する。その後、図４（ｂ）
に示すように、現像液にてハーフエッチングパターンを
現像する。つまり、リードフレーム２の一方の面に塗布
したレジスト層９からエッチングパターン形状に相当す
る部分が除去される。次に、図４（ｃ）に示すように、
エッチング液（塩化第２鉄液）にて、リードフレーム２
の一面におけるレジスト９が無い部分をエッチングす
る。そして、エッチング最終段階でリードフレーム２を
攪拌することで、図４（ｄ）に示すようにエッチング穴
の側面に突起（凸部５）が形成される。最後に、図４
（ｅ）に示すように、強アルカリ液にてリードフレーム
２の両面のレジストを除去する。
【００１５】次に、リードフレーム２と半導体素子１の
組立方法について説明する。図５は本発明の一つの実施
形態による半導体装置を製造する工程を示すもので、リ
ードフレームのくぼみ穴の凸部に沿った断面を見た図で
ある。図６は図５（ｃ）に示す工程をリードフレーム２
の平面で見た図を示した。
【００１６】まず、図５（ａ）に示すように、半導体素
子１を挿入可能なくぼみ穴４が形成され且つ、くぼみ穴
４に半導体素子１の側面の一部と係合可能な凸部５が形
成されたアイランド３を有するリードフレーム２を準備
する。
【００１７】その後、図５（ｂ）に示すようにくぼみ穴
４の底面に接着剤６を塗布する。
【００１８】そして、図５（ｃ）及び図６に示すように
くぼみ穴４内に半導体素子１を挿入し、図中矢印の方向
に半導体素子１を回転させる。
【００１９】以上の工程を経て、図５（ｄ）に示すよう
にくぼみ穴４の側面の凸部５に、半導体素子１の側面部
に形成された凹部６が係合し、くぼみ穴４に半導体素子
１が固定される。このようにくぼみ穴４は半導体素子１
を挿入可能な形状であると同時に、挿入した半導体素子
１を回転させることで半導体素子の１の側面部が係合す
る凸部５を有している。また、半導体素子１をくぼみ穴
４に固定した後は、アイランド３の周囲に配設されたイ
ンナーリード（不図示）と半導体素子１の電極とを電気
的に接続してから樹脂や金属筐体などでパッケージング
してもよい。
【００２０】半導体素子１の側面部（本例では側面の角
部）に凹部６を形成する方法は図７で示すように、回転
するグラインダー８を用い、くぼみ穴４の側面の凸部５
の位置に合うように、半導体素子１の裏面より例えば２
０μｍの所を削って、凹部７を形成している。
【００２１】なお、以上説明した形態では、リードフレ
ームのくぼみ穴４の側面に凸部５を設け、これに係合す
る凹部６を半導体素子１の側面部に設けたが、くぼみ穴
４の側面に凹部を設け、半導体素子１の側面部に凸部を
設けてもよい。つまり、アイランド３に形成したくぼみ
穴４に半導体素子１を挿入しつつ回転させ、半導体素子
１とくぼみ穴４の側面どうしを係合できる構成であれば
どのような形態でも構わない。
【００２２】
【発明の効果】以上説明したように、本発明は、半導体
素子を挿入可能なくぼみ穴が形成された板面と、該くぼ
み穴の側面に設けられた、前記半導体素子の側面の一部
と係合可能な係合部とを有するリードフレームを用いた
ことにより、アイランドの面積が縮小してもアイランド
と半導体素子の固着力を低下させず、アイランドと半導
体素子が剥がれることが防止できる。
【００２３】さらに、リードフレームのくぼみ穴に半導
体素子を挿入して回転させることにより、くぼみ穴の側
面の係合部と半導体素子の側面の一部を係合させている
ので、装置の組立てが簡単である。
【図面の簡単な説明】
【図１】本発明の一つの実施形態による半導体装置を示
した平面図である。
【図２】図１のＸ−Ｘ’線に沿った断面図である。
【図３】図１の半導体装置に適用したリードフレームの
構造を示し、（ａ）は平面図、（ｂ）は（ａ）のＸ−
Ｘ’に沿った断面図、（ｃ）は（ａ）のＹ−Ｙ’線に沿
った断面図である。
【図４】図１に示した半導体装置のリードフレームのく
ぼみ穴と凸部の形成に用いたエッチング処理を示す工程
図である。
【図５】本発明の一つの実施形態による半導体装置を製
造する工程を示すもので、リードフレームのくぼみ穴の
凸部に沿った断面を見た図である。
【図６】図５（ｃ）で示した工程におけるリードフレー
ムの平面図である。
【図７】図１に示した形態例のアイランドのくぼみ穴の
側面部の凸部と係合させる凹部を半導体素子の側面部に
形成する方法を示す図である。
【図８】従来の半導体装置の一例を示す断面図である。
【符号の説明】
１ 半導体素子 ２ リードフレーム ３ アイランド ４ くぼみ穴 ５ 凸部 ６ 接着剤 ７ 凹部 ８ グラインダー ９ レジスト １０ エッチングマスク １１ 紫外線

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を挿入可能なくぼみ穴が形成
    された板面と、該くぼみ穴の側面に設けられた、前記半
    導体素子の側面の一部と係合する係合部とを有する半導
    体装置用リードフレーム。
  2. 【請求項２】 前記くぼみ穴の係合部は、前記くぼみ穴
    に前記半導体素子を挿入し回転させた時に前記半導体素
    子の側面の一部と係合する請求項１に記載の半導体装置
    用のリードフレーム。
  3. 【請求項３】 半導体素子を挿入可能なくぼみ穴が形成
    された板面と、該くぼみ穴の側面に設けられた、前記半
    導体素子の側面の一部と係合する係合部とを有するリー
    ドフレームを用いた半導体装置。
  4. 【請求項４】 前記くぼみ穴の係合部は、前記くぼみ穴
    に前記半導体素子を挿入し回転させた時に前記半導体素
    子の側面の一部と係合する請求項３に記載の半導体装
    置。
  5. 【請求項５】 前記くぼみ穴の係合部と前記半導体素子
    の側面の一部とは、互いに係合する凹部と凸部から構成
    されている請求項４に記載の半導体装置。
  6. 【請求項６】 半導体素子を挿入可能なくぼみ穴が形成
    された板面と、該くぼみ穴の側面に設けられた、前記半
    導体素子の側面の一部と係合可能な係合部とを有するリ
    ードフレームを準備する段階と、 前記リードフレームのくぼみ穴に半導体素子を挿入して
    回転させることにより、前記くぼみ穴の側面の係合部に
    前記半導体素子の側面の一部を係合させる段階とを含む
    半導体装置の製造方法。
  7. 【請求項７】 前記くぼみ穴と前記係合部をハーフエッ
    チングにより作製する請求項６に記載の半導体装置の製
    造方法。
JP02230299A 1999-01-29 1999-01-29 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法 Expired - Fee Related JP3157802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02230299A JP3157802B2 (ja) 1999-01-29 1999-01-29 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02230299A JP3157802B2 (ja) 1999-01-29 1999-01-29 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000223640A true JP2000223640A (ja) 2000-08-11
JP3157802B2 JP3157802B2 (ja) 2001-04-16

Family

ID=12078961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02230299A Expired - Fee Related JP3157802B2 (ja) 1999-01-29 1999-01-29 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3157802B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
CN111916420A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置
CN111916420A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 半导体装置及其制造方法
JP2020184578A (ja) * 2019-05-08 2020-11-12 三菱電機株式会社 半導体装置およびその製造方法
JP7090579B2 (ja) 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3157802B2 (ja) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
JPH098205A (ja) 樹脂封止型半導体装置
JP3968788B2 (ja) 半導体装置及びフィルムキャリアテープの製造方法
JP2003046023A (ja) めっき引込線がない印刷回路基板の製造方法
JP3157802B2 (ja) 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JP3220105B2 (ja) 半導体装置用ヒートスプレッダと半導体装置用パッケージ
JPS6052050A (ja) リ−ドフレ−ムの製造方法
JP2002110888A (ja) アイランド露出型半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2937111B2 (ja) 半導体装置とその製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
JPH05283412A (ja) 半導体装置，およびその製造方法
JP2000328264A (ja) エッチング部品の製造方法
JP2001358253A (ja) Ｂｇａ型半導体装置
JP2897911B2 (ja) 半導体パッケージ
KR100187723B1 (ko) 리드온칩(leadonchip)형반도체칩패키지의리드프레임제조방법
JP2001358258A (ja) Ｂｇａ型半導体装置
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP2674513B2 (ja) フォトカプラ
JP2739797B2 (ja) Ｔａｂ型半導体装置
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH11311577A (ja) 半導体圧力センサ用台座の製造方法
JPH08340072A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees