CN111916420A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111916420A
CN111916420A CN202010363436.2A CN202010363436A CN111916420A CN 111916420 A CN111916420 A CN 111916420A CN 202010363436 A CN202010363436 A CN 202010363436A CN 111916420 A CN111916420 A CN 111916420A
Authority
CN
China
Prior art keywords
frame portion
semiconductor element
frame
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010363436.2A
Other languages
English (en)
Inventor
山口英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111916420A publication Critical patent/CN111916420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及半导体装置及其制造方法。目的在于提供抑制毛细管的前端与半导体元件的接合面的单侧接触，提高半导体元件与导线之间的接合性的技术。半导体装置具有半导体元件(5、6、7)和引线框。引线框具有：框部(2a)，其搭载有半导体元件(5)；以及框部(3a、3b)，其搭载有半导体元件(6、7)，并且，框部(2a)位于第1高度，框部(3a、3b)位于比第1高度低的第2高度。框部(3a、3b)的上表面相对于框部(2a)的上表面而倾斜。

Description

半导体装置及其制造方法
技术领域
本发明涉及在具有台阶的引线框搭载多个半导体元件，使在键合头安装的毛细管的前端与多个半导体元件的导线键合区域接触而进行导线键合的半导体装置及其制造方法。
背景技术
就功率半导体装置而言，为了对多个半导体元件间进行配线，采用下述方法，即，使用金导线、银导线、铜导线或铝导线，一边加热一边施加超声波而进行接合。通过安装有毛细管的键合头的圆弧动作而进行导线键合。
例如，在专利文献1中公开了如下技术：通过将在没有台阶的引线框等基板搭载的半导体元件以倾斜的状态进行配置，从而避免毛细管与导线键合区域的接触，不会对导线键合区域下的集成电路造成裂纹等损伤。
专利文献1：日本特开2004-14637号公报
就具有台阶的引线框而言，按照在上侧部分搭载的半导体元件、在下侧部分搭载的半导体元件的顺序进行导线键合，键合头的从在上侧部分搭载的半导体元件向在下侧部分搭载的半导体元件的高度对应量的移动是通过圆弧动作而进行的。
在搭载于上侧部分和下侧部分的半导体元件配置于水平面的情况下，对于在上侧部分搭载的半导体元件，毛细管的前端与作为接合面的导线键合区域垂直地接触，但对于在下侧部分搭载的半导体元件，由于毛细管倾斜，因此毛细管的前端与导线键合区域单侧接触。因此，存在以下问题，即，对于在下侧部分搭载的半导体元件，接合能量不能适当地传递至接合面，半导体元件与导线之间的接合性下降。
另外，就专利文献1所记载的技术而言，没有设想以下情况，即，以使第1半导体芯片侧的第2半导体芯片的导线键合区域的高度位置高于第1半导体芯片的导线键合区域的高度位置的方式，通过粘接材料而将第2半导体芯片倾斜地搭载于基板之上，在具有台阶的引线框搭载第1、第2半导体芯片。
发明内容
因此，本发明的目的在于提供抑制毛细管的前端与半导体元件的接合面的单侧接触，提高半导体元件与导线之间的接合性的技术。
本发明涉及的半导体装置具有：第1半导体元件及第2半导体元件；以及引线框，其具有第1框部和第2框部，该第1框部搭载有所述第1半导体元件，该第2框部搭载有所述第2半导体元件，并且，所述第1框部位于第1高度，所述第2框部位于比所述第1高度低的第2高度，所述第2框部的上表面相对于所述第1框部的上表面而倾斜。
发明的效果
根据本发明，能够抑制毛细管的前端与第2半导体元件的接合面的单侧接触。由此，容易向第2半导体元件的接合面传递接合能量，因此能够提高第2半导体元件与导线之间的接合性。
附图说明
图1是实施方式1涉及的半导体装置的剖面示意图。
图2是表示对第1框部之上的第1半导体元件进行导线键合时的键合头与第1框部的位置关系的剖面示意图。
图3是表示对第2框部之上的第2半导体元件进行导线键合时的键合头与第2框部的位置关系的剖面示意图。
图4是实施方式1的半导体装置，是在发生了第2半导体元件的位置偏移和在第2半导体元件的表面附着焊料的状态下的第2框部及其周边的剖面示意图。
图5是实施方式2涉及的半导体装置所具有的第2框部及其周边的剖面示意图。
图6是在发生了向实施方式2涉及的半导体装置所具有的第2半导体元件的表面的焊料爬升的情况下的第2框部及其周边的剖面示意图。
图7是实施方式3涉及的半导体装置所具有的第2框部及其周边的剖面示意图。
图8是在实施方式3涉及的半导体装置中发生了焊料流动的情况下的第2框部及其周边的剖面示意图。
图9是实施方式4涉及的半导体装置所具有的第2框部及其周边的剖面示意图。
标号的说明
1第1引线框，2第2引线框，2a框部，3第3引线框，3a、3b框部，3f搭载部，5、6、7半导体元件，13键合头，14毛细管，15凸起部，16槽，17Ag镀层。
具体实施方式
＜实施方式1＞
以下，使用附图对本发明的实施方式1进行说明。图1是实施方式1涉及的半导体装置的剖面示意图。
如图1所示，半导体装置具有半导体元件5、6、7、第1引线框1、第2引线框2、第3引线框3、散热板11、绝缘层12及封装材料10。
第2引线框2相对于第1引线框1而在相同的高度位置以在横向上分离的状态配置。半导体元件5经由焊料4而搭载于第2引线框2的框部2a。第2引线框2的框部2a位于第1高度，框部2a的上表面为水平面。
这里，框部2a是第2引线框2的搭载半导体元件5的部分及其周边。框部2a相当于第1框部，半导体元件5相当于第1半导体元件。
第3引线框3相对于第2引线框2以在横向上分离的状态配置。半导体元件6经由焊料4而搭载于第3引线框3的框部3a。半导体元件7经由焊料4而搭载于第3引线框3的框部3b。
框部3a、3b隔着绝缘层12而配置于散热板11。框部3a、3b位于比第1高度低的第2高度。框部3a、3b的上表面是相对于框部2a的上表面而倾斜的倾斜面。具体地说，框部3a、3b的上表面是从框部2a侧至与框部2a相反侧而从上方向下方倾斜的倾斜面。因此，相对于框部3a、3b的与框部2a相反侧的各自的端部，在与这些端部相邻的位置形成有台阶3d、3e。此外，台阶3d由框部3b的框部2a侧的端部形成，台阶3e形成于第3引线框3的框部3c的内侧的端部。
另外，框部3a、3b的下表面是水平面。这样，并不是框部3a、3b整体倾斜，而仅在框部3a、3b的上表面形成倾斜面，由此能够使在框部3a、3b的下侧配置的绝缘层12的厚度均一。
这里，框部3a是第3引线框3的搭载半导体元件6的部分及其周边，框部3b是第3引线框3的搭载半导体元件7的部分及其周边。框部3a、3b相当于第2框部，半导体元件6、7相当于第2半导体元件。另外，第1引线框1、第2引线框2及第3引线框3相当于具有第1框部和第2框部的引线框。
第1引线框1与半导体元件5由导线8a连接，半导体元件5与半导体元件6由导线8b连接。半导体元件6、半导体元件7、第3引线框3由导线9连接。此外，导线8a、8b、9是金导线、银导线、铜导线或铝导线。
封装材料10由树脂构成，将半导体元件5、6、7、第1引线框1的除了一端部以外的部分、第2引线框2、第3引线框3的除了一端部以外的部分、绝缘层12以及散热板11的除了底面以外的部分覆盖，对它们进行保护。
接下来，使用图2和图3，对半导体装置的制造方法中的导线键合进行说明。图2是表示对框部2a之上的半导体元件5进行导线键合时的键合头13与框部2a的位置关系的剖面示意图。图3是表示对框部3b之上的半导体元件7进行导线键合时的键合头13与框部3b的位置关系的剖面示意图。
如图2所示，键合头13以使键合头13的中心轴与框部2a的上表面平行的方式配置。安装于键合头13的由氧化铝构成的毛细管14的前端与半导体元件5的键合焊盘等导线键合区域垂直地接触，由此对半导体元件5进行导线键合。
接下来，键合头13从图2所示的位置向图3所示的位置通过圆弧动作而移动。因此，键合头13以及毛细管14成为相对于框部2a的上表面而倾斜的状态，但框部3b的上表面相对于框部2a的上表面而倾斜，如图3所示，键合头13以使键合头13的中心轴与框部3b的上表面平行的方式配置。
毛细管14的前端与半导体元件7的导线键合区域垂直地接触，由此对半导体元件7进行导线键合。在进行导线键合时，毛细管14的前端与接合面即导线键合区域垂直地接触，由此，容易向接合面传递接合能量。对于半导体元件6，也通过与半导体元件7相同的方法而进行导线键合，因此省略说明。
此外，对第1框即框部2a形成于第2引线框2，第2框即框部3a、3b形成于第3引线框3的情况进行了说明，但框部2a以及框部3a、3b也可以都形成于第2引线框2或第3引线框3。
另外，毛细管14也可以由在氧化铝中添加了氧化锆的材料形成。并且，毛细管14的前端也可以进行抛光精加工或者磨砂精加工。
如上所述，实施方式1涉及的半导体装置具有：半导体元件5、6、7；以及引线框，该引线框具有框部2a和框部3a、3b，该框部2a搭载有半导体元件5，该框部3a、3b搭载有半导体元件6、7，并且，框部2a位于第1高度，框部3a、3b位于比第1高度低的第2高度，框部3a、3b的上表面相对于框部2a的上表面而倾斜。
另外，实施方式1涉及的半导体装置的制造方法具有：工序(a)，以使键合头13的中心轴与框部2a的上表面平行的方式配置键合头13，使在键合头13安装的毛细管14的前端与半导体元件5的导线键合区域垂直地接触；以及工序(b)，以使键合头13的中心轴与框部3a、3b的上表面平行的方式配置键合头13，使毛细管14的前端与半导体元件6、7的导线键合区域垂直地接触，键合头13的从工序(a)向工序(b)的高度对应量的移动是通过圆弧动作而进行的。
因此，能够抑制毛细管14的前端与半导体元件6、7的接合面的单侧接触。由此，容易向半导体元件6、7的接合面传递接合能量，因此，能够提高半导体元件6、7与导线9之间的接合性。由此，能够实现半导体装置的耐久性的提高和成品率的提高。
＜实施方式2＞
接下来，对实施方式2涉及的半导体装置进行说明。图4是实施方式1涉及的半导体装置，是在发生了半导体元件7的位置偏移和在半导体元件7的表面附着焊料的状态下的框部3b及其周边的剖面示意图。图5是实施方式2涉及的半导体装置所具有的框部3b及其周边的剖面示意图。此外，在实施方式2中，对与在实施方式1中说明的结构要素相同的结构要素标注相同的标号，省略说明。
首先，简单说明在实施方式1涉及的半导体装置中可能产生的问题。如图4所示，由于搭载半导体元件7的框部3b的上表面是倾斜面，因此相对于框部3b的与框部2a相反侧的端部，在与该端部相邻的位置形成有台阶3e。因此，存在以下可能性，即，在半导体元件7的芯片键合之后，发生焊料流动，从而半导体元件7发生位置偏移，或者进一步伴随着位置偏移而从台阶3e挤出的焊料4a附着于半导体元件7的表面。实施方式2就是解决这样的课题的实施方式。
如图5所示，在实施方式2中，在框部3b的与框部2a相反侧的端部形成有与框部3b的框部2a侧的上表面相比更向上方凸出的台阶3e。在台阶3e的上端部形成有向半导体元件7侧凸出的凸起部15。通过使凸起部15的前端抵接于半导体元件7的与框部2a相反侧的端部，从而凸起部15支撑半导体元件7。
如上所述，就实施方式2涉及的半导体装置而言，框部3b的上表面从框部2a侧至与框部2a相反侧而从上方向下方倾斜，相对于框部3b的与框部2a相反侧的端部，在与该端部相邻的位置形成有台阶3e和凸起部15，该台阶3e与框部2a侧的上表面相比更向上方凸出，该凸起部15从台阶3e的上端部向半导体元件7侧凸出，对半导体元件7进行支撑。
因此，通过凸起部15能够抑制由于发生焊料流动而使半导体元件7发生位置偏移，或者在半导体元件7的表面附着焊料4a。
在实施方式2中，对在框部3b形成有凸起部15的情况进行了说明，但也可以在框部3a也形成有凸起部15。在这种情况下，得到与上述相同的效果。
＜实施方式3＞
接下来，对实施方式3涉及的半导体装置进行说明。图6是在发生了向实施方式2涉及的半导体装置所具有的半导体元件7的表面的焊料爬升的情况下的框部3b及其周边的剖面示意图。图7是实施方式3涉及的半导体装置所具有的框部3b及其周边的剖面示意图。此外，在实施方式3中，对与在实施方式1、2中说明的结构要素相同的结构要素标注相同的标号，省略说明。
首先，简单说明在实施方式2涉及的半导体装置中可能产生的问题。如图6所示，由于在框部3b的与框部2a相反侧的端部形成有台阶3e和凸起部15，因此在半导体元件7的芯片键合之后，焊料4a有可能顺着台阶3e和凸起部15而向半导体元件7的表面侧爬升。实施方式3就是解决这样的课题的实施方式。
如图7所示，在实施方式3中，在框部3b的台阶3e的尾端部的周边形成有V字状的槽16。槽16形成于框部3b的凸起部15的下侧，槽16的开口侧比槽16的里侧宽。
如上所述，就实施方式3涉及的半导体装置而言，由于在框部3b的台阶3e的尾端部的周边形成有V字状的槽16，因此在接合半导体元件7时槽16作为被挤出的焊料4a的焊料储留部而起作用。由此，能够抑制在半导体元件7的芯片键合之后焊料4a顺着台阶3e和凸起部15而向半导体元件7的表面侧爬升。
在实施方式3中，对在框部3b形成有槽16的情况进行了说明，但也可以在框部3a同样地与凸起部15一起形成有槽16。在这种情况下，得到与上述相同的效果。
＜实施方式4＞
接下来，对实施方式4涉及的半导体装置进行说明。图8是在实施方式3涉及的半导体装置中发生了焊料流动的情况下的框部3b及其周边的剖面示意图。图9是实施方式4涉及的半导体装置所具有的框部3b及其周边的剖面示意图。此外，在实施方式4中，对与在实施方式1～3中说明的结构要素相同的结构要素标注相同的标号，省略说明。
首先，简单说明在实施方式3的半导体装置中可能产生的问题。如图8所示，由于在框部3b的凸起部15的尾端部的周边形成有V字状的槽16，因此在接合半导体元件7时，被挤出的焊料4a流入槽16，由此存在下述可能性，即，半导体元件7的下表面处的焊料4不足。实施方式4就是解决这样的课题的实施方式。
如图9所示，在实施方式4中，在框部3b的上表面的搭载半导体元件7的搭载部3f形成有Ag镀层17，该Ag镀层17具有比半导体元件7的俯视轮廓大0.1mm以上0.3mm以下的尺寸。Ag镀层17是以通过在框部3b的上表面使材质及表面性状变化而降低焊料的润湿性为目的而形成的。在Ag镀层17的上表面经由焊料4而接合半导体元件7。
如上所述，就实施方式4涉及的半导体装置而言，在框部3b的上表面的搭载半导体元件7的搭载部3f形成有Ag镀层17，该Ag镀层17具有比半导体元件7的俯视轮廓大0.1mm以上0.3mm以下的尺寸。
因此，通过使框部3b的上表面的焊料4的润湿性降低，从而能够一同抑制半导体元件7的位置偏移以及由于焊料流动而使半导体元件7的下表面处的焊料4不足。
在实施方式4中，对在框部3b形成有Ag镀层17的情况进行了说明，但也可以在框部3a同样地与凸起部15以及槽16一起形成有Ag镀层17。在这种情况下，得到与上述相同的效果。
此外，本发明能够在其发明的范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。

Claims (5)

1.一种半导体装置，其具有：
第1半导体元件及第2半导体元件；以及
引线框，其具有第1框部和第2框部，该第1框部搭载有所述第1半导体元件，该第2框部搭载有所述第2半导体元件，并且，所述第1框部位于第1高度，所述第2框部位于比所述第1高度低的第2高度，
所述第2框部的上表面相对于所述第1框部的上表面而倾斜。
2.根据权利要求1所述的半导体装置，其中，
所述第2框部的所述上表面从所述第1框部侧至与所述第1框部相反侧而从上方向下方倾斜，
相对于所述第2框部的与所述第1框部相反侧的端部，在与该端部相邻的位置形成有：
与所述第1框部侧的上表面相比更向上方凸出的台阶；以及
凸起部，其从所述台阶的上端部向所述第2半导体元件侧凸出，支撑所述第2半导体元件。
3.根据权利要求2所述的半导体装置，其中，
在所述第2框部的所述台阶的尾端部的周边形成有V字状的槽。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
在所述第2框部的所述上表面的搭载所述第2半导体元件的搭载部形成有Ag镀层，该Ag镀层具有比所述第2半导体元件的俯视轮廓大0.1mm以上0.3mm以下的尺寸。
5.一种半导体装置的制造方法，其对权利要求1至4中任一项所述的半导体装置进行制造，
该半导体装置的制造方法具有：
工序(a)，以使键合头的中心轴与所述第1框部的上表面平行的方式配置所述键合头，使在所述键合头安装的毛细管的前端与所述第1半导体元件的导线键合区域垂直地接触；以及
工序(b)，以使所述键合头的中心轴与所述第2框部的上表面平行的方式配置所述键合头，使所述毛细管的前端与所述第2半导体元件的导线键合区域垂直地接触，
所述键合头的从所述工序(a)向所述工序(b)的高度对应量的移动是通过圆弧动作而进行的。
CN202010363436.2A 2019-05-08 2020-04-30 半导体装置及其制造方法 Pending CN111916420A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-088315 2019-05-08
JP2019088315A JP7090579B2 (ja) 2019-05-08 2019-05-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN111916420A true CN111916420A (zh) 2020-11-10

Family

ID=73044247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010363436.2A Pending CN111916420A (zh) 2019-05-08 2020-04-30 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP7090579B2 (zh)
CN (1) CN111916420A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379651U (zh) * 1986-11-12 1988-05-26
JPH0474460U (zh) * 1990-11-09 1992-06-30
JP2000223640A (ja) * 1999-01-29 2000-08-11 Nec Kyushu Ltd 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JP2003347347A (ja) * 2002-05-29 2003-12-05 Sharp Corp ワイヤボンディング装置およびワイヤボンディング方法
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2011077211A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ
JP2015043380A (ja) * 2013-08-26 2015-03-05 富士電機株式会社 半導体装置
CN108604583A (zh) * 2016-02-08 2018-09-28 三菱电机株式会社 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136684A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 光電子装置およびその製造方法ならびにその方法に用いるリ−ドフレ−ム
JPH0729944A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp ワイヤボンダ装置及びそのベースボンドレベル検出方法
JPH09260577A (ja) * 1996-03-25 1997-10-03 Iwate Toshiba Electron Kk リードフレーム及び半導体装置及びその製造方法
JP2007258433A (ja) * 2006-03-23 2007-10-04 Sharp Corp 半導体装置およびその製造方法、並びに、電子機器
JP2009141068A (ja) * 2007-12-05 2009-06-25 Panasonic Corp 半導体装置
CN101788110A (zh) * 2009-01-23 2010-07-28 财团法人工业技术研究院 发光二极管照明模块与封装方法
WO2014065124A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 半導体装置および電子機器
JP6634117B2 (ja) * 2013-04-16 2020-01-22 ローム株式会社 半導体装置
JP2015032802A (ja) * 2013-08-07 2015-02-16 三菱電機株式会社 半導体装置
JP6195019B2 (ja) * 2014-05-12 2017-09-13 三菱電機株式会社 電力用半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379651U (zh) * 1986-11-12 1988-05-26
JPH0474460U (zh) * 1990-11-09 1992-06-30
JP2000223640A (ja) * 1999-01-29 2000-08-11 Nec Kyushu Ltd 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JP2003347347A (ja) * 2002-05-29 2003-12-05 Sharp Corp ワイヤボンディング装置およびワイヤボンディング方法
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2011077211A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ
JP2015043380A (ja) * 2013-08-26 2015-03-05 富士電機株式会社 半導体装置
CN108604583A (zh) * 2016-02-08 2018-09-28 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2020184578A (ja) 2020-11-12
JP7090579B2 (ja) 2022-06-24

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US8102035B2 (en) Method of manufacturing a semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
TWI639214B (zh) Semiconductor device and method of manufacturing the same
US20110244633A1 (en) Package assembly for semiconductor devices
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US20200321261A1 (en) Semiconductor package
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
CN104347549A (zh) 半导体器件及其制造方法
JP5008832B2 (ja) 半導体装置及び半導体装置の製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2015015477A (ja) 半導体装置
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
CN111916420A (zh) 半导体装置及其制造方法
JP2014187308A (ja) 半導体装置の製造方法
JP2008166621A (ja) 半導体装置およびその製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
CN116936514A (zh) 一种新型ic倒装封装结构
JP4601656B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4597118B2 (ja) 半導体装置の製造方法
JP4079866B2 (ja) リードフレームとそれを用いる樹脂封止型半導体装置
JP2012023204A (ja) 半導体装置およびその製造方法
KR101491258B1 (ko) 리드 프레임의 제조방법
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构
CN112928033A (zh) 半导体裸片和夹用不同的连接方法制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination