JPH09260577A - リードフレーム及び半導体装置及びその製造方法 - Google Patents

リードフレーム及び半導体装置及びその製造方法

Info

Publication number
JPH09260577A
JPH09260577A JP8068322A JP6832296A JPH09260577A JP H09260577 A JPH09260577 A JP H09260577A JP 8068322 A JP8068322 A JP 8068322A JP 6832296 A JP6832296 A JP 6832296A JP H09260577 A JPH09260577 A JP H09260577A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
fixing
fixed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8068322A
Other languages
English (en)
Inventor
Nobuhiro Koyakata
信博 古館
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP8068322A priority Critical patent/JPH09260577A/ja
Publication of JPH09260577A publication Critical patent/JPH09260577A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】量産に適したリードフレーム、信頼性の高い低
コストで薄型な半導体装置、歩留まりが低下しないその
製造方法を提供することを目的としている。 【解決手段】本発明の半導体装置は、一端がリードフレ
ーム３の半導体チップ１を搭載する面の周囲に固定さ
れ、他端が半導体チップ１を搭載する領域にあって可動
であり、弾性を有する板状に形成された固定ピン７を備
えたリードフレーム３と、固定ピン７によって周囲が固
定された半導体チップ１とを備えている。また、本発明
の半導体装置の製造方法は、固定ピン７が半導体チップ
搭載面に直角な方向に押し広げられ、その後、前記半導
体チップ１が固定ピン７とリードフレーム３との間及び
前記固定ピン同士の間のいずれか一方に挿入され、半導
体チップ１の周囲が挟まれて固定されることを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、リードフレーム
及び半導体装置及びその製造方法に係り、特に製造の際
のダイボンディングによる固定の改良に関する。
【０００２】
【従来の技術】最近の半導体装置の組み立て製造におい
て、半導体チップをリードフレームに搭載し、その固定
のための接合剤として樹脂、エポキシ樹脂、エポキシ樹
脂に銀（Ａｇ）を含有した樹脂を用いる接合法が知られ
ている。また、ハンダ、ガラス等を用いる接合法もあ
る。
【０００３】図６は、従来の半導体装置におけるパッケ
ージへの封止前の状態を示す平面図である。図７は、図
６のＡーＡ線に沿った断面図である。図６に示すよう
に、半導体チップ１がリードフレーム３上に搭載されて
いる。半導体チップ１とリードフレーム３とは、図７に
示すように、接合剤２によって固定されている。また、
リードフレーム上のリード３ａと図示せぬ半導体チップ
１上のパッドとがワイヤ５でボンディングされる。特に
説明はしないが、この工程の後、半導体チップ１、リー
ドフレーム３、ワイヤ５はパッケージに封止される。
【０００４】しかしながら、上記のような構成では、下
記のような問題がある。上記の半導体チップの接合方法
の場合、接合剤２の塗布の状態が半導体チップ１の耐圧
環境信頼性に影響していた。すなわち、図８（ａ）に示
すように、接合剤２内部に気泡４が混入すると、図８
（ｂ）に示すように、例えば封止工程で熱負荷が加わっ
た時に、その気泡４ａが膨脹し、半導体チップ１ａの破
壊が起こるという問題がある。
【０００５】また、図９（ａ）に示すように、接合剤の
塗布時のバラツキによって、接合剤２ａの厚さが均一に
ならなと、図９（ｂ）に示すように、半導体チップ１が
リードフレーム３上に傾斜して固定される。このため、
その後のワイヤボンディングの工程で、ワイヤの接続不
良６が発生するという問題がある。
【０００６】また、図１０（ａ）（ｂ）に示すように、
封止工程等の工程で熱負荷が加わった場合、リードフレ
ーム３と半導体チップ１の熱膨張係数の差によって、半
導体チップ１ａの破壊が起こるという問題がある。
【０００７】
【発明が解決しようとする課題】上記のように従来のリ
ードフレーム及び半導体装置及びその製造方法において
は、ダイボンディングのための接合剤に起因する半導体
チップの破壊、ワイヤボンディングの接続不良が生じる
という問題があった。さらに、これらの問題によって、
半導体装置の歩留まりが低下し、半導体装置のコストが
上昇するという問題があった。
【０００８】この発明の目的は、下記のリードフレーム
及び半導体装置及びその製造方法を提供することにあ
る。 （ａ）量産に適したリードフレーム。 （ｂ）半導体チップの破壊及びボンディング時の接続不
良がなくて信頼性の高い、固定位置の精度の高い、低コ
ストで、薄型な半導体装置。 （ｃ）及び歩留まりが低下しないその製造方法。
【０００９】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、この発明のリードフレーム及び半導体
装置及びその製造方法においては以下の手段を講じた。 （１）請求項１に記載した本発明のリードフレームは、
半導体チップを搭載し、前記半導体チップの信号を外部
に導出するリードを有するリードフレーム本体を備えて
いる。前記リードフレーム本体の半導体チップ搭載面上
の半導体チップが搭載される範囲の境界付近に設けら
れ、半導体チップを固定する少なくとも二つの固定部を
備えている。
【００１０】上記本発明のリードフレームにおいては、
前記リードフレームが備えた前記固定部を用いて前記半
導体チップの固定を行うので、量産に適する構造となっ
ている。また、前記半導体チップの固定位置がずれず、
その精度を高くでき、また前記半導体チップの破壊及び
接続不良を防止できる。
【００１１】また、請求項２に示すように、前記固定部
は、一端が前記リードフレーム本体の半導体チップ搭載
面の周囲に固定され、他端が前記半導体チップを搭載す
る範囲内にあって可動であり、弾性を有している。
【００１２】上記本発明のリードフレームにおいては、
前記リードフレームが備えた前記固定部を用いて前記半
導体チップの固定を行うので、接合剤等の部材が不要で
ある。つまり、製造の際の部品及び材料の点数が少なく
なり、量産に適する構造となっている。また、前記半導
体チップの固定位置がずれず、その精度を高くでき、ま
た前記半導体チップの破壊及び接続不良を防止できる。
また、コストを低減できる。 （２）請求項３に記載した本発明の半導体装置は、半導
体チップを搭載し、前記半導体チップの信号を外部に導
出するリードを有するリードフレーム本体と、前記リー
ドフレーム本体の半導体チップ搭載面上の半導体チップ
が搭載される範囲の境界付近に設けられ、半導体チップ
を固定する少なくとも二つの固定部とを有するリードフ
レームを備えている。前記固定部によって前記リードフ
レームに固定された半導体チップを備えている。
【００１３】上記本発明の半導体装置においては、前記
半導体チップと前記リードフレームとは固定部によって
固定されるので、量産に適している。また、前記半導体
チップの破壊、または前記半導体チップが傾いて固定さ
れることが起こらないので、半導体チップの固定位置の
精度が向上する。さらに、ワイヤボンディング時に接続
不良が起りにくく信頼性が向上する。
【００１４】また、請求項４に示すように、前記固定部
は、一端が前記リードフレーム本体の半導体チップを搭
載する面の周囲に固定され、他端が前記半導体チップを
搭載する範囲内にあって可動であり、弾性を有してい
る。
【００１５】上記本発明の半導体装置においては、前記
半導体チップと前記リードフレームの固定に接合剤を用
いないので、コストが低減される。また、前記半導体チ
ップの破壊、または前記半導体チップが傾いて固定され
ることが起こらないので、半導体チップの固定位置の精
度が向上する。さらに、ワイヤボンディング時に接続不
良が起りにくく信頼性が向上する。さらに、薄型で低熱
抵抗となる。
【００１６】また、請求項５に示すように、前記固定部
は、前記リードフレームの前記半導体チップ搭載面に平
行にその面の周囲にその前記一端が固定されて設けられ
ている。さらに、前記半導体チップは前記固定部と前記
リードフレーム本体との間に挿入され、前記固定部の前
記他端が折り曲げられることによって前記半導体チップ
の周囲が圧着されて固定されている。
【００１７】上記本発明の半導体装置においては、前記
半導体チップはその周囲において前記固定部と前記リー
ドフレームとの間に圧着されるので、精度良く確実に固
定される。また、前記リードフレームと前記半導体チッ
プとの間に隙間ができにくい。
【００１８】また、請求項６に示すように、前記リード
フレーム本体は、前記半導体チップの厚さより浅い前記
半導体チップを収容する凹部を有している。前記固定部
は、前記リードフレームから前記凹部に前記他端が突出
して配置され、及び前記半導体チップを挟んで向かい合
った前記固定部の前記他端の間隔が前記半導体チップの
幅より狭く形成されている。さらに、前記半導体チップ
は、前記凹部に収容されると共に向かい合った前記固定
部の間に挿入されることによって、前記半導体チップが
その側面で挟持されている。
【００１９】上記本発明の半導体装置においては、前記
半導体チップの側面を前記固定部で挟持するので、前記
半導体チップ上の配線と前記固定部との接触が起こり得
ず、従って、配線のパターンの設計等に影響を与えるこ
とがない。
【００２０】また、請求項７に示すように、前記固定部
は、前記半導体チップを挟み向かい合って設けられてい
る。さらに、前記半導体チップは、曲げられた前記固定
部同士の間に挿入されることにより向かい合った前記固
定部の復元力によって、前記半導体チップが挟まれて固
定されている。
【００２１】上記本発明の半導体装置においては、前記
固定部の復元力のみで前記半導体チップを圧着するの
で、前記半導体チップの固定がさらに容易になる。ま
た、請求項８に示すように、前記固定部は、バネ材及び
形状記憶合金のいずれか一方によって板状に形成され、
その一端が前記リードフレーム本体の前記半導体チップ
搭載面の周囲に溶接及び接着の少なくとも一方によって
固定されている。
【００２２】上記本発明の半導体装置においては、前記
固定部の材質を選択できるので、前記固定部の弾性によ
る復元力が最適化され、前記半導体チップに余分な力が
加わらず及び確実に固定され、信頼性が高くなる。 （３）請求項９に記載した本発明の半導体装置の製造方
法は、半導体チップを搭載し及び前記半導体チップの信
号を外部に導出するリードを有するするリードフレーム
の前記半導体チップ搭載面の周囲に一端が固定され、他
端が前記半導体チップを搭載する範囲内にあって可動で
あり、弾性を有する少なくとも二つの固定部を、前記リ
ードフームの半導体チップ搭載面に直角な方向に押し広
げる。そして、前記半導体チップを前記固定部と前記リ
ードフレームとの間及び前記固定部同士の間のいずれか
一方に挿入し、前記半導体チップの周囲を挟んで固定す
ることを特徴とする。
【００２３】上記本発明の半導体装置の製造方法におい
ては、接合剤を用いずに前記固定部の復元力によって前
記半導体チップを前記リードフレームに容易に固定する
ので、熱膨脹係数の影響を考慮する必要がない。従っ
て、変形が生じず、固定位置の精度及び半導体装置の信
頼性が向上する。また、歩留まりが低減し、従って製造
コストが低減される。
【００２４】請求項１０に記載した本発明の半導体装置
の製造方法は、一端が半導体チップを搭載するリードフ
レームの前記半導体チップの周囲に固定され、他端が前
記半導体チップを搭載する範囲内にあって可動であり、
前記リードフレームの前記半導体チップ搭載面と平行に
形成された弾性を有する少なくとも二つの固定部を、前
記リードフレームの半導体チップ搭載面に直角な方向に
押し広げる。そして、前記半導体チップを前記固定部と
前記リードフレームとの間に挿入する。そして、前記固
定部の前記他端を折り曲げて前記半導体チップを圧着
し、前記半導体チップの周囲を固定することを特徴とす
る。
【００２５】上記本発明の半導体装置の製造方法におい
ては、接合剤を用いずに前記固定部によって前記半導体
チップを前記リードフレームに容易に確実に圧着するの
で、熱膨脹係数の影響を考慮する必要がない。従って、
変形が生じず、固定位置の精度及び半導体装置の信頼性
が向上する。また、歩留まりが低減し、従って製造コス
トが低減される。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。尚、図５〜図７と同一部分
には同一符号を付し、異なる部分についてのみ説明す
る。 （第１の実施の形態）図１は、本発明の第１の実施の形
態を説明する図で、図２（ｃ）のＢーＢ線に沿った断面
図である。図２（ａ）〜図２（ｃ）は、第１の実施の形
態の製造方法を説明する外観図である。
【００２７】図１に示すように、リードフレーム３はリ
ードフレーム本体とその四隅に設けられた固定部である
固定ピン７からなる。例えば、固定ピン７は、リードフ
レーム３をコの字型にくり貫き折り曲げることで容易に
形成される。リードフレーム３の外側の固定ピン７の一
端はリードフレーム本体につながっている。また、リー
ドフレーム３の内側の固定ピン７の他端は半導体チップ
１の搭載される範囲（以下、搭載領域と記す）内にあっ
て可動である。半導体チップ１は、くの字状に折り曲げ
た固定ピン７の他端とリードフレーム本体との間に挿入
され、かしめて、圧着されることによって固定される。
半導体チップ１の裏面１ｃとリードフレーム３とは密着
している。また、固定ピン７は四隅でなく、四辺それぞ
れに設けてもよい。
【００２８】次に、第１の実施の形態の製造方法を説明
する。図２（ａ）に示すように、固定ピン７とリードフ
レーム本体との間に半導体チップ１を挿入できるよう
に、矢印１０の方向にリードフレーム３の四隅に設けら
れた固定ピン７を持ち上げる。その後、図２（ｂ）に示
すように、矢印１１の方向に半導体チップ１を移動し搭
載する。つまり、固定ピン７によって半導体チップ１が
押さえられる。その後、図２（ｃ）に示すように、固定
ピン７の先端を折り曲げくの字状に変形させてかしめ、
圧着して固定する。尚、この固定の方法の前に固定ピン
７の先端をくの字状に曲げておいてもよい。
【００２９】上記の実施の形態においては、接合剤２を
用いないので、コストが低減される。また、接合剤２を
用いないので、図８（ｂ）、図１０（ｂ）に示すような
接合剤２に起因して発生する半導体チップ１ａの破壊が
起こらない。図９（ｂ）に示すような半導体チップ１が
傾いて固定されることがないので、ワイヤボンディング
時に接続不良が起こらない。従って、半導体装置の信頼
性が向上する。また、上記の実施の形態による半導体装
置は薄型で低熱抵抗となる。また、リードフレーム３と
半導体チップ１の間隔は極めて小さいので、固定ピンの
みで容易に半導体チップ１の高精度な位置決め、固定が
できる。特に、厚さ方向の固定精度が向上する。結局、
半導体装置全体のコストが低減し、品質、信頼性が向上
する。さらに、リードフレーム３に備えられた固定ピン
によって半導体チップ１が固定されるので、製造の際の
部品及び材料の点数が少なくなり、上記の実施の形態の
リードフレームは量産に適した構造となる。
【００３０】上記の実施の形態の製造方法においては、
接合剤２を用いないので、製造工程の部品点数が減る。
つまり、この製造方法は量産に適しており、またその製
造コストが低減される。また、熱膨張係数の影響が少な
いので、樹脂による封止工程で変形がほとんど起こら
ず、工程の条件の管理が容易になる。また、ワイヤボン
ディング時に接続不良が起こらず、上記の実施の形態の
信頼性が向上し、歩留まりが向上する。さらに、リード
フレーム３と半導体チップ１の間隔は極めて小さくなる
ので、固定ピンのみで容易に半導体チップ１の固定精
度、特に厚さ方向の固定精度が向上する。 （第２の実施の形態）図３（ａ）は第２の実施の形態を
説明する断面図である。図３（ｂ）（ｃ）は、それぞれ
第２の実施の形態の固定ピン７ｂ、７ｃを示す外観図で
ある。第２の実施の形態の基本的な構成は第１の実施の
形態と同じである。
【００３１】図３（ａ）に示すように、各辺に設けられ
た固定ピン７ａは半導体チップ１をその側面１ｄで挟持
している。この場合、半導体チップ１が弾性を有する固
定ピン７ａの復元力によって挟まれている。
【００３２】また、図３（ｂ）に示すように、固定ピン
７ｂはリードフレーム本体と別な材料であってもよい。
この場合、固定ピン７ｂとリードフレーム本体とが接合
部９で固定される。また、固定ピン７ｂはリードフレー
ム本体と同一の金属でなく、形状記憶合金、ばね材、ピ
アノ線材であってもよい。固定ピン７ｂとリードフレー
ム本体との接合手段には、溶接、接着剤による接着が考
えられる。
【００３３】また、図３（ｃ）に示すように、固定ピン
７ｃは、半導体チップ１の大きさに合わせて固定ピン７
ｃを９０度未満に折り曲げた構造７ｃであってもよい。
この場合、半導体チップ１がこの折り曲げた固定ピン７
の間に挿入され、その復元力によって固定される。
【００３４】次に第２の実施の形態の製造方法を説明す
る。第２の実施の形態である固定ピン７ａ、７ｂ、７ｃ
による半導体チップ１の固定の方法は同じである。ま
た、第１の実施の形態の製造方法の固定ピン７を持ち上
げ、及び半導体チップ１を搭載することは、第２の実施
の形態の製造方法に共通である。以下、固定ピン７ａを
例にとって説明する。
【００３５】向かい合った固定ピン７ａ同士の間に半導
体チップ１を挿入できるように、図２（ａ）に示す矢印
１０と同じ方向に固定ピン７ａを持ち上げる。その後、
図２（ｂ）の矢印１１と同じ方向に半導体チップ１を移
動し搭載する。つまり、固定ピン７ａの復元力によって
半導体チップ１の側面が押さえられ、半導体チップ１が
固定される。
【００３６】尚、上記のように、固定ピン７ｂに形状記
憶合金を用いる場合、固定ピン７ｂの変形は温度を変化
させて行われる。上記の実施の形態においては、接合剤
２を用いないので、コストが低減される。また、半導体
チップ１ａの破壊、ワイヤボンディング時の接続不良が
起こらない。従って、上記の実施の形態は薄型で低熱抵
抗となり、その信頼性が向上する。また、リードフレー
ム３と半導体チップ１の間隔は極めて小さいので、固定
ピンのみで容易に半導体チップ１の高精度な位置決め、
固定ができる。特に、厚さ方向の固定精度が向上する。
さらに、熱膨張係数の影響が少ないので、樹脂による封
止工程で変形による不良品がほとんど発生しない。一
方、固定ピン７ａ、７ｃ（固定ピン７ｂの場合、つまり
別の合金を用いる場合を含む）の場合、前記半導体チッ
プが側面で挟持されるので、半導体チップ１上の配線と
固定ピン７ａ、７ｃとの接触がなく、従って、配線のパ
ターンの設計に影響を与えることがない。さらに、固定
ピン７ｂの場合、前記固定ピン７ｂの材質を選択できる
ので、前記固定ピン７ｂの弾性による復元力が最適化さ
れ、半導体チップ１に余分な力が加わることがない。結
局、上記の実施の形態は、半導体装置全体のコスト低
減、品質向上、信頼性向上に大きく寄与する。さらに、
リードフレーム３に備えられた固定ピンによって半導体
チップ１が固定されるので、製造の際の部品及び材料の
点数が少なくなり、上記の実施の形態のリードフレーム
は量産に適した構造となっている。
【００３７】上記の実施の形態の製造方法においては、
接合剤２を用いないので、製造コストが低減される。ま
た、熱膨張係数の影響を考慮する必要がなく、またワイ
ヤボンディング時の接続不良が起こりにくい。従って、
上記の実施の形態の信頼性が向上し、歩留まりが向上す
る。さらに、固定ピンのみで容易に半導体チップ１の固
定精度、特に厚さ方向の固定精度が向上する。 （第３の実施の形態）図４（ａ）は第３の実施の形態の
固定ピン７ｄを示す外観図で、図４（ｂ）は、図５
（ｂ）のＣーＣ線に沿った断面図である。図５（ｂ）
（ｃ）は、第３の実施の形態の一部の外観図である。
【００３８】また、図４（ａ）（ｂ）に示すように、リ
ードフレーム３の半導体チップ１の搭載面を含む範囲に
凹部となる島状のアイランド８を形成する。アイランド
８の４辺とリードフレーム本体のアイランド以外の部分
とは固定部を介して固定されている。固定ピン７ｄはア
イランド８の固定部をコの字型にくり貫くことによって
形成される。このアイランド８の固定部分を折り曲げる
ことによって凹部が形成されている。
【００３９】また、図５（ａ）（ｂ）に示すように、半
導体チップ１の搭載領域、つまり凹部内に突き出た二つ
の固定ピン７ｄとの間に半導体チップ１をはめ込む。つ
まり、押し込まれた半導体チップ１の側面で位置決め、
固定が行われる。この場合、固定ピン７ｄの先端の間隔
は半導体チップ１の幅より狭くなっており、数十μｍ狭
いことが望ましい。図５（ａ）は、半導体チップ１の４
方向を固定ピンによって固定した場合を示し、図５
（ｂ）は、２方向を固定した場合を示している。２方向
の固定は、シングルインラインパッケージ（ＳＩＰ）、
デュアルインラインパッケージ（ＤＩＰ）、表面実装用
パッケージ（ＳＯＰ）、高密度表面実装用パッケージ
（ＳＯＪ）、千鳥足状のピン配置のパッケージ（ＺＩ
Ｐ）の場合に適している。
【００４０】第３の実施の形態の製造方法である固定ピ
ン７ｄによる半導体チップ１の固定の方法は、第２の実
施の形態の場合と同じである。つまり、向かい合った固
定ピン７ｄ同士の間に半導体チップ１を挿入できるよう
に、図２（ａ）に示す矢印１０と同じ方向に固定ピン７
ｄを持ち上げる。その後、図２（ｂ）の矢印１１と同じ
方向に半導体チップ１を移動し搭載する。つまり、固定
ピン７ｄによって半導体チップ１の側面が押さえられ、
半導体チップ１が固定される。
【００４１】上記の実施の形態においては、接合剤２を
用いないので、コストが低減される。また、半導体チッ
プ１ａの破壊、ワイヤボンディング時の接続不良が起こ
らない。従って、上記の実施の形態は薄型で低熱抵抗と
なり、その信頼性が向上する。また、リードフレーム３
と半導体チップ１の間隔は極めて小さいので、固定ピン
のみで容易に半導体チップ１の高精度な位置決め、固定
ができる。特に、厚さ方向の固定精度が向上する。さら
に、熱膨張係数の影響が少ないので、樹脂による封止工
程で変形による不良がほとんど発生しない。一方、固定
ピン７ｄの場合、前記半導体チップが側面で挟持される
ので、半導体チップ上の配線と固定ピン７ｄとの接触が
なく、従って、配線のパターンの設計に影響を与えるこ
とがない。結局、上記の実施の形態は、半導体装置全体
のコスト低減、品質向上、信頼性向上に大きく寄与す
る。さらに、リードフレーム３に備えられた固定ピンに
よって半導体チップ１が固定されるので、製造の際の部
品及び材料の点数が少なくなり、上記の実施の形態のリ
ードフレームは量産に適した構造となっている。
【００４２】上記の実施の形態の製造方法においては、
接合剤２を用いないので、製造コストが低減される。ま
た、熱膨張係数の影響を考慮する必要がなく、ワイヤボ
ンディング時の接続不良が起こらない。従って、上記の
実施の形態の信頼性が向上し、歩留まりが向上する。さ
らに、固定ピン７ｄのみで容易に半導体チップ１の固定
精度、特に厚さ方向の固定精度が向上する。
【００４３】尚、第１の実施の形態の固定ピン７、第２
の実施の形態の固定ピン７ａ、７ｃ、第３の実施の形態
の固定ピン７ｄ、及びリードフレーム本体の材料とし
て、鉄系の合金、例えば４２アロイ（４２％のニッケル
が含まれる鉄）、あるいは銅系の合金が使われる。
【００４４】尚、図１、図３（ａ）〜（ｃ）、図４
（ａ）の固定ピン７、７ａ、７ｂ、７ｃ、７ｄをどのよ
うに組み合わせて用いてもよい。つまり、例えば、半導
体チップの一辺は固定ピン７、その対辺は固定ピン７ａ
を用いて固定する。残りの二辺の内の一辺は固定ピン７
ｃ、その対辺は固定ピン７ｄを用いて固定する。その数
は一つづつでも複数であってもよい。この場合、固定ピ
ン７、７ａ、７ｃ、７ｄはリードフレーム本体と別の材
料で形成され、図３（ｂ）のように固定されていてもよ
い。また、対辺の固定ピンが対称な位置にある必要はな
い。つまり、例えば、上記の場合、固定ピン７が一辺の
端付近の二箇所に配置され、その対辺の固定ピン７ａが
その辺の中央に配置されてもよい。また、固定ピン７、
７ａ、７ｂ、７ｃ、７ｄがアイランド８に形成されても
よい。尚、固定ピン７、７ａ、７ｂ、７ｃの方が固定ピ
ン７ｄより半導体チップ１の大きさの変更に対応しやす
い。
【００４５】尚、上記の実施の形態の製造方法につい
て、矢印１１の方向に半導体チップ１を搭載する際、周
知の画像処理によって半導体チップ１とリードフレーム
３との位置決めが行われてもよい。実験によると、リー
ド３ａの幅８０〜１００μｍ、そのピッチ約２５０μｍ
に対して、半導体チップ１の固定位置の精度は５０〜１
００μｍである。
【００４６】
【発明の効果】以上説明したように、この発明によれ
ば、下記のリードフレーム及び半導体装置及びその製造
方法を提供できる。 （ａ）量産に適したリードフレーム。 （ｂ）半導体チップの破壊及びボンディング時の接続不
良がなくて信頼性の高い、固定位置の精度の高い、低コ
ストで、薄型な半導体装置。 （ｃ）歩留まりが低下しない半導体装置の製造方法。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を
説明する断面図。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法を説明する図。
【図３】本発明の第２の実施の形態に係る半導体装置を
説明する図。
【図４】本発明の第３の実施の形態に係る半導体装置を
説明する図。
【図５】本発明の第３の実施の形態に係る半導体装置を
説明する図。
【図６】従来の半導体装置を説明する平面図。
【図７】従来の半導体装置を説明する断面図。
【図８】従来の半導体装置の問題点を説明する断面図。
【図９】従来の半導体装置の問題点を説明する断面図。
【図１０】従来の半導体装置の問題点を説明する断面
図。
【符号の説明】
１…半導体チップ、 ３…リードフレーム、 ７、７ａ、７ｂ、７ｃ、７ｄ…固定ピン、 ８…アイランド。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを搭載し、前記半導体チップ
    の信号を外部に導出するリードを有するリードフレーム
    本体と、 前記リードフレーム本体の半導体チップ搭載面上の半導
    体チップが搭載される範囲の境界付近に設けられ、半導
    体チップを固定する少なくとも二つの固定部とを備えた
    ことを特徴とするリードフレーム。
  2. 【請求項２】前記固定部は、一端が前記リードフレーム
    本体の半導体チップ搭載面の周囲に固定され、他端が前
    記半導体チップを搭載する範囲内にあって可動であり、
    弾性を有することを特徴とする請求項１に記載のリード
    フレーム。
  3. 【請求項３】半導体チップを搭載し、前記半導体チップ
    の信号を外部に導出するリードを有するリードフレーム
    本体と、 前記リードフレーム本体の半導体チップ搭載面上の半導
    体チップが搭載される範囲の境界付近に設けられ、半導
    体チップを固定する少なくとも二つの固定部とを有する
    リードフレームと、 前記固定部によって前記リードフレームに固定された半
    導体チップとを備えたことを特徴とする半導体装置。
  4. 【請求項４】前記固定部は、一端が前記リードフレーム
    本体の半導体チップ搭載面の周囲に固定され、他端が前
    記半導体チップを搭載する範囲内にあって可動であり、
    弾性を有することを特徴とする請求項３に記載の半導体
    装置。
  5. 【請求項５】前記固定部は、前記リードフレームの前記
    半導体チップ搭載面に平行にその面の周囲にその前記一
    端が固定されて設けられ、 前記半導体チップは前記固定部と前記リードフレーム本
    体との間に挿入され、前記固定部の前記他端が折り曲げ
    られることによって前記半導体チップの周囲が圧着され
    て固定されることを特徴とする請求項４に記載の半導体
    装置。
  6. 【請求項６】前記リードフレーム本体は、前記半導体チ
    ップの厚さより浅い前記半導体チップを収容する凹部を
    有し、 前記固定部は、前記リードフレームから前記凹部に前記
    他端が突出して配置され、及び前記半導体チップを挟ん
    で向かい合った前記固定部の前記他端の間隔が前記半導
    体チップの幅より狭く形成され、 前記半導体チップは、前記凹部に収容されると共に向か
    い合った前記固定部の間に挿入されることによって、前
    記半導体チップがその側面で挟持されることを特徴とす
    る請求項４に記載の半導体装置。
  7. 【請求項７】前記固定部は、前記半導体チップを挟み向
    かい合って設けられ、 前記半導体チップは、曲げられた前記固定部同士の間に
    挿入されることにより向かい合った前記固定部の復元力
    によって、前記半導体チップが挟まれて固定されること
    を特徴とする請求項４に記載の半導体装置。
  8. 【請求項８】前記固定部は、バネ材及び形状記憶合金の
    いずれか一方によって板状に形成され、その一端が前記
    リードフレーム本体の前記半導体チップ搭載面の周囲に
    溶接及び接着の少なくとも一方によって固定されている
    ことを特徴とする請求項４に記載の半導体装置。
  9. 【請求項９】半導体チップを搭載し及び前記半導体チッ
    プの信号を外部に導出するリードを有するリードフレー
    ムの前記半導体チップ搭載面の周囲に一端が固定され、
    他端が前記半導体チップを搭載する範囲内にあって可動
    であり、弾性を有する少なくとも二つの固定部を、前記
    リードフームの半導体チップ搭載面に直角な方向に押し
    広げ、 前記半導体チップを前記固定部と前記リードフレームと
    の間及び前記固定部同士の間のいずれか一方に挿入し、
    前記半導体チップの周囲を挟んで固定することを特徴と
    する半導体装置の製造方法。
  10. 【請求項１０】半導体チップを搭載し及び前記半導体チ
    ップの信号を外部に導出するリードを有するリードフレ
    ームの前記半導体チップ搭載面の周囲に一端が固定さ
    れ、他端が前記半導体チップを搭載する範囲内にあって
    可動であり、前記リードフレームの前記半導体チップ搭
    載面と平行に形成された弾性を有する少なくとも二つの
    固定部を、前記リードフレームの半導体チップ搭載面に
    直角な方向に押し広げ、 前記半導体チップを前記固定部と前記リードフレームと
    の間に挿入し、 前記固定部の前記他端を折り曲げて前記半導体チップを
    圧着し、前記半導体チップの周囲を固定することを特徴
    とする半導体装置の製造方法。
JP8068322A 1996-03-25 1996-03-25 リードフレーム及び半導体装置及びその製造方法 Pending JPH09260577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8068322A JPH09260577A (ja) 1996-03-25 1996-03-25 リードフレーム及び半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8068322A JPH09260577A (ja) 1996-03-25 1996-03-25 リードフレーム及び半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09260577A true JPH09260577A (ja) 1997-10-03

Family

ID=13370483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068322A Pending JPH09260577A (ja) 1996-03-25 1996-03-25 リードフレーム及び半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09260577A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019219044A1 (de) 2018-12-13 2020-06-18 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2020184578A (ja) * 2019-05-08 2020-11-12 三菱電機株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019219044A1 (de) 2018-12-13 2020-06-18 Mitsubishi Electric Corporation Halbleitervorrichtung
US10903147B2 (en) 2018-12-13 2021-01-26 Mitsubishi Electric Corporation Semiconductor device
JP2020184578A (ja) * 2019-05-08 2020-11-12 三菱電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3572628B2 (ja) 半導体装置及びその製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6084310A (en) Semiconductor device, lead frame, and lead bonding
JP2509422B2 (ja) 半導体装置及びその製造方法
JPH0831864A (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JPH11121543A (ja) チップスケールパッケージ
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09260577A (ja) リードフレーム及び半導体装置及びその製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JPH11176849A (ja) 半導体装置の製造方法
JPH03228339A (ja) ボンディングツール
KR100373891B1 (ko) 반도체장치
JP2924858B2 (ja) リードフレームとその製造方法
JP2644194B2 (ja) 半導体装置及びその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JPH0720925Y2 (ja) リードフレーム
JP3024046B2 (ja) 半導体パッケージ
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH09246451A (ja) リードフレームおよびそれを用いた半導体装置