-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer einen Leiterrahmen nutzenden Konfiguration.
-
Beschreibung des allgemeinen Stands der Technik
-
Im Hinblick auf eine Halbleitervorrichtung eines elektronischen Geräts oder dergleichen wurden eine Verkleinerung und niedrige Kosten gefordert. Außerdem ist eine hohe Integration eines auf einem Substrat der Halbleitervorrichtung montierten Chipteils fortgeschritten. Das betreffende Chipteil ist beispielsweise ein elektronisches Teil zur Oberflächenmontage. Folglich ist eine Einbeziehung einer peripheren Funktion in der Halbleitervorrichtung als Modul fortgeschritten. Beispielsweise muss das Chipteil in der Halbleitervorrichtung als Modul eingebaut werden. Das betreffende Chipteil ist beispielsweise ein Kondensator, ein Thermistor oder dergleichen.
-
Herkömmlicherweise wurde, wenn das Chipteil mit einem Leiterrahmen verbunden wird, ein Verbindungsmaterial mit Leitfähigkeit verwendet. Das betreffende Verbindungsmaterial ist beispielsweise eine Ag-Paste, ein Lötmetall oder dergleichen. Wenn das Chipteil zur Oberflächenmontage mittels des Verbindungsmaterials mit dem Leiterrahmen verbunden wird, muss im Folgenden ein Verbindungsprozess durchgeführt werden, nachdem das Verbindungsmaterial an dem Leiterrahmen aufgebracht und das betreffende Chipteil angeordnet wurde.
-
Im Verbindungsprozess wird in einer Situation, in der das Verbindungsmaterial die Ag-Paste ist, beispielsweise die betreffende Ag-Paste mit einem Ofen gebacken und gehärtet. Außerdem wird im Verbindungsprozess in einer Situation, in der das Verbindungsmaterial das Lötmetall ist, das Lötmetall bei einer hohen Temperatur von etwa 270 Grad unter Wiederaufschmelzen geschmolzen. Der vorhergehende Verbindungsprozess weist Probleme auf, dass ein Hochtemperaturzustand auftritt und dass eine Verarbeitungszeit lang ist.
-
Folglich wird eine Technik gefordert, in der das Chipteil ohne Verwendung des Verbindungsmaterials am Leiterrahmen fixiert wird. In der offengelegten
japanischen Patentanmeldung Nr. H9-260577 (1997) wurde eine Konfiguration offenbart, in der ein Chipteil ohne Verwendung des Verbindungsmaterials an einem Leiterrahmen fixiert wird (worauf im Folgenden auch als „verwandte Konfiguration A“ verwiesen wird). In der verwandten Konfiguration A ist ein Halbleiterchip (Chipteil) durch vier Fixierstifte am Leiterrahmen fixiert.
-
Im Leiterrahmen ist eine Vielzahl von Leitungen als Anschlüsse vorhanden. Es gibt Fälle, in denen es notwendig ist, das Chipteil mit zwei Elektroden an dem Leiterrahmen mit der oben beschriebenen Konfiguration ohne Verwendung des Verbindungsmaterials zu fixieren. In diesem Fall ist es erforderlich, dass die beiden Elektroden des Chipteils an zwei benachbarten Leitungen, die in der Vielzahl von Leitungen des Leiterrahmens enthalten sind, fixiert werden. In der verwandten Konfiguration A kann diese Anforderung nicht erfüllt werden.
-
ZUSAMMENFASSUNG
-
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung vorzusehen, die imstande ist, zwei Elektroden eines Chipteils an zwei benachbarten Leitungen ohne Verwendung eines Verbindungsmaterials zu fixieren.
-
Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist einen Raum zum Aufnehmen eines Chipteils auf. Die Halbleitervorrichtung enthält das Chipteil, das eine erste Elektrode und eine zweite Elektrode aufweist, und einen Leiterrahmen, der eine erste Leitung und eine zweite Leitung als Anschlüsse aufweist, wobei die erste Leitung und die zweite Leitung benachbart sind, der Raum über die erste Leitung und die zweite Leitung vorhanden ist, die erste Leitung einen ersten Senkteilbereich aufweist, die zweite Leitung einen zweiten Senkteilbereich aufweist, der erste Senkteilbereich und der zweite Senkteilbereich so gegenüberliegen, dass der erste Senkteilbereich und der zweite Senkteilbereich den Raum sandwichartig umgeben, es als Zustand des Raums einen Aufnahmezustand gibt, in dem das Chipteil im Raum enthalten bzw. aufgenommen ist, die erste Elektrode im Chipteil so vorhanden ist, dass die erste Elektrode und der erste Senkteilbereich im Aufnahmezustand gegenüberliegen, die zweite Elektrode im Chipteil so vorhanden ist, dass die zweite Elektrode und der zweite Senkteilbereich im Aufnahmezustand gegenüberliegen, und der erste Senkteilbereich und der zweite Senkteilbereich so konfiguriert sind, dass im Aufnahmezustand der erste Senkteilbereich die erste Elektrode presst und der zweite Senkteilbereich die zweite Elektrode presst.
-
Gemäß der vorliegenden Erfindung sind die erste Leitung und die zweite Leitung benachbart. Die erste Leitung weist den ersten Senkteilbereich auf. Die zweite Leitung weist den zweiten Senkteilbereich auf. Der erste Senkteilbereich und der zweite Senkteilbereich liegen so gegenüber, dass der erste Senkteilbereich und der zweite Senkteilbereich den Raum sandwichartig umgeben. Der erste Senkteilbereich und der zweite Senkteilbereich sind so konfiguriert, dass im Aufnahmezustand der erste Senkteilbereich die erste Elektrode presst und der zweite Senkteilbereich die zweite Elektrode presst.
-
Dies ermöglicht, dass die beiden Elektroden des Chipteils ohne Verwendung des Verbindungsmaterials an den beiden benachbarten Leitungen fixiert werden.
-
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
-
Figurenliste
-
- 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform zeigt;
- 2A und 2B sind vergrößerte Ansichten einer Peripherie eines Chipteils in 1;
- 3 ist eine Ansicht, um eine Länge des Chipteils zu beschreiben;
- 4A und 4B sind Ansichten, um eine Konfiguration einer ersten Modifikation zu beschreiben;
- 5 ist eine Ansicht, um eine andere Konfiguration der ersten Modifikation zu beschreiben;
- 6 ist eine Ansicht, um eine Konfiguration einer zweiten Modifikation zu beschreiben;
- 7A und 7B sind Ansichten, um eine Konfiguration einer dritten Modifikation zu beschreiben;
- 8 ist eine Ansicht, um einen Erzeugungsprozess von Stoppern in der dritten Modifikation zu beschreiben;
- 9 ist eine Ansicht, um eine Konfiguration einer fünften Modifikation zu beschreiben; und
- 10 ist eine Ansicht, die eine Konfiguration des Chipteils gemäß einer sechsten Modifikation zeigt.
-
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Im Folgenden wird hierin unter Bezugnahme auf die Zeichnungen eine bevorzugte Ausführungsform beschrieben. In den folgenden Zeichnungen sind die gleichen Komponenten mit dem gleichen Bezugszeichen bezeichnet. Namen und Funktionen der Komponenten, die mit dem gleichen Bezugszeichen bezeichnet sind, sind die gleichen. Daher können detaillierte Beschreibungen eines Teils der mit den gleichen Bezugszeichen bezeichneten Komponenten weggelassen werden.
-
Es sollte besonders erwähnt werden, dass Abmessungen, Materialien und Formen der in der bevorzugten Ausführungsform beispielhaft veranschaulichten Komponenten, relative Anordnungen der Komponenten und dergleichen gemäß einer Konfiguration einer Vorrichtung, verschiedenen Bedingungen und dergleichen geeignet geändert werden können. Außerdem können die Abmessungen jeder der Komponenten in jeder der Zeichnungen von tatsächlichen Abmessungen abweichen.
-
<Erste bevorzugte Ausführungsform>
-
1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung 100 gemäß einer ersten bevorzugten Ausführungsform zeigt. Die Halbleitervorrichtung 100 ist ein Modul. Die Halbleitervorrichtung 100 ist beispielsweise eine Halbleitervorrichtung für elektrische Leistung.
-
In 1 sind eine X-Richtung, eine Y-Richtung und eine Z-Richtung zueinander orthogonal. Die X-Richtung, die Y-Richtung und die Z-Richtung, die in den folgenden Figuren dargestellt sind, sind ebenfalls zueinander orthogonal. In der folgenden Beschreibung wird auf eine Richtung, die die X-Richtung und eine der X-Richtung entgegengesetzte Richtung (-X-Richtung) enthält, auch als „X-Achsenrichtung“ verwiesen. Außerdem wird in der folgenden Beschreibung auf eine Richtung, die die Y-Richtung und eine der Y-Richtung entgegengesetzte Richtung (-Y-Richtung) enthält, auch als „Y-Achsenrichtung“ verwiesen. In der folgenden Beschreibung wird auf eine Richtung, die die Z-Richtung und eine der Z-Richtung entgegengesetzte Richtung (-Z-Richtung) enthält, auch als „Z-Achsenrichtung“ verwiesen.
-
Auf eine Ebene, die die X-Achsenrichtung und die Y-Achsenrichtung enthält, wird in der folgenden Beschreibung auch als „XY-Ebene“ verwiesen. In der folgenden Beschreibung wird auf eine Ebene, die die X-Achsenrichtung und die Z-Achsenrichtung enthält, auch als „XZ-Ebene“ verwiesen. Auf eine die Y-Achsenrichtung und die Z-Achsenrichtung enthaltende Ebene wird in der folgenden Beschreibung auch als „YZ-Ebene“ verwiesen.
-
Bezug nehmend auf 1 umfasst die Halbleitervorrichtung 100 einen Leiterrahmen 10, ein Chipteil 50 und ein Harz R1. In 1 ist, um ein Verständnis einer Konfiguration zu erleichtern, das betreffende Harz R1 transparent dargestellt. Der Leiterrahmen 10 ist durch das Harz R1 versiegelt. Das Harz R1 ist beispielsweise ein Formharz.
-
Der Leiterrahmen 10 weist eine Vielzahl von Leitungen 11 als Anschlüsse und ein Die-Pad 15 auf. Ein Halbleiterchip S1 ist über ein Verbindungsmaterial mit dem Die-Pad 15 verbunden. Jede der Leitungen 11 ist ein Anschluss für den Halbleiterchip S1, der mit zum Beispiel einem externen, nicht dargestellten Substrat oder dergleichen elektrisch verbunden werden soll. Außerdem ist die Vielzahl von Leitungen 11 so angeordnet, dass die betreffenden mehreren Leitungen 11 das Die-Pad 15 umgeben. Jede der Leitungen 11 ist über einen Draht W1 mit dem Halbleiterchip S1 verbunden. Jede der Leitungen 11, das Die-Pad 15, der Halbleiterchip S1, das Chipteil 50 und dergleichen sind durch das Harz R1 versiegelt. Eine Spitze jede der Leitungen 11 ist aus dem Harz R1 freigelegt. Die Spitze jeder der Leitungen 11 ist zum Beispiel mit einem nicht dargestellten externen Substrat elektrisch verbunden.
-
Im Vorhergehenden wird auf zwei benachbarte Leitungen, die in der Vielzahl von Leitungen 11 enthalten sind, auch als Leitungen 11a bzw. 11b verwiesen.
-
Das Chipteil 50 ist beispielsweise ein elektronisches Teil als eine Komponente einer elektrischen Schaltung. Das betreffende Chipteil 50 ist ein elektronisches Teil zur Oberflächenmontage. Das betreffende Chipteil 50 ist beispielsweise ein Kondensator, ein Thermistor, ein Widerstand oder dergleichen. Das Chipteil 50 ist zum Beispiel so angeordnet, dass es die Leitungen 11a, 11b überbrückt.
-
2A und 2B sind vergrößerte Ansichten einer Peripherie des Chipteils 50 in 1. 2A ist eine Draufsicht der Peripherie des Chipteils 50. Außerdem zeigt 2A einen Teil der Halbleitervorrichtung 100. 2B ist eine Querschnittsansicht der Halbleitervorrichtung 100 entlang einer Linie A1-A2 in 2A.
-
Bezug nehmend auf 2A und 2B weist die Halbleitervorrichtung 100 einen Raum Sp1 auf. Der Raum Sp1 ist ein Raum zum Aufnehmen des Chipteils 50. Der Raum Sp1 ist über die Leitung 11a und die Leitung 11b vorhanden.
-
In der folgenden Beschreibung wird auf einen Zustand, in dem das Chipteil 50 im Raum Sp1 enthalten bzw. aufgenommen ist, auch als „Aufnahmezustand“ verwiesen. Auf einen Zustand, in dem das Chipteil 50 in dem Raum Sp1 nicht aufgenommen ist, wird in der folgenden Beschreibung als „Nicht-Aufnahmezustand“ verwiesen. Das heißt, als den Zustand des Raums Sp1 gibt es den Aufnahmezustand und den Nicht-Aufnahmezustand. 2A und 2B zeigen eine Konfiguration des Aufnahmezustands.
-
Die Leitung 11a weist einen Senkteilbereich 12a auf. Die Leitung 11b weist einen Senkteilbereich 12b auf. Eine Form jedes des Senkteilbereichs 12a und des Senkteilbereichs 12b ist beispielsweise eine Plattenform. Jeder des Senkteilbereichs 12a und des Senkteilbereichs 12b erstreckt sich in einer vertikalen Richtung (Z-Achsenrichtung). Ein oberes Ende des Senkteilbereichs 12a ist ein oberes Ende der Leitung 11a. Ein oberes Ende des Senkteilbereichs 12b ist ein oberes Ende der Leitung 11b.
-
Der Senkteilbereich 12a und der Senkteilbereich 12b liegen so gegenüber, dass der Senkteilbereich 12a und der Senkteilbereich 12b den Raum Sp1 sandwichartig umgeben. Außerdem weisen der Senkteilbereich 12a und der Senkteilbereich 12b Elastizität auf.
-
Das Chipteil 50 weist Elektroden E1, E2 auf. Die Elektrode E1 ist im Chipteil 50 so vorhanden, dass die Elektrode E1 und der Senkteilbereich 12a im Aufnahmezustand gegenüberliegen. Die Elektrode E2 ist im Chipteil 50 so vorhanden, dass die Elektrode E2 und der Senkteilbereich 12b im Aufnahmezustand gegenüberliegen. Das heißt, in einem Endteilbereich des Chipteils 50 ist die Elektrode E1 vorhanden. Außerdem ist in einem anderen Endteilbereich des Chipteils 50 die Elektrode E2 vorhanden. Im Aufnahmezustand der vorliegenden bevorzugten Ausführungsform kommt die Elektrode E1 mit dem Senkteilbereich 12a in Kontakt und kommt die Elektrode E2 mit dem Senkteilbereich 12b in Kontakt.
-
Darüber hinaus sind der Senkteilbereich 12a und der Senkteilbereich 12b so konfiguriert, dass im Aufnahmezustand der Senkteilbereich 12a die Elektrode E1 presst und der Senkteilbereich 12b die Elektrode E2 presst. Beispielsweise ist ein Abstand zwischen dem Senkteilbereich 12a und dem Senkteilbereich 12b so eingerichtet, dass im Aufnahmezustand der Senkteilbereich 12a die Elektrode E1 presst und der Senkteilbereich 12b die Elektrode E2 presst. Dies ermöglicht, dass das Chipteil 50 im Aufnahmezustand von dem Senkteilbereich 12a und dem Senkteilbereich 12b sandwichartig umgeben ist und von diesen gehalten wird.
-
Außerdem weist, wie in 2A, 2B und 3 dargestellt ist, die Elektrode E1 eine Ebene E1s auf. Die Ebene E1s ist eine Ebene, um mit dem Senkteilbereich 12a in Kontakt zu kommen. Die Elektrode E2 weist eine Ebene E2s auf. Die Ebene E2s ist eine Ebene, um mit dem Senkteilbereich 12b in Kontakt zu kommen.
-
Wie in 3 gezeigt ist, ist eine Länge L1 des Chipteils 50 eine Länge von der Ebene E1s bis zur Ebene E2s. In der folgenden Beschreibung wird auf den Abstand zwischen dem Senkteilbereich 12a und dem Senkteilbereich 12b auch als „Abstand D1“ verwiesen. Der Senkteilbereich 12a weist eine Ebene 12as auf. Die Ebene 12as ist eine Ebene, um mit der Elektrode E1 in Kontakt zu kommen. Der Senkteilbereich 12b weist eine Ebene 12bs auf. Die Ebene 12bs ist eine Ebene, um mit der Elektrode E2 in Kontakt zu kommen. Das heißt, der Abstand D1 ist ein Abstand zwischen der Ebene 12as und der Ebene 12bs in einer horizontalen Richtung. Wenn die Vielzahl von Abständen zwischen der Ebene 12as und der Ebene 12bs in der horizontalen Richtung vorliegt, ist der Abstand D1 unter der Vielzahl von Abständen der kürzeste Abstand.
-
Darüber hinaus kann die Konfiguration derart sein, dass der Abstand D1 im Nicht-Aufnahmezustand, wie in 3 gezeigt ist, kleiner als die Länge L1 des Chipteils 50 ist.
-
(Schlussfolgerung)
-
Wie oben beschrieben wurde, sind gemäß der vorliegenden bevorzugten Ausführungsform die Leitung 11a und die Leitung 11b benachbart. Die Leitung 11a weist den Senkteilbereich 12a auf. Die Leitung 11b weist den Senkteilbereich 12b auf. Der Senkteilbereich 12a und der Senkteilbereich 12b liegen so gegenüber, dass der Senkteilbereich 12a und der Senkteilbereich 12b den Raum Sp1 sandwichartig umgeben. Der Senkteilbereich 12a und der Senkteilbereich 12b sind so konfiguriert, dass im Aufnahmezustand der Senkteilbereich 12a die Elektrode E1 presst und der Senkteilbereich 12b die Elektrode E2 presst.
-
Dies ermöglicht, dass die beiden Elektroden des Chipteils ohne Verwendung des Verbindungsmaterials an den beiden benachbarten Leitungen fixiert werden.
-
Außerdem sind gemäß der vorliegenden bevorzugten Ausführungsform der Senkteilbereich 12a und der Senkteilbereich 12b so konfiguriert, dass im Aufnahmezustand der Senkteilbereich 12a die Elektrode E1 presst und der Senkteilbereich 12b die Elektrode E2 presst. Die Senkteilbereiche 12a, 12b sind im Leiterrahmen 10 enthalten. Folglich kann das Chipteil 50 ohne Verwendung des Verbindungsmaterials in einem Zustand gehalten werden, in dem eine Leitfähigkeit des Chipteils 50 und der Leitungen 11a, 11b im Leiterrahmen 10 gewährleistet ist.
-
Dies macht es unnötig, eine Hochtemperatursituation für ein Härten von Harz, ein Schmelzen eines Lötmetalls oder dergleichen aufrechtzuerhalten. Somit kann die Halbleitervorrichtung vereinfacht werden, und ein Zufuhrprozess des Verbindungsmaterials und dergleichen kann eliminiert werden. Dementsprechend kann die Produktivität der Halbleitervorrichtung gesteigert werden.
-
Gemäß der vorliegenden bevorzugten Ausführungsform kann außerdem die Konfiguration derart sein, dass der Abstand D1 im Nicht-Aufnahmezustand kleiner als die Länge L1 des Chipteils 50 ist. Dadurch wird, wenn das Chipteil 50 im Raum Sp1 aufgenommen wird, der Abstand D1 zwischen dem Senkteilbereich 12a und dem Senkteilbereich 12b bis zur Länge L1 des Chipteils 50 erweitert.
-
Dadurch wird in der Leitung 11a und der Leitung 11b eine Rückstellkraft (Federeigenschaft) für den Abstand D1 zwischen dem Senkteilbereich 12a und dem Senkteilbereich 12b erzeugt, um sich im Nicht-Aufnahmezustand dem Abstand D1 anzunähern. Dementsprechend umgeben der Senkteilbereich 12a und der Senkteilbereich 12b das Chipteil 50 sandwichartig. Dies ermöglicht, dass das Chipteil 50 im Raum Sp1 fest fixiert wird. Das heißt, das Chipteil 50 kann stabil gehalten werden.
-
Die Konfiguration der Halbleitervorrichtung 100 ist nicht auf die vorhergehende Konfiguration beschränkt. Die Halbleitervorrichtung 100 kann beispielsweise die Vielzahl von Die-Pads 15 und die Vielzahl von Halbleiterchips S1 enthalten.
-
<Erste Modifikation>
-
Eine Konfiguration der vorliegenden Modifikation wird für die Konfiguration der ersten bevorzugten Ausführungsform verwendet. 4A und 4B sind Ansichten, um die Konfiguration einer ersten Modifikation zu beschreiben. 4A ist eine Draufsicht, um die Konfiguration der ersten Modifikation zu beschreiben. 4B ist eine Querschnittsansicht der Halbleitervorrichtung 100 entlang einer Linie B1-B2 in 4A.
-
In der vorliegenden Modifikation ist jeder der Senkteilbereiche 12a, 12b schräg geneigt. In der folgenden Beschreibung wird auf einen Abstand zwischen einem oberen Teilbereich der Ebene 12as und einem oberen Teilbereich der Ebene 12bs als „Abstand D1a“ verwiesen. Der Abstand D1a ist beispielsweise ein Abstand zwischen einem oberen Ende der Ebene 12as und einem oberen Ende der Ebene 12bs. In der folgenden Beschreibung wird auf einen Abstand zwischen einem unteren Teilbereich der Ebene 12as und einem unteren Teilbereich der Ebene 12bs als „Abstand D1b“ verwiesen. Der Abstand D1b ist beispielsweise ein Abstand zwischen einem unteren Ende der Ebene 12as und einem unteren Ende der Ebene 12bs.
-
Der Abstand D1a im Nicht-Aufnahmezustand ist größer als die Länge L1 des Chipteils 50. Der Abstand D1b im Nicht-Aufnahmezustand ist kleiner als die Länge L1 des Chipteils 50. In der vorliegenden Modifikation dient jede der Ebenen 12as, 12bs als abgeschrägte Ebene.
-
Wie in 5 gezeigt ist, kann jeder der Senkteilbereiche 12a, 12b gebogen sein. Das heißt, jede der Ebenen 12as, 12bs kann gebogen sein. In einer Konfiguration in 5 ist der Abstand D1b ein Abstand zwischen dem unteren Teilbereich der Ebene 12as und dem unteren Teilbereich der Ebene 12bs.
-
Wie oben beschrieben wurde, ist gemäß der vorliegenden Modifikation der Abstand D1a im Nicht-Aufnahmezustand größer als die Länge L1 des Chipteils 50. Der Abstand D1b im Nicht-Aufnahmezustand ist kleiner als die Länge L1 des Chipteils 50. Jede der Ebenen 12as, 12bs dient als abgeschrägte Ebene.
-
Dadurch wird, wenn das Chipteil 50 im Raum Sp1 aufgenommen wird, der Abstand D1b auf die Länge L1 des Chipteils 50 so erweitert, dass das Chipteil 50 das untere Ende jeder der Ebenen 12as, 12bs erreicht. Deshalb werden in dem Senkteilbereich 12a und dem Senkteilbereich 12b und der Leitung 11a und der Leitung 11b Rückstellkräfte erzeugt.
-
Dementsprechend sind beide Seiten des Chipteils 50 von dem Senkteilbereich 12a und dem Senkteilbereich 12b sandwichartig umgeben. Infolgedessen wird das Chipteil 50 stabil gehalten. Der Abstand D1a im Nicht-Aufnahmezustand ist größer als die Länge L1 des Chipteils 50. Dies ermöglicht, dass das Chipteil 50 ohne störende Beeinträchtigung oberer Enden der Leitungen 11a, 11b des Leiterrahmens 10 in den Raum Sp1 eingesetzt wird. Das heißt, das Chipteil 50 kann leicht in den Raum Sp1 eingesetzt werden.
-
Nach dem Obigen kann das Chipteil 50 leicht in den Raum Sp1 in einer Situation eingesetzt werden, in der eine Fixierkraft des Chipteils 50 durch die Rückstellkräfte (Federeigenschaft) aufrechterhalten wird, wobei die Rückstellkräfte durch die Erweiterung des Abstands zwischen den Leitungen 11a und 11b erzeugt werden.
-
<Zweite Modifikation>
-
Eine Konfiguration der vorliegenden Erfindung wird für alle oder einen Teil der bevorzugten Ausführungsform und der ersten Modifikation verwendet. 6 ist eine Ansicht, um eine Konfiguration einer zweiten Modifikation zu beschreiben. 6 zeigt als ein Beispiel einen Zustand, in dem die Konfiguration der zweiten Modifikation für die Konfiguration in 2B in der ersten bevorzugten Ausführungsform verwendet wird.
-
In der zweiten Modifikation ist ein Stopper X1a in einem Bodenteilbereich des Senkteilbereichs 12a vorgesehen. Ein Stopper X1b ist in einem Bodenteilbereich des Senkteilbereichs 12b vorgesehen. Jeder der Stopper X1a, X1b stützt einen unteren Teilbereich des Chipteils 50 im Aufnahmezustand ab. Im Aufnahmezustand stützt der Stopper X1a die Elektrode E1 des Chipteils 50 ab. Im Aufnahmezustand stützt der Stopper X1b die Elektrode E2 des Chipteils 50 ab.
-
Wie oben beschrieben wurde, stützt gemäß der vorliegenden Modifikation jeder der Stopper X1a, X1b den unteren Teilbereich des Chipteils 50 im Aufnahmezustand ab. Folglich kann, wenn das Chipteil 50 in den Raum Sp1 eingesetzt wird, das Chipteil 50 an einer vorbestimmten Position im Raum Sp1 angeordnet werden. Das heißt, wenn das Chipteil 50 in den Raum Sp1 eingesetzt wird, kann das Positionieren des Chipteils 50 in der vertikalen Richtung durchgeführt werden. Deshalb kann das Chipteil 50 stabil in den Raum Sp1 eingesetzt werden. Außerdem kann verhindert werden, dass das Chipteil 50 unterhalb des Raums Sp1 herausfällt.
-
<Dritte Modifikation>
-
Eine Konfiguration der vorliegenden Modifikation wird für alle oder einen Teil der ersten bevorzugten Ausführungsform und der ersten und zweiten Modifikationen verwendet. 7A und 7B sind Ansichten, um die Konfiguration einer dritten Modifikation zu beschreiben. 7A ist eine Draufsicht, um die Konfiguration der dritten Modifikation zu beschreiben. 7B ist eine Querschnittsansicht der Halbleitervorrichtung 100 entlang einer Linie C1-C2 in 7A. 7B zeigt als ein Beispiel einen Zustand, in dem die Konfiguration der vorliegenden Modifikation für die Konfiguration in 6 in der zweiten Modifikation verwendet wird.
-
In der dritten Modifikation weist der Leiterrahmen 10 Stopper X2a, X2b auf. Konkret ist in einem oberen Teilbereich des Senkteilbereichs 12a der Stopper X2a vorgesehen. Darüber hinaus ist in einem oberen Teilbereich des Senkteilbereichs 12b der Stopper X2b vorgesehen.
-
Jeder der Stopper X2a, X2b bedeckt im Aufnahmezustand einen oberen Teilbereich des Chipteils 50. Beispielsweise sind die Stopper X2a, X2b so vorgesehen, dass die Stopper X2a, X2b mit dem oberen Teilbereich des Chipteils 50 in Kontakt kommen. Konkret sind die Stopper X2a, X2b so vorgesehen, dass der Stopper X2a mit einem oberen Teilbereich der Elektrode E1 des Chipteils 50 in Kontakt kommt und der Stopper X2b mit einem oberen Teilbereich der Elektrode E2 des Chipteils 50 in Kontakt kommt.
-
Beispielsweise können die Stopper X2a, X2b so vorgesehen sein, dass die Stopper X2a, X2b mit dem oberen Teilbereich des Chips 50 nicht in Kontakt kommen.
-
Als Nächstes wird ein Beispiel eines Erzeugungsprozesses der Stopper X2a, X2b beschrieben. Zuerst wird, wie in 6 gezeigt ist, das Chipteil 50 in dem von dem Senkteilbereich 12a und dem Senkteilbereich 12b sandwichartig umgebenen Raum Sp1 angeordnet.
-
In der folgenden Beschreibung wird auf ein Bauteil zum Erzeugen des Stoppers X2a auch als „Bauteil A“ verwiesen. Das Bauteil A ist ein Bauteil, das sich in den Stopper X2a wandelt, indem das betreffende Bauteil A durch einen später beschriebenen Pressprozess gequetscht wird. Außerdem wird in der folgenden Beschreibung auf ein Bauteil zum Erzeugen des Stoppers X2b auch als ein „Bauteil B“ verwiesen. Das Bauteil B ist ein Bauteil, das sich in den Stopper X2b wandelt, indem das betreffende Bauteil B durch den später beschriebenen Pressprozess gequetscht wird.
-
Das (nicht dargestellte) Bauteil A ist an einer vorbestimmten Position im oberen Teilbereich des Senkteilbereichs 12a in 6 vorhanden. Die vorbestimmte Position im oberen Teilbereich des Senkteilbereichs 12a in 6 ist beispielsweise eine Umgebung des oberen Teilbereichs des Senkteilbereichs 12a, wo der Stopper X2a in 7A und 7B vorhanden ist.
-
Das (nicht dargestellte) Bauteil B ist an einer vorbestimmten Position im oberen Teilbereich des Senkteilbereichs 12b in 6 vorhanden. Die vorbestimmte Position im oberen Teilbereich des Senkteilbereichs 12b in 6 ist beispielsweise eine Umgebung des oberen Teilbereichs des Senkteilbereichs 12b, wo der Stopper X2b in 7A und 7B vorhanden ist.
-
Als Nächstes wird der Pressprozess durchgeführt. Bevor der Pressprozess durchgeführt wird, werden der Bodenteilbereich des Senkteilbereichs 12a, wo das nicht dargestellte Bauteil A vorhanden ist, der Stopper X1a, der Bodenteilbereich des Senkteilbereichs 12b, wo das nicht dargestellte Bauteil B vorhanden ist, und der Stopper X1b auf einer Platte 22 in 8 platziert.
-
In dem Pressprozess werden, wie in 8 gezeigt ist, die oberen Enden des Senkteilbereichs 12a und des Senkteilbereichs 12b durch eine Presse 21 gequetscht, um dadurch die Stopper X2a, X2b zu erzeugen. Konkret werden im Pressprozess das Bauteil A des Senkteilbereichs 12a und das Bauteil B des Senkteilbereichs 12b durch die Presse 21 gequetscht, um dadurch die Stopper X2a, X2b zu erzeugen.
-
Wie oben beschrieben wurde, bedeckt gemäß der vorliegenden Modifikation jeder der Stopper X2a, X2b den oberen Teilbereich des Chipteils 50 im Aufnahmezustand. Dies kann verhindern, dass der Chipteil 50 im Aufnahmezustand über den Raum Sp1 herausragt.
-
<Vierte Modifikation>
-
Eine Konfiguration der vorliegenden Modifikation wird für alle oder einen Teil der ersten bevorzugten Ausführungsform und der ersten, zweiten und dritten Modifikationen verwendet. In der vorliegenden Modifikation werden Materialien, die den Leiterrahmen 10, die Leitungen 11a, 11b und die Senkteilbereiche 12a, 12b in der ersten bevorzugten Ausführungsform und den ersten, zweiten und dritten Modifikationen bilden, beschrieben.
-
Der Leiterrahmen 10 ist aus einem beliebigen von Aluminium (AI) und Kupfer (Cu) gebildet. Darüber hinaus ist auch jede der Komponenten, die in dem Leiterrahmen 10 enthalten sind, (Leitungen 11a, 11b, Senkteilbereiche 12a, 12b, Stopper X1a, X1b, X2a, X2b) aus einem beliebigen von Aluminium und Kupfer gebildet.
-
Der Leiterrahmen 10 kann aus einer chemischen Verbindung geschaffen sein. Beispielsweise kann der Leiterrahmen 10 aus einer Aluminium und Kupfer enthaltenden chemischen Verbindung geschaffen sein. Das heißt, jede der Komponenten, die im Leiterrahmen 10 enthalten sind, (Leitungen 11a, 11b, Senkteilbereiche 12a, 12b, Stopper X1a, X1b, X2a, X2b) kann ebenfalls aus der Aluminium und Kupfer enthaltenden chemischen Verbindung gebildet sein.
-
Wie oben beschrieben wurde, ist gemäß der vorliegenden Modifikation der Leiterrahmen 10 aus dem oben beschrieben Material geschaffen. Daher kann die Federeigenschaft zum Halten des Chipteils 50 gewährleistet werden, während eine elektrische Leitfähigkeit, die von der Halbleitervorrichtung 100 als Modul gefordert wird, gewährleistet wird.
-
<Fünfte Modifikation>
-
Eine Konfiguration der vorliegenden Modifikation wird für alle oder einen Teil der ersten bevorzugten Ausführungsform und der ersten, zweiten, dritten und vierten Modifikationen verwendet. In der folgenden Beschreibung wird auf ein den Leiterrahmen 10 bildendes Material auch als „Material m1“ verwiesen.
-
9 ist eine Ansicht, um die Konfiguration einer fünften Modifikation zu beschreiben. 9 zeigt eine periphere Konfiguration der Leitungen 11a, 11b im Nicht-Aufnahmezustand. In 9 sind als ein Beispiel die Leitungen 11a, 11b mit der Konfiguration der zweiten Modifikation dargestellt.
-
In der vorliegenden Modifikation ist, wie in 9 dargestellt ist, ein Metallfilm M1 in der Ebene 12as des Senkteilbereichs 12a vorgesehen. Ein Metallfilm M2 ist in der Ebene 12bs des Senkteilbereichs 12b vorgesehen. In der folgenden Beschreibung wird auf ein Material, das jeden des Metallfilms M1 und des Metallfilms M2 bildet, auch als „Material m2“ verwiesen. Das Material m2 ist ein Material, das von dem den Leiterrahmen 10 bildenden Material m1 verschieden ist. Jeder des Metallfilms M1 und des Metallfilms M2 ist aus dem Material m2 geschaffen.
-
Darüber hinaus weist der Metallfilm M1 eine Ebene M1s als Oberfläche auf. Der Metallfilm M2 weist eine Ebene M2s als Oberfläche auf. In der folgenden Beschreibung wird auf ein Material, das in jeder der Ebenen M1s, M2s vorgesehen ist, auch als „Material m3“ verwiesen. Das Material m3 ist in jeder der Ebenen M1s, M2s als Oberfläche vorgesehen. Das Material m3 ist beispielsweise irgendein Material von Zinn (Sn), Silber (Ag) und Gold (Au). Außerdem kann das Material m3 von einer chemischen Verbindung gebildet werden. Beispielsweise kann das in jeder der Ebenen M1s, M2s vorgesehene Material m3 eine chemische Verbindung sein, die zumindest ein Material von Zinn, Silber und Gold als Materialien enthält. Darüber hinaus kann das Material m3 eine chemische Verbindung sein, die zumindest zwei Materialien von Zinn, Silber und Gold als Materialien enthält.
-
In der Konfiguration der vorliegenden Modifikation kommt eine Oberfläche des in der Ebene M1s vorgesehenen Materials m3 im Aufnahmezustand mit der Elektrode E1 in Kontakt. Außerdem kommt eine Oberfläche des in der Ebene M2s vorgesehenen Materials m3 im Aufnahmezustand mit der Elektrode E2 in Kontakt. Darüber hinaus ist ein Raum, der von dem in der Ebene M1s vorgesehenen Material m3 und dem in der Ebene M2s vorgesehenen Material m3 sandwichartig umgeben ist, der Raum Sp1.
-
Wie oben beschrieben wurde, ist gemäß der vorliegenden Modifikation der Metallfilm M1 in der Ebene 12as des Senkteilbereichs 12a vorgesehen. Der Metallfilm M2 ist in der Ebene 12bs des Senkteilbereichs 12b vorgesehen. Das vorhergehende Material m3 ist in jeder der Ebene M1s des Metallfilms M1 und der Ebene M2s des Metallfilms M2 vorgesehen. Dies kann eine Oxidation der Senkteilbereiche 12a, 12b des Leiterrahmens 10 verhindern. Deshalb kann ein elektrischer Kontakt zwischen den Senkteilbereichen 12a, 12b und dem Chipteil 50 stabilisiert werden.
-
<Sechste Modifikation>
-
Eine Konfiguration der vorliegenden Modifikation wird für alle oder einen Teil der ersten bevorzugten Ausführungsform und der ersten, zweiten, dritten, vierten und fünften Modifikationen verwendet.
-
10 ist eine Ansicht, die eine Konfiguration des Chipteils 50 gemäß einer sechsten Modifikation darstellt. In der vorliegenden Modifikation ist, wie in 10 dargestellt ist, ein Metallfilm M1e in einer Ebene E1s der Elektrode E1 vorgesehen. Ein Metallfilm M2e ist in einer Ebene E2s der Elektrode E2 vorgesehen. Jeder des Metallfilms M1e und des Metallfilms M2e ist aus dem vorhergehenden Material m2 geschaffen.
-
Darüber hinaus weist der Metallfilm M1e eine Ebene M1es auf. In der vorliegenden Modifikation ist die Ebene M1es eine Ebene, um mit dem Senkteilbereich 12a in Kontakt zu kommen. Darüber hinaus weist der Metallfilm M2e eine Ebene M2es auf. In der vorliegenden Modifikation ist die Ebene M2es eine Ebene, um mit dem Senkteilbereich 12b in Kontakt zu kommen. Das vorhergehende Material m3 ist in jeder der Ebenen M1es, M2es vorgesehen.
-
In der Konfiguration der vorliegenden Modifikation ist eine Oberfläche des in der Ebene M1es vorgesehenen Materials m3 eine seitliche Oberfläche des Chipteils 50. Außerdem ist eine Oberfläche des in der Ebene M2es vorgesehenen Materials m3 eine andere seitliche Oberfläche des Chipteils 50.
-
Wie oben beschrieben wurde, ist gemäß der vorliegenden Modifikation der Metallfilm M1e in der Ebene E1s der Elektrode E1 vorgesehen. Der Metallfilm M2e ist in der Ebene E2s der Elektrode E2 vorgesehen. Das vorhergehende Material m3 ist in jeder der Ebene M1es des Metallfilms M1e und der Ebene M2es des Metallfilms M2e vorgesehen. Dies kann eine Oxidation jeder der Elektroden E1, E2 verhindern. Folglich kann ein elektrischer Kontakt zwischen den Elektroden E1, E2 des Chipteils 50 und den Senkteilbereichen 12a, 12b stabilisiert werden.
-
Man beachte, dass innerhalb des Umfangs der Erfindung die vorliegende Erfindung die bevorzugte Ausführungsform und die Modifikationen frei kombinieren kann und die bevorzugte Ausführungsform und die Modifikationen geeignet modifizieren und weglassen kann.
-
Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
