JP2011077211A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2011077211A
JP2011077211A JP2009225724A JP2009225724A JP2011077211A JP 2011077211 A JP2011077211 A JP 2011077211A JP 2009225724 A JP2009225724 A JP 2009225724A JP 2009225724 A JP2009225724 A JP 2009225724A JP 2011077211 A JP2011077211 A JP 2011077211A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
plate portion
semiconductor package
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009225724A
Other languages
English (en)
Other versions
JP5256159B2 (ja
Inventor
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009225724A priority Critical patent/JP5256159B2/ja
Publication of JP2011077211A publication Critical patent/JP2011077211A/ja
Application granted granted Critical
Publication of JP5256159B2 publication Critical patent/JP5256159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】板材からなるダイパッド部と、その上面に半田を介して接合された半導体チップとを封止樹脂により封止した半導体パッケージにおいて、半導体チップとダイパッド部との剥離を防止できるようにする。
【解決手段】ダイパッド部3が、平板状に形成されて上面11aに半導体チップを接合する配置板部11、及び、配置板部11から屈曲して前記上面11aの上方に延びる立ち上がり部12と、その上端から該立ち上がり部12と逆向きに屈曲して前記上面11aに沿って配置板部11から離間する方向に延びる折り返し部13とからなる多重折曲部15を有して構成され、立ち上がり部12が、前記上面11aに対向するように配置板部の上面11aの周縁から外側に延びる仮想の延長線に対して90度以上の角度で屈曲され、多重折曲部15が封止樹脂6によって封止された半導体パッケージ1を提供する。
【選択図】図2

Description

この発明は、樹脂封止型の半導体パッケージに関する。
従来の半導体パッケージとしては、例えば図4に示すように、半導体チップ101を半田により板状に形成された金属製のダイパッド102の上面に固定し、これら半導体チップ101及びダイパッド102を封止樹脂103により封止したものがある(例えば、特許文献1参照)。
また、この種の半導体パッケージには、半導体チップ101において生じた熱を効率よく外方に放熱するために、ダイパッド102の下面を封止樹脂103から外方に露出させたものもある。
特開平11−312775号公報
しかしながら、上記従来の半導体パッケージに対して熱サイクル試験や熱疲労試験あるいは吸湿リフローを実施する等して、半導体パッケージを加熱冷却すると、ダイパッド102と封止樹脂103との材質の違いに基づく両者間の熱膨張係数の差によって、半導体チップ101とダイパッド102とが剥離してしまう虞がある。
より具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド102の上面に沿う方向(面方向)に膨張収縮する量の差が、ダイパッド102と封止樹脂103との間で特に大きくなるため、半導体チップ101とダイパッド102とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ101とダイパッド102とが剥離する。この剥離現象は、ダイパッド102の下面が外方に露出する構成の半導体パッケージにおいて特に生じ易い。
なお、従来では、例えばダイパッド102の上面に溝を形成し、この溝に封止樹脂103を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、このような構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に抑制できない、という問題がある。特に、ダイパッド102の厚さ寸法が薄くなるほど溝の深さ寸法も小さくなることから、溝と封止樹脂103との係合を十分に確保できないため、ダイパッド102と封止樹脂103との密着性が十分に得られず、前述した剥離現象が生じ易い。
この発明は、上述した事情に鑑みたものであって、半導体チップとダイパッドとの剥離抑制の効果を高めることが可能な半導体パッケージを提供することを目的とする。
この課題を解決するために、本発明の半導体パッケージは、板材によって形成されたダイパッド部と、該ダイパッド部のうち平板状に形成された配置板部の上面に半田を介して接合される半導体チップと、これらダイパッド部及び半導体チップを封止する封止樹脂とを備え、前記ダイパッド部が、前記配置板部から屈曲して前記上面の上方に延びる立ち上がり部と、該立ち上がり部の上端から該立ち上がり部と逆向きに屈曲して前記上面に沿って前記配置板部から離間する方向に延びる折り返し部とからなる多重折曲部を有して構成され、前記立ち上がり部が、前記上面に対向するように前記配置板部の上面の周縁から外側に延びる仮想の延長線に対して90度以上の角度で屈曲され、前記多重折曲部が、封止樹脂によって封止されていることを特徴とする。
本発明の半導体パッケージにおいては、多重折曲部の立ち上がり部が、平板状態のダイパッド部を90度以上の角度で折り曲げることで画成されているため、配置板部の上面とこれに対向する立ち上がり部との間の空間領域は、配置板部の面方向に沿って半導体チップから立ち上がり部に向かうにしたがって狭くなる先細り状に形成されている。さらに、折り返し部も、平板状態のダイパッド部を90度以上の角度で折り曲げることで画成されているため、立ち上がり部と折り返し部との空間領域は、配置板部と立ち上がり部との空間領域とは逆向きの先細り状に形成されている。
そして、封止樹脂は、配置板部と立ち上がり部との狭窄な空間領域や立ち上がり部と折り返し部との狭窄な空間領域にそれぞれ入り込むことで多重折曲部に係合しているため、半導体パッケージが加熱冷却されても、封止樹脂と配置板部との間でこれらが膨張収縮する量の差を大きく減少させることができる。言い換えれば、配置板部に対する封止樹脂の膨張収縮を十分に抑制することができる。特に、前述した2つの空間領域は、配置板部の面に沿って半導体チップと多重折曲部とを配列した方向(配列方向)において互いに逆向きに先細る形状となっているため、封止樹脂と配置板部との間で前記配列方向に膨張収縮する量の差を減少させることができる。
以上のことから、半導体パッケージを加熱冷却しても、半導体チップと配置板部とを接合する半田には大きなせん断応力が発生せず、また、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労も十分に抑えることができる。したがって、半導体チップと配置板部との剥離抑制の効果を高めることができる。
また、封止樹脂に係合する多重折曲部は、平板状態のダイパッド部を屈曲することで構成されているため、従来のようにダイパッド上面に溝を形成する場合と比較して、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることが可能である。
そして、前記半導体パッケージにおいては、前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことが好ましい。
この場合には、多重折曲部との係合によって配置板部に対する膨張収縮が抑制される封止樹脂の領域が、半導体チップ上方の領域にまで拡大されるため、半導体チップと配置板部とを接合する半田に掛かるせん断応力の大きさをさらに減少できる。
また、前記半導体パッケージにおいては、前記多重折曲部が、前記半導体チップを挟み込む位置に一対形成されていることが好ましい。
この場合には、封止樹脂のうち配置板部の上面から立ち上がり部の上端までの間で半導体チップを封止する部分(以下、チップ封止部分と呼ぶ。)が、一対の多重折曲部によって挟み込まれるため、半導体パッケージが加熱冷却されても、配置板部に対する前記チップ封止部分の前記配列方向への膨張収縮がさらに抑えられる。その結果として、封止樹脂と配置板部との間でこれらが膨張収縮する量の差をさらに減少させることができる。したがって、半導体チップと配置板部とを接合する半田に掛かるせん断応力の大きさをさらに減少できる。
さらに、上記構成に加え、立ち上がり部の高さ位置を半導体チップの上面よりも高く設定した場合には、一対の多重折曲部によって挟まれる前記チップ封止部分の領域が半導体チップの上方まで拡大されるため、前記チップ封止部分と配置板部との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。したがって、半導体チップと配置板部とを接合する半田に生じるせん断応力が著しく減少し、半導体チップが配置板部から剥離することを防止できる。
そして、前記半導体パッケージにおいては、前記上面に対する前記立ち上がり部の上端の高さ位置が、一対の前記多重折曲部の間で互いに異なっていてもよい。
また、前記半導体パッケージにおいては、前記上面に対する前記立ち上がり部の屈曲角度が、一対の前記多重折曲部の間で互いに異なっていてもよい。
この場合には、配置板部と立ち上がり部との空間領域における先細りの度合いが、一対の多重折曲部の間で互いに異なる。
本発明によれば、封止樹脂を多重折曲部に係合させることで、半導体パッケージの加熱冷却に基づく半導体チップとダイパッド部との剥離抑制の効果を高めることができる。特に、半導体チップとダイパッド部との剥離防止に寄与する多重折曲部は、ダイパッド部の屈曲によって構成されるため、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることができる。
本発明の一実施形態に係る半導体パッケージを示す概略平面図である。 図1のA−A矢視断面図である。 図1,2の半導体パッケージを構成するダイパッド部本体を示す拡大断面図である。 従来の半導体パッケージの一例を示す概略断面図である。
以下、図1〜3を参照して本発明の一実施形態について説明する。
図1,2に示すように、この実施形態に係る半導体パッケージ1は、半導体チップ2、ダイパッド部3、リード4及び接続子5を封止樹脂6により封止して大略構成されている。
半導体チップ2は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面2a及び下面2bに電極を有して構成されている。
ダイパッド部3及びリード4は、銅などの導電性の板材をプレス加工等してなるリードフレームによって構成されるものである。
ダイパッド部3は、平面視矩形板状のダイパッド部本体7と、ダイパッド部本体7に対して一体に連結された吊りリード8とを備えている。さらに、ダイパッド部本体7は、平板状に形成された配置板部11と、配置板部11から屈曲してその上面11aの上方に延びる立ち上がり部12と、その上端から該立ち上がり部12と逆向きに屈曲された折り返し部13とを備えている。
配置板部11の上面11aの中央部には、半田14を介して半導体チップ2が接合されており、これによって、半導体チップ2とダイパッド部3とが電気的に接続されている。
立ち上がり部12は、配置板部11の上面11aに対向するように、例えば図3に示すように、配置板部11の上面11aの周縁から外側に延びる仮想の延長線L1に対して90度以上の角度で屈曲されている。すなわち、立ち上がり部12は、平板状態のダイパッド部3を90度以上の角度で折り曲げることで画成されている。これによって、配置板部11の上面11aに対する立ち上がり部12の角度θ(第一屈曲角度θ)が90度未満に設定されている。言い換えれば、配置板部11の上面11aとこれに対向する立ち上がり部12との間の空間領域21(第一空間領域21)が、配置板部11の面方向(X軸方向)に沿って半導体チップ2から立ち上がり部12に向かうにしたがって狭くなる先細り状に形成されている。
一方、折り返し部13も、立ち上がり部12と同様に、平板状態のダイパッド部を90度以上の角度で折り曲げることで画成されている。そして、折り返し部13は、立ち上がり部12の上端に対し、配置板部11から離間するように配置板部11の面方向(X軸方向)に延びている。すなわち、配置板部11及び折り返し部13は互いに平行している。したがって、立ち上がり部12に対する折り返し部13の角度φ(第二屈曲角度φ)は、第一屈曲角度θと等しくなるように90度未満に設定されている。また、立ち上がり部12とこれに対向する折り返し部13との間の空間領域22(第二空間領域22)は、第一空間領域21とは逆向きの先細り状に形成されることになる。なお、前述した2つの屈曲角度θ,φは、少なくとも0度よりも大きく、かつ、90度未満に設定されていればよいが、例えば30度以上80度以下に設定されることがより好ましい。
これら立ち上がり部12及び折り返し部13は多重折曲部15を構成しており、この多重折曲部15は、半導体チップ2を挟み込む位置に一対形成されている。具体的には、配置板部11上の半導体チップ2を挟み込むように、平面視矩形状に形成された配置板部11の一方の対辺に沿う方向(X軸方向)の両端に一対設けられている。
これら一対の多重折曲部15においては、いずれも配置板部11の上面11aに対する立ち上がり部12の上端の高さ位置が、半導体チップ2の上面2aよりも高く設定されている。
ただし、配置板部11の上面11aに対する立ち上がり部12の上端の高さ位置は、一対の多重折曲部15A,15Bの間で互いに異なっている。また、配置板部11の上面11aに対する立ち上がり部12の第一屈曲角度θも、一対の多重折曲部15A,15Bの間で互いに異なる。言い換えれば、第一空間領域21の先細り度合いが一対の多重折曲部15A,15Bの間で互いに異なっている。
なお、本実施形態においては、配置板部11のX軸方向の一端側に設けられた一方の立ち上がり部12Aの上端が、配置板部11の他端側に設けられた他方の立ち上がり部12Bの上端よりも高く位置している。また、一方の立ち上がり部12Aの第一屈曲角度θAが、他方の立ち上がり部12Bの第一屈曲角度θBよりも大きく設定されている。すなわち、一方の第二屈曲角度φAは他方の第二屈曲角度φBよりも大きく設定されることになる。
また、X軸方向に沿う折り返し部13の長さ寸法についても、一対の多重折曲部15A,15Bの間で互いに異なる。なお、本実施形態においては、配置板部11の一端側に設けられた一方の折り返し部13Aの長さ寸法が、配置板部11の他端側に設けられた他方の折り返し部13Bの長さ寸法よりも短く設定されている。
図1に示すように、吊りリード8は、ダイパッド部本体7と比較して細長い形状を呈しており、配置板部11の一端側に設けられた一方の折り返し部13Aの端部のうちY軸方向の中間部分に対して一体に連結されている。この吊りリード8は、一方の折り返し部13Aの端部からさらに延長するようにY軸方向に延びている。
図1,2に示すように、リード4は、一方の折り返し部13Aの端部に対して間隔をあけて複数(図示例では2つ)配されており、それぞれ吊りリード8に平行してダイパッド部本体7から離間するようにY軸方向に延びている。また、各リード4は、吊りリード8や一方の折り返し部13Aと同じ高さ位置に配されている。
各接続子5は、半導体チップ2上及びリード4上の両方に接合されており、これによって、半導体チップ2及びリード4が互いに電気接続されている。なお、接続子5は、図示例のようにボンディングワイヤによって構成されていてもよいが、例えば銅材等の板状部材によって構成されてもよい。そして、接続子5が板状部材からなる場合には、その両端が半田等の導電性接着剤を介して半導体チップ2やリード4に接合されればよい。
封止樹脂6は、半導体チップ2、ダイパッド部本体7及び接続子5を埋設するように形成されており、リード4及び吊リード8の延出方向先端側だけが封止樹脂6の外側に突出している。さらに詳細に説明すれば、封止樹脂6は、配置板部11と立ち上がり部12との間の狭窄な第一空間領域21や、立ち上がり部12と折り返し部13との狭窄な第二空間領域22にそれぞれ入り込んでおり、これによって、多重折曲部15に係合している。
上記構成の半導体パッケージ1によれば、配置板部11と立ち上がり部12との狭窄な第一空間領域21や、立ち上がり部12と折り返し部13との狭窄な第二空間領域22にそれぞれ入り込むことで多重折曲部15に係合しているため、半導体パッケージ1が加熱冷却されても、封止樹脂6と配置板部11との間でこれらが膨張収縮する量の差を大きく減少させることができる。言い換えれば、配置板部11に対する封止樹脂6の膨張収縮を十分に抑制することができる。
特に、本実施形態の半導体パッケージ1では、多重折曲部15が半導体チップ2を挟み込む位置に一対形成されると共に、各立ち上がり部12の高さ位置が半導体チップ2の上面2aよりも高く設定されているため、封止樹脂6のうち配置板部11上に位置して半導体チップ2を埋設する部分(例えば図2において第一空間領域21を含むチップ封止部分23)が、配置板部11に対して一対の多重折曲部15の配列方向(X軸方向)に膨張収縮することを特に抑制できる。すなわち、封止樹脂6と配置板部11との間でこの配列方向に膨張収縮する量の差を著しく減少させることができる。
以上のことから、半導体パッケージ1が加熱冷却されても、半導体チップ2と配置板部11とを接合する半田14に生じるせん断応力が著しく減少し、また、半導体パッケージ1の加熱冷却を繰り返すことによる半田14の疲労も十分に抑えることができる。したがって、半導体チップ2とダイパッド部3との剥離を防止することができる。
また、半導体チップ2とダイパッド部3との剥離防止に寄与する多重折曲部15は、ダイパッド部3の屈曲によって構成されるため、ダイパッド部3の厚さ寸法が薄く設定されても、半導体チップ2の剥離防止を容易に図ることができる。
また、本実施形態の半導体パッケージ1では、立ち上がり部12や折り返し部13が平板状態のダイパッド部3を90度以上の角度で折り曲げることにより画成されているため、半導体パッケージ1の加熱冷却によって、例えば封止樹脂6が配置板部11よりもX軸方向に大きく膨張しようとする際でも、立ち上がり部12に対する配置板部11や折り返し部13の屈曲角度θ,φを確実に保持することができる。
なお、立ち上がり部12に対して配置板部11や折り返し部13を90度未満の角度で折り曲げた半導体パッケージでは、半導体パッケージの加熱冷却によって封止樹脂6が配置板部11よりもX軸方向に大きく膨張しようとする際に、膨張する封止樹脂6によって立ち上がり部12が配置板部11の外側に押される等して、立ち上がり部12に対する配置板部11や折り返し部13の屈曲角度θ,φが大きくなってしまう。このため、前述した封止樹脂6と配置板部11との相対的な膨張収縮を抑えることはできない。
なお、上記実施形態において、配置板部11の一端側に設けられる一方の多重折曲部15Aは、ダイパッド部本体7のみに形成されるとしたが、少なくともダイパッド部3に形成されていればよい。したがって、一方の多重折曲部15Aは、例えば吊リード8のみに形成されてもよいし、例えばダイパッド部本体7及び吊リード8の両方に形成されてもよい。言い換えれば、一方の立ち上がり部12A及び折り返し部13Aが両方とも吊りリード8に形成されてもよいし、あるいは、一方の立ち上がり部12Aがダイパッド部本体7及び吊りリード8の両方に形成されると共に折り返し部13Aが吊リード8に形成されてもよい。
また、配置板部11の上面11aに対する立ち上がり部12の上端の高さ位置、及び、配置板部11の上面11aに対する立ち上がり部12の第一屈曲角度θ、及び、折り返し部13の長さ寸法は、一対の多重折曲部15の間で互いに異なるとしたが、例えば同等に設定されていてもよい。
さらに、一対の多重折曲部15は、配置板部11のX軸方向の両端に設けられるとしたが、少なくとも半導体チップ2を挟み込むように配置板部11の面に沿う任意の一方向の両端に一対設けられていればよい。すなわち、一対の多重折曲部15は、例えば、配置板部11の他方の対辺に沿う方向(Y軸方向)に設けられてもよい。また、多重折曲部15は、例えばX軸方向の両端及びY軸方向の両端に一対ずつ設けられていてもよい。
さらに、ダイパッド部3においては、配置板部11の上面11aに対する立ち上がり部12の上端の高さ位置が、例えば半導体チップ2の上面2aと同等でもよいし、例えば上面2aよりも低くてもよい。また、多重折曲部15は、例えば1つだけ設けられていても構わない。
このような構成であっても、封止樹脂6が多重折曲部15に係合していることから、配置板部11と封止樹脂6との間でこれらが膨張収縮する量の差を大きく減少させることが可能である。特に、多重折曲部15における2つの空間領域21,22は、配置板部11の面に沿って半導体チップ2と多重折曲部15とを配列した方向(配列方向、図示例におけるX軸方向)において互いに逆向きに先細る形状を呈しているため、封止樹脂6と配置板部11との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。
ただし、例えば、立ち上がり部12の上端が半導体チップ2の上面2aよりも低く位置していても、半導体チップ2を挟み込むように一対の多重折曲部15を設けていれば、配置板部11上に位置する封止樹脂6のうち半導体チップ2の下面2b側を封止する部分(チップ封止部分)が一対の多重折曲部15の間に位置することになる。したがって、多重折曲部15を一対設けた場合には、1つだけ設けた場合と比較して、半導体パッケージ1を加熱冷却しても、少なくとも前記チップ封止部分が配置板部11に対して一対の多重折曲部15の配列方向(図示例におけるX軸方向)に膨張収縮しないため、封止樹脂6と配置板部11との間でこれらが前記配列方向に膨張収縮する量の差をさらに減少できる。その結果、半導体チップ2と配置板部11とを接合する半田14に掛かるせん断応力の大きさをさらに減少できる。
また、例えば、多重折曲部15を1つだけ設けても、立ち上がり部12の上端が半導体チップ2の上面2aよりも高く位置していれば、多重折曲部15との係合によって配置板部11に対する膨張収縮が抑制される封止樹脂6の領域が、半導体チップ2上方の領域にまで拡大されることになる。したがって、立ち上がり部12の上端の高さ位置を半導体チップ2の上面2aよりも高く設定した場合には、上面2aと同等に設定した場合や上面2aよりも低く設定した場合と比較して、半導体チップ2と配置板部11とを接合する半田14に掛かるせん断応力の大きさをさらに減少できる。
さらに、上記実施形態において、封止樹脂6は、ダイパッド部本体7全体を埋設するとしたが、ダイパッド部本体7のうち少なくとも配置板部11の上面11aを封止すると共に、第一空間領域21及び第二空間領域22に充填されるように、また、立ち上がり部12や折り返し部13を埋設するように多重折曲部15を封止していればよい。したがって、例えば配置板部11の下面11bが封止樹脂6の外側に露出していてもよい。
また、本発明の半導体パッケージは、上記実施形態のように上面2a及び下面2bに電極を有する半導体チップ2に限らず、例えば上面に複数の電極パッドを備えるICやLSI等の半導体チップにも適用可能である。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1 半導体パッケージ
2 半導体チップ
3 ダイパッド部
4 リード
5 接続子
6 封止樹脂
11 配置板部
12,12A、12B 立ち上がり部
13,13A、13B 折り返し部
14 半田
15,15A、15B 多重折曲部
21 第一空間領域
22 第二空間領域
L1 仮想の延長線
θ,θA,θB 第一屈曲角度(屈曲角度)
φ,φA,φB 第二屈曲角度

Claims (5)

  1. 板材によって形成されたダイパッド部と、該ダイパッド部のうち平板状に形成された配置板部の上面に半田を介して接合される半導体チップと、これらダイパッド部及び半導体チップを封止する封止樹脂とを備え、
    前記ダイパッド部が、前記配置板部から屈曲して前記上面の上方に延びる立ち上がり部と、該立ち上がり部の上端から該立ち上がり部と逆向きに屈曲して前記上面に沿って前記配置板部から離間する方向に延びる折り返し部とからなる多重折曲部を有して構成され、
    前記立ち上がり部が、前記上面に対向するように前記配置板部の上面の周縁から外側に延びる仮想の延長線に対して90度以上の角度で屈曲され、
    前記多重折曲部が、封止樹脂によって封止されていることを特徴とする半導体パッケージ。
  2. 前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記多重折曲部が、前記半導体チップを挟み込む位置に一対形成されていることを特徴とする請求項1又は請求項2に記載の半導体パッケージ。
  4. 前記上面に対する前記立ち上がり部の上端の高さ位置が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項3に記載の半導体パッケージ。
  5. 前記上面に対する前記立ち上がり部の屈曲角度が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項3又は請求項4に記載の半導体パッケージ。
JP2009225724A 2009-09-30 2009-09-30 半導体パッケージ Active JP5256159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225724A JP5256159B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225724A JP5256159B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013047334A Division JP5522867B2 (ja) 2013-03-08 2013-03-08 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2011077211A true JP2011077211A (ja) 2011-04-14
JP5256159B2 JP5256159B2 (ja) 2013-08-07

Family

ID=44020907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225724A Active JP5256159B2 (ja) 2009-09-30 2009-09-30 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP5256159B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916420A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279774A (en) * 1975-12-26 1977-07-05 Toshiba Corp Forming method for lead frame for resin sealing
JPS5636161U (ja) * 1979-08-29 1981-04-07
JPS59191742U (ja) * 1983-06-06 1984-12-19 日本電気ホームエレクトロニクス株式会社 半導体装置
JPH06140558A (ja) * 1992-10-29 1994-05-20 Sanyo Electric Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279774A (en) * 1975-12-26 1977-07-05 Toshiba Corp Forming method for lead frame for resin sealing
JPS5636161U (ja) * 1979-08-29 1981-04-07
JPS59191742U (ja) * 1983-06-06 1984-12-19 日本電気ホームエレクトロニクス株式会社 半導体装置
JPH06140558A (ja) * 1992-10-29 1994-05-20 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916420A (zh) * 2019-05-08 2020-11-10 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP5256159B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
WO2012157584A1 (ja) 半導体装置とその製造方法
US9153519B2 (en) Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
US20170338189A1 (en) Insulated circuit board, power module and power unit
JP6366723B2 (ja) 半導体装置およびその製造方法
JP6481527B2 (ja) 半導体装置
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP6048238B2 (ja) 電子装置
JP5577221B2 (ja) リードフレーム及び半導体装置
JP6834815B2 (ja) 半導体モジュール
JP2019192667A5 (ja)
JP5256159B2 (ja) 半導体パッケージ
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP5522867B2 (ja) 半導体パッケージ
JP5793295B2 (ja) 半導体装置
JP4498966B2 (ja) 金属−セラミックス接合基板
JP5256177B2 (ja) 半導体パッケージ
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP5308979B2 (ja) 半導体パッケージ
JP7061949B2 (ja) 半導体装置
JP2007012725A (ja) 半導体装置
JP5145168B2 (ja) 半導体装置
JP5674537B2 (ja) 電気部品モジュール
CN213716878U (zh) 一种封装结构
JP5477260B2 (ja) 電子装置およびその製造方法
JP2012015263A (ja) ワイヤボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Ref document number: 5256159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3