JP2011077211A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2011077211A JP2011077211A JP2009225724A JP2009225724A JP2011077211A JP 2011077211 A JP2011077211 A JP 2011077211A JP 2009225724 A JP2009225724 A JP 2009225724A JP 2009225724 A JP2009225724 A JP 2009225724A JP 2011077211 A JP2011077211 A JP 2011077211A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- plate portion
- semiconductor package
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ダイパッド部3が、平板状に形成されて上面11aに半導体チップを接合する配置板部11、及び、配置板部11から屈曲して前記上面11aの上方に延びる立ち上がり部12と、その上端から該立ち上がり部12と逆向きに屈曲して前記上面11aに沿って配置板部11から離間する方向に延びる折り返し部13とからなる多重折曲部15を有して構成され、立ち上がり部12が、前記上面11aに対向するように配置板部の上面11aの周縁から外側に延びる仮想の延長線に対して90度以上の角度で屈曲され、多重折曲部15が封止樹脂6によって封止された半導体パッケージ1を提供する。
【選択図】図2
Description
また、この種の半導体パッケージには、半導体チップ101において生じた熱を効率よく外方に放熱するために、ダイパッド102の下面を封止樹脂103から外方に露出させたものもある。
より具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド102の上面に沿う方向(面方向)に膨張収縮する量の差が、ダイパッド102と封止樹脂103との間で特に大きくなるため、半導体チップ101とダイパッド102とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ101とダイパッド102とが剥離する。この剥離現象は、ダイパッド102の下面が外方に露出する構成の半導体パッケージにおいて特に生じ易い。
なお、従来では、例えばダイパッド102の上面に溝を形成し、この溝に封止樹脂103を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、このような構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に抑制できない、という問題がある。特に、ダイパッド102の厚さ寸法が薄くなるほど溝の深さ寸法も小さくなることから、溝と封止樹脂103との係合を十分に確保できないため、ダイパッド102と封止樹脂103との密着性が十分に得られず、前述した剥離現象が生じ易い。
また、封止樹脂に係合する多重折曲部は、平板状態のダイパッド部を屈曲することで構成されているため、従来のようにダイパッド上面に溝を形成する場合と比較して、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることが可能である。
この場合には、配置板部と立ち上がり部との空間領域における先細りの度合いが、一対の多重折曲部の間で互いに異なる。
図1,2に示すように、この実施形態に係る半導体パッケージ1は、半導体チップ2、ダイパッド部3、リード4及び接続子5を封止樹脂6により封止して大略構成されている。
半導体チップ2は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面2a及び下面2bに電極を有して構成されている。
ダイパッド部3及びリード4は、銅などの導電性の板材をプレス加工等してなるリードフレームによって構成されるものである。
配置板部11の上面11aの中央部には、半田14を介して半導体チップ2が接合されており、これによって、半導体チップ2とダイパッド部3とが電気的に接続されている。
これら立ち上がり部12及び折り返し部13は多重折曲部15を構成しており、この多重折曲部15は、半導体チップ2を挟み込む位置に一対形成されている。具体的には、配置板部11上の半導体チップ2を挟み込むように、平面視矩形状に形成された配置板部11の一方の対辺に沿う方向(X軸方向)の両端に一対設けられている。
ただし、配置板部11の上面11aに対する立ち上がり部12の上端の高さ位置は、一対の多重折曲部15A,15Bの間で互いに異なっている。また、配置板部11の上面11aに対する立ち上がり部12の第一屈曲角度θも、一対の多重折曲部15A,15Bの間で互いに異なる。言い換えれば、第一空間領域21の先細り度合いが一対の多重折曲部15A,15Bの間で互いに異なっている。
また、X軸方向に沿う折り返し部13の長さ寸法についても、一対の多重折曲部15A,15Bの間で互いに異なる。なお、本実施形態においては、配置板部11の一端側に設けられた一方の折り返し部13Aの長さ寸法が、配置板部11の他端側に設けられた他方の折り返し部13Bの長さ寸法よりも短く設定されている。
図1,2に示すように、リード4は、一方の折り返し部13Aの端部に対して間隔をあけて複数(図示例では2つ)配されており、それぞれ吊りリード8に平行してダイパッド部本体7から離間するようにY軸方向に延びている。また、各リード4は、吊りリード8や一方の折り返し部13Aと同じ高さ位置に配されている。
封止樹脂6は、半導体チップ2、ダイパッド部本体7及び接続子5を埋設するように形成されており、リード4及び吊リード8の延出方向先端側だけが封止樹脂6の外側に突出している。さらに詳細に説明すれば、封止樹脂6は、配置板部11と立ち上がり部12との間の狭窄な第一空間領域21や、立ち上がり部12と折り返し部13との狭窄な第二空間領域22にそれぞれ入り込んでおり、これによって、多重折曲部15に係合している。
特に、本実施形態の半導体パッケージ1では、多重折曲部15が半導体チップ2を挟み込む位置に一対形成されると共に、各立ち上がり部12の高さ位置が半導体チップ2の上面2aよりも高く設定されているため、封止樹脂6のうち配置板部11上に位置して半導体チップ2を埋設する部分(例えば図2において第一空間領域21を含むチップ封止部分23)が、配置板部11に対して一対の多重折曲部15の配列方向(X軸方向)に膨張収縮することを特に抑制できる。すなわち、封止樹脂6と配置板部11との間でこの配列方向に膨張収縮する量の差を著しく減少させることができる。
また、半導体チップ2とダイパッド部3との剥離防止に寄与する多重折曲部15は、ダイパッド部3の屈曲によって構成されるため、ダイパッド部3の厚さ寸法が薄く設定されても、半導体チップ2の剥離防止を容易に図ることができる。
なお、立ち上がり部12に対して配置板部11や折り返し部13を90度未満の角度で折り曲げた半導体パッケージでは、半導体パッケージの加熱冷却によって封止樹脂6が配置板部11よりもX軸方向に大きく膨張しようとする際に、膨張する封止樹脂6によって立ち上がり部12が配置板部11の外側に押される等して、立ち上がり部12に対する配置板部11や折り返し部13の屈曲角度θ,φが大きくなってしまう。このため、前述した封止樹脂6と配置板部11との相対的な膨張収縮を抑えることはできない。
さらに、一対の多重折曲部15は、配置板部11のX軸方向の両端に設けられるとしたが、少なくとも半導体チップ2を挟み込むように配置板部11の面に沿う任意の一方向の両端に一対設けられていればよい。すなわち、一対の多重折曲部15は、例えば、配置板部11の他方の対辺に沿う方向(Y軸方向)に設けられてもよい。また、多重折曲部15は、例えばX軸方向の両端及びY軸方向の両端に一対ずつ設けられていてもよい。
このような構成であっても、封止樹脂6が多重折曲部15に係合していることから、配置板部11と封止樹脂6との間でこれらが膨張収縮する量の差を大きく減少させることが可能である。特に、多重折曲部15における2つの空間領域21,22は、配置板部11の面に沿って半導体チップ2と多重折曲部15とを配列した方向(配列方向、図示例におけるX軸方向)において互いに逆向きに先細る形状を呈しているため、封止樹脂6と配置板部11との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。
2 半導体チップ
3 ダイパッド部
4 リード
5 接続子
6 封止樹脂
11 配置板部
12,12A、12B 立ち上がり部
13,13A、13B 折り返し部
14 半田
15,15A、15B 多重折曲部
21 第一空間領域
22 第二空間領域
L1 仮想の延長線
θ,θA,θB 第一屈曲角度(屈曲角度)
φ,φA,φB 第二屈曲角度
Claims (5)
- 板材によって形成されたダイパッド部と、該ダイパッド部のうち平板状に形成された配置板部の上面に半田を介して接合される半導体チップと、これらダイパッド部及び半導体チップを封止する封止樹脂とを備え、
前記ダイパッド部が、前記配置板部から屈曲して前記上面の上方に延びる立ち上がり部と、該立ち上がり部の上端から該立ち上がり部と逆向きに屈曲して前記上面に沿って前記配置板部から離間する方向に延びる折り返し部とからなる多重折曲部を有して構成され、
前記立ち上がり部が、前記上面に対向するように前記配置板部の上面の周縁から外側に延びる仮想の延長線に対して90度以上の角度で屈曲され、
前記多重折曲部が、封止樹脂によって封止されていることを特徴とする半導体パッケージ。 - 前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことを特徴とする請求項1に記載の半導体パッケージ。
- 前記多重折曲部が、前記半導体チップを挟み込む位置に一対形成されていることを特徴とする請求項1又は請求項2に記載の半導体パッケージ。
- 前記上面に対する前記立ち上がり部の上端の高さ位置が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項3に記載の半導体パッケージ。
- 前記上面に対する前記立ち上がり部の屈曲角度が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項3又は請求項4に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225724A JP5256159B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225724A JP5256159B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013047334A Division JP5522867B2 (ja) | 2013-03-08 | 2013-03-08 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077211A true JP2011077211A (ja) | 2011-04-14 |
JP5256159B2 JP5256159B2 (ja) | 2013-08-07 |
Family
ID=44020907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225724A Active JP5256159B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5256159B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916420A (zh) * | 2019-05-08 | 2020-11-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5279774A (en) * | 1975-12-26 | 1977-07-05 | Toshiba Corp | Forming method for lead frame for resin sealing |
JPS5636161U (ja) * | 1979-08-29 | 1981-04-07 | ||
JPS59191742U (ja) * | 1983-06-06 | 1984-12-19 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置 |
JPH06140558A (ja) * | 1992-10-29 | 1994-05-20 | Sanyo Electric Co Ltd | 半導体装置 |
-
2009
- 2009-09-30 JP JP2009225724A patent/JP5256159B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5279774A (en) * | 1975-12-26 | 1977-07-05 | Toshiba Corp | Forming method for lead frame for resin sealing |
JPS5636161U (ja) * | 1979-08-29 | 1981-04-07 | ||
JPS59191742U (ja) * | 1983-06-06 | 1984-12-19 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置 |
JPH06140558A (ja) * | 1992-10-29 | 1994-05-20 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916420A (zh) * | 2019-05-08 | 2020-11-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5256159B2 (ja) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
US20170338189A1 (en) | Insulated circuit board, power module and power unit | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP6481527B2 (ja) | 半導体装置 | |
JP6363825B2 (ja) | 半導体装置及びリードフレーム | |
JP6048238B2 (ja) | 電子装置 | |
JP5577221B2 (ja) | リードフレーム及び半導体装置 | |
JP6834815B2 (ja) | 半導体モジュール | |
JP2019192667A5 (ja) | ||
JP5256159B2 (ja) | 半導体パッケージ | |
JP4722514B2 (ja) | 半導体装置および該半導体装置用絶縁基板 | |
JP5522867B2 (ja) | 半導体パッケージ | |
JP5793295B2 (ja) | 半導体装置 | |
JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
JP5256177B2 (ja) | 半導体パッケージ | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP7061949B2 (ja) | 半導体装置 | |
JP2007012725A (ja) | 半導体装置 | |
JP5145168B2 (ja) | 半導体装置 | |
JP5674537B2 (ja) | 電気部品モジュール | |
CN213716878U (zh) | 一种封装结构 | |
JP5477260B2 (ja) | 電子装置およびその製造方法 | |
JP2012015263A (ja) | ワイヤボンディング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5256159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |