JP2707906B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2707906B2
JP2707906B2 JP3116392A JP3116392A JP2707906B2 JP 2707906 B2 JP2707906 B2 JP 2707906B2 JP 3116392 A JP3116392 A JP 3116392A JP 3116392 A JP3116392 A JP 3116392A JP 2707906 B2 JP2707906 B2 JP 2707906B2
Authority
JP
Japan
Prior art keywords
pad
pads
integrated circuit
semiconductor integrated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3116392A
Other languages
English (en)
Other versions
JPH05235090A (ja
Inventor
義春 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3116392A priority Critical patent/JP2707906B2/ja
Publication of JPH05235090A publication Critical patent/JPH05235090A/ja
Application granted granted Critical
Publication of JP2707906B2 publication Critical patent/JP2707906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にそのパッドの配置および形状に関する。
【０００２】
【従来の技術】従来、半導体集積回路におけるパッド配
置および形状は、特にパッケージがＴＣＰ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）の場合、チップ内に
おけるパッド部占有面積を小さくするため、図２または
図３に示したものが用いられていた。
【０００３】従来、チップ１０ａパッドに接続されるＴ
ＣＰのインナーリード６のピッチは、およそ９０μｍ〜
１５０μｍ程度であり、１辺が１００μｍ程度の正方形
パッド３，４と接続するには、パッド間の寸法マージン
が不足するため、図２に示す様な、千鳥状にパッド３，
４を並列配列にしていることが多かった。
【０００４】また、図３の様に長方形のパッド５を並列
配置し、インナーリード６のピッチとパッドピッチとを
合せ、かつインナーリード６とパッド５の接続面積を確
保しようとする場合もあった。
【０００５】
【発明が解決しようとする課題】この従来のパッド配置
および形状では、インナーリードのピッチが８０μｍ程
度以下になると、チップ面積を小さくするためには効率
的ではない。
【０００６】本発明の目的は、このような問題を解決
し、チップ面積を小さくした半導体集積回路を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、１辺の長さが他辺の長さよりも長い横長の長
方形パッドと一辺の長さが他辺の長さよりも短い縦長の
長方形パッドとが並列かつ交互に配置されたことを特徴
とする。
【０００８】
【実施例】図１は本発明の一実施例のパッド配置図であ
る。本実施例において、パッド１とパッド２の位置関係
は、並列かつ交互になっており、パッド１の形状はＸ軸
の方がＹ軸より短かくＸ1 ≦Ｙ1 、またパッド２の形状
はＹ軸の方がＸ軸よりも短かくＸ2 ≧Ｙ2 であり、それ
ら２つのパッド１，２を基本としその基本となるパッド
を数段配列するためチップサイズを縮小できる構造とな
っている。なお、各パッド１，２からはインナーリード
６に接続される。
【０００９】パッドを並列かつ交互に配置する場合、一
列目のパッド１の間にはＴＣＰのインナーリード６が配
置されるため、パッド−インナーリード間の距離を設計
マージンとして一定以上とる必要がある。また、二列目
のパット２の間にはインナーリード６が配置されないた
め、パッド−インナーリード間のマージンをとる必要が
ない。従って、一列目のパッド１はチップ１０の長辺に
対して縦長に、二列目のパッド２は横長に配置するのが
パッドのレイアウトとして最も面積効率が高くなる方法
となる。
【００１０】例えば、２４０出力の半導体集積回路の場
合、チップサイズを１５ｍｍ×５ｍｍとし、チップの相
対する長辺に１２０個づつパッドが並ぶとする従来例
（図２）のパッドサイズを０．１２ｍｍ×０．１２ｍｍ
とし、本実施例のパッドサイズを０．８ｍｍ×０．１８
ｍｍ，０．１２ｍｍ×０．１２ｍｍとすると、Ｘ方向に
０．０４ｍｍ×６０＝２．４ｍｍだけ短くなり、Ｙ方向
は０．０６×２＝０．１２ｍｍだけ長くなる。従って、
チップサイズは１２．６×５．１２＝６４．５１２ｍｍ
2 となり、１４％近く縮小したことになる。
【００１１】
【発明の効果】以上説明したように本発明は、従来のパ
ッド配置および形状に比べてチップサイズを１０〜２０
％縮小できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のパッド配置図。
【図２】従来の半導体集積回路の一例のパッド配置図。
【図３】従来の他の半導体集積回路のパッド配置図。
【符号の説明】
１〜５ パッド ６ ＴＣＰのインナーリード １０ チップ Ｘ1 〜5 パッド１〜５のＸ方向の長さ Ｙ1 〜5 パッド１〜５のＹ方向の長さ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 一辺の長さが他辺の長さよりも長い横長
    の長方形のパッドと一辺の長さが他辺の長さよりも短か
    い縦長の長方形のパッドとが交互に並列に配置されたこ
    とを特徴とする半導体装置。
JP3116392A 1992-02-19 1992-02-19 半導体集積回路 Expired - Fee Related JP2707906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3116392A JP2707906B2 (ja) 1992-02-19 1992-02-19 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3116392A JP2707906B2 (ja) 1992-02-19 1992-02-19 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH05235090A JPH05235090A (ja) 1993-09-10
JP2707906B2 true JP2707906B2 (ja) 1998-02-04

Family

ID=12323774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3116392A Expired - Fee Related JP2707906B2 (ja) 1992-02-19 1992-02-19 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2707906B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
JPH11297759A (ja) * 1998-04-08 1999-10-29 Seiko Epson Corp 半導体チップの実装構造および液晶表示装置
US6784558B2 (en) * 1999-12-30 2004-08-31 Intel Corporation Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads

Also Published As

Publication number Publication date
JPH05235090A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
US4530002A (en) Connection lead arrangement for a semiconductor device
JP3305664B2 (ja) 半導体装置
US6268643B1 (en) Lead frame device for delivering electrical power to a semiconductor die
JP3831593B2 (ja) マルチチップモジュール
JPH04116859A (ja) 半導体装置
JP2707906B2 (ja) 半導体集積回路
JPH0870090A (ja) 半導体集積回路
KR19980025471A (ko) 반도체 칩 구조
JPS6035524A (ja) 半導体装置
US6323548B1 (en) Semiconductor integrated circuit device
US5468991A (en) Lead frame having dummy leads
JP2943511B2 (ja) 半導体装置
JPH061801B2 (ja) リ−ドフレ−ム
JP2007103792A (ja) 半導体装置
US6242812B1 (en) CSP pin configuration compatible with TSOP pin configuration
JPS60150660A (ja) 半導体装置
JPH04177846A (ja) 半導体装置
JPH04199721A (ja) ワイヤボンディグ方式半導体装置
JPS60134429A (ja) 半導体装置
JP3075858B2 (ja) 半導体集積回路装置
JPS59105349A (ja) 集積回路装置
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JPH0574844A (ja) 半導体チツプ
JP2546527B2 (ja) 半導体装置
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970916

LAPS Cancellation because of no payment of annual fees