CN111725075A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN111725075A
CN111725075A CN202010175930.6A CN202010175930A CN111725075A CN 111725075 A CN111725075 A CN 111725075A CN 202010175930 A CN202010175930 A CN 202010175930A CN 111725075 A CN111725075 A CN 111725075A
Authority
CN
China
Prior art keywords
terminal
terminals
semiconductor device
tie bar
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010175930.6A
Other languages
English (en)
Inventor
横山脩平
杉町诚也
长谷川真纪
山口公辅
柴田祥吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111725075A publication Critical patent/CN111725075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明目的是提供可提高向基板的安装性的半导体装置的制造方法及半导体装置。本发明涉及的半导体装置的制造方法具有以下工序：(a)准备引线框(9)，引线框具有与2个端子连接的功率芯片用管芯焊盘(12)、与1个端子连接的控制元件用管芯焊盘(13)和将包含2个端子在内的多个端子间连结的系杆部(14、15)；(b)将功率芯片(2)及续流二极管(3)载置于功率芯片用管芯焊盘(12)，将IC(10、11)载置于控制元件用管芯焊盘(13)；(c)以系杆部(14、15)露出至外部且包含2个端子以及1个端子在内的多个端子凸出至外侧的方式通过模塑树脂(8)进行封装；以及(d)以保留将2个端子连结的系杆部(14)的方式去除系杆部(14、15)。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及半导体装置的制造方法及半导体装置。
背景技术
以往，公开了在1个管芯焊盘连接了2个端子的半导体装置(例如，参照专利文献1)。
专利文献1：日本特开2016-111088号公报
在将专利文献1所公开的半导体装置用于大功率用途的情况下，为了确保绝缘距离以及空间距离，需要扩大在半导体装置设置的功率侧端子的端子间距。这里，功率侧端子是指与对作为开关元件的功率芯片进行载置的管芯焊盘连接的端子。在扩大功率侧端子的端子间距的情况下，由于制造上的原因，需要在功率侧端子之间设置系杆部，但是为了减少管芯焊盘的颤振，必须使从管芯焊盘至系杆部为止的框架的连接宽度变宽。但是，由于加工上的原因，需要使连接宽度和功率侧端子的粗细一致，因此，如果使连接宽度变宽，则功率侧端子也变粗。其结果是，不能使功率侧端子的粗细与控制侧端子的粗细一致。因此，在将半导体装置安装于基板时，产生以下问题，即，没有对功率侧端子以及控制侧端子这两者施加均匀的应力、或者焊料的熔化状态在功率侧端子和控制侧端子不均匀等，半导体装置向基板的安装性变差。这里，控制侧端子是指与载置对功率芯片进行控制的IC(IntegratedCircuit)的管芯焊盘(die pad)连接的端子。
发明内容
本发明就是为了解决这样的问题而提出的，其目的在于，提供一种能够提高向基板的安装性的半导体装置的制造方法以及半导体装置。
为了解决上述课题，本发明涉及的半导体装置的制造方法具有以下工序：(a)准备引线框，该引线框具有开关元件用管芯焊盘、控制元件用管芯焊盘和系杆部，该开关元件用管芯焊盘与在俯视观察时配置于一边侧的2个端子连接，该控制元件用管芯焊盘连接至在与一边相对的另一边侧配置的1个端子，该系杆部将至少包含2个端子在内的多个端子间连结；(b)将开关元件以及二极管元件载置于开关元件用管芯焊盘，将对开关元件进行控制的控制元件载置于控制元件用管芯焊盘；(c)以系杆部露出至外部且包含2个端子以及1个端子在内的多个端子凸出至外侧的方式，通过模塑树脂将开关元件、二极管元件以及控制元件封装；(d)以及以保留将2个端子连结的系杆部的方式去除系杆部。
发明的效果
根据本发明，半导体装置的制造方法具有以下工序：(a)准备引线框，该引线框具有开关元件用管芯焊盘、控制元件用管芯焊盘和系杆部，该开关元件用管芯焊盘与在俯视观察时配置于一边侧的2个端子连接，该控制元件用管芯焊盘连接至在与一边相对的另一边侧配置的1个端子，该系杆部将至少包含2个端子在内的多个端子间连结；(b)将开关元件以及二极管元件载置于开关元件用管芯焊盘，将对开关元件进行控制的控制元件载置于控制元件用管芯焊盘；(c)以系杆部露出至外部且包含2个端子以及1个端子在内的多个端子凸出至外侧的方式，通过模塑树脂将开关元件、二极管元件以及控制元件封装；(d)以及以保留将2个端子连结的系杆部的方式去除系杆部，因此，能够提高向基板的安装性。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的结构的一个例子的剖面图。
图2是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的流程图。
图3是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的俯视图。
图4是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的俯视图。
图5是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的俯视图。
图6是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的侧视图。
图7是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的俯视图。
图8是表示本发明的实施方式1涉及的半导体装置的一个例子的侧视图。
图9是表示本发明的实施方式2涉及的半导体装置的制造工序的一个例子的俯视图。
图10是表示本发明的实施方式2涉及的半导体装置的制造工序的一个例子的俯视图。
图11是表示本发明的实施方式2涉及的半导体装置的制造工序的一个例子的俯视图。
图12是表示本发明的实施方式2涉及的半导体装置的一个例子的侧视图。
图13是表示本发明的实施方式3涉及的半导体装置的制造工序的一个例子的俯视图。
图14是表示本发明的实施方式3涉及的半导体装置的制造工序的一个例子的俯视图。
图15是表示本发明的实施方式3涉及的半导体装置的制造工序的一个例子的俯视图。
图16是表示本发明的实施方式3涉及的半导体装置的一个例子的侧视图。
标号的说明
1功率侧端子，2功率芯片，3续流二极管，4控制侧端子，5IC，6自举二极管，7导线，8模塑树脂，9引线框，10高压IC，11低压IC，12功率芯片用管芯焊盘，13控制元件用管芯焊盘，14系杆部，15系杆部。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。
＜实施方式1＞
图1是表示本实施方式1涉及的半导体装置的结构的一个例子的剖面图。
如图1所示，半导体装置具有：作为开关元件的功率芯片2、作为二极管元件的续流二极管3、对功率芯片2进行控制的作为控制元件的IC 5、以及自举二极管6。功率芯片2以及续流二极管3载置于管芯焊盘，功率侧端子1与该管芯焊盘连接。IC 5以及自举二极管6载置于管芯焊盘，控制侧端子4与该管芯焊盘连接。功率芯片2、续流二极管3以及IC 5由导线7连接。
另外，功率芯片2、续流二极管3、IC 5以及自举二极管6由模塑树脂8封装。功率侧端子1以及控制侧端子4在模塑树脂8从相对的侧面凸出至外侧。
这样，本实施方式1涉及的半导体装置是通过模塑树脂8封装的功率用表面安装型封装体，是用于大功率用途的功率半导体装置。
图2是表示本实施方式1涉及的半导体装置的制造工序的一个例子的流程图。此外，下面说明的步骤S1、步骤S2以及步骤S3的顺序并不限于此，也可以是任意的顺序。
在步骤S1的功率芯片管芯键合工序中，如图3所示，在作为开关元件用管芯焊盘的功率芯片用管芯焊盘12之上载置功率芯片2，将功率芯片2和功率芯片用管芯焊盘12电连接。在图3的例子中，在纸面的上下方向设置有6个功率芯片2。功率芯片用管芯焊盘12是引线框9的一部分。
在步骤S2的二极管管芯键合工序中，如图3所示，在功率芯片用管芯焊盘12之上载置续流二极管3，将续流二极管3和功率芯片用管芯焊盘12电连接。在图3的例子中，在纸面的上下方向设置有6个续流二极管3。功率芯片用管芯焊盘12是引线框9的一部分。
此外，在步骤S2中，也可以在控制元件用管芯焊盘13之上载置自举二极管6，将自举二极管6与控制元件用管芯焊盘13电连接。在图3的例子中，在纸面的上下方向设置有3个自举二极管6。控制元件用管芯焊盘13是引线框9的一部分。
在步骤S3的IC管芯键合工序中，如图3所示，将高压IC 10以及低压IC 11载置于管芯焊盘之上，将高压IC 10以及低压IC 11与管芯焊盘电连接。此外，高压IC 10以及低压IC11相当于图1所示的IC 5。
在步骤S4的导线键合工序中，如图3所示，功率芯片2与续流二极管3、功率芯片2与高压IC 10、功率芯片2与低压IC 11、高压IC 10与自举二极管6等通过导线7电连接。
在步骤S5的传递模塑工序中，如图3所示，以使系杆部14以及系杆部15露出且各端子凸出至外侧的方式，通过模塑树脂8将功率芯片2、续流二极管3、高压IC 10、低压IC 11以及自举二极管6封装。
在传递模塑工序后，P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子从模塑树脂8的同一侧面凸出至外侧。P1端子以及P2端子与一个功率芯片用管芯焊盘12连接。UP1端子以及UP2端子与一个功率芯片用管芯焊盘12连接。VP1端子以及VP2端子与一个功率芯片用管芯焊盘12连接。WP1端子以及WP2端子与一个功率芯片用管芯焊盘12连接。此外，P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子以及WP2端子相当于图1所示的功率侧端子1。
另外，VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子从模塑树脂8的同一侧面凸出至外侧。此外，VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子相当于图1所示的控制侧端子4。
P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子与VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子在模塑树脂8从相对的侧面凸出至外侧。即，如图3所示，P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子在俯视观察时配置于引线框9的一边侧。另外，VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子在俯视观察时配置于引线框9的与一边相对的另一边侧。
在步骤S6的系杆切割工序中，以保留将P1端子以及P2端子连结的系杆部14、将UP1端子以及UP2端子连结的系杆部14、将VP1端子以及VP2端子连结的系杆部14、将WP1端子以及WP2端子连结的系杆部14的方式，切断、去除将P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子这些端子之间连结的系杆部14。即，去除图3中标记了阴影的系杆部14。
另外，切断、去除将包含VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子在内的多个端子间连结的系杆部15。即，去除图3中标记了阴影的系杆部15。
在步骤S7的引线切割工序中，将引线框9的外周部分切断、去除。图4是表示引线切割工序后的半导体装置的一个例子的俯视图。如图4所示，P1端子以及P2端子通过系杆部14连结，UP1端子以及UP2端子通过系杆部14连结，VP1端子以及VP2端子通过系杆部14连结，WP1端子以及WP2端子通过系杆部14连结。其他的各端子独立地从模塑树脂8凸出。
在步骤S8的引线成形工序中，通过将图4所示的引线切割工序后的各端子弯曲，从而使各端子成为期望的形状。此时，对于P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子以及WP2端子，能够将图5、6所示的阴影部弯曲。对于其他端子，弯曲的部位没有限制。
图7、8表示引线成形工序后的半导体装置的一个例子。此外，图7示出从图5的纸面背侧观察近端侧时的半导体装置。如图7所示，P1端子以及P2端子、UP1端子以及UP2端子、VP1端子以及VP2端子、WP1端子以及WP2端子分别由系杆部14连结。
根据以上记载，根据本实施方式1，由于在功率芯片用管芯焊盘12连接有2个功率侧端子1，所以能够减少在图2所示的步骤S5的传递模塑工序中通过模塑树脂8封装时产生的功率芯片用管芯焊盘12的颤振。由此，能够使在功率芯片用管芯焊盘12的下侧设置的未图示的树脂的厚度变薄，因此散热性提高。
由于P1端子以及P2端子、UP1端子以及UP2端子、VP1端子以及VP2端子、WP1端子以及WP2端子分别通过系杆部14连结，因此，提高了通电能力。
由于P1端子以及P2端子、UP1端子以及UP2端子、VP1端子以及VP2端子、WP1端子以及WP2端子分别通过系杆部14连结，因此能够将P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子以及WP2端子设为期望的粗细。由此，能够使将P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子以及WP2端子弯曲的部位的粗细一致，能够提高加工性。
由于P1端子以及P2端子、UP1端子以及UP2端子、VP1端子以及VP2端子、WP1端子以及WP2端子分别通过系杆部14连结，因此容易使功率侧端子1的粗细与控制侧端子4的粗细一致。由此，能够使功率侧端子1的数量与控制侧端子4的数量接近，因此在将半导体装置安装于基板时，对功率侧端子1以及控制侧端子4这两者施加均匀的应力或者焊料的熔化状态在功率侧端子1以及控制侧端子4变得均匀等，半导体装置向基板的安装性提高。
＜实施方式2＞
在本实施方式2中，特征在于，在图2所示的步骤S6的系杆切割工序中，切断、去除将P1端子以及P2端子、UP1端子以及UP2端子、VP1端子以及VP2端子、WP1端子以及WP2端子分别连结的系杆部14。由于除此以外的半导体装置的结构以及半导体装置的制造方法与实施方式1相同，因此这里省略详细的说明。
图9是表示本实施方式2涉及的半导体装置的制造工序的一个例子的俯视图，示出系杆切割工序的一个例子。
如图9所示，在系杆切割工序中，切断、去除将P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子这些端子之间连结的系杆部14。即，去除图9中标记了阴影的系杆部14。
另外，切断、去除将包含VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子及VS(W)端子在内的多个端子间连结的系杆部15。即，去除图9中标记了阴影的系杆部15。
在系杆切割工序后，在图2所示的步骤S7的引线切割工序中，将引线框9的外周部分切断、去除。图10是表示引线切割工序后的半导体装置的一个例子的俯视图。如图10所示，各端子独立地从模塑树脂8凸出。
图11、12表示图2所示的步骤S8的引线成形工序后的半导体装置的一个例子。此外，图11示出从图9、10的纸面背侧观察近端侧时的半导体装置。系杆切割工序后的P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子分别在图11的虚线的圆所示的部位具有在系杆切割工序中形成的系杆切割痕迹。
根据以上记载可知，根据本实施方式2，由于各端子之间未通过系杆部14连结，因此在图2所示的步骤S8的引线成形工序中端子的弯曲加工变得容易。特别是，P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子以及WP2端子在实施方式1中弯曲的部位存在限制，但在本实施方式2中弯曲的部位没有限制。
由于各端子间未通过系杆部14连结，因此在将半导体装置安装于基板时，在功率侧端子1以及控制侧端子4这两方施加均匀的应力或者焊料的熔化状态在功率侧端子1和控制侧端子4变得均匀等，半导体装置向基板的安装性提高。
＜实施方式3＞
在实施方式1、2中，说明了半导体装置是用于大功率用途的功率半导体装置的情况。在本实施方式3中，说明不是大功率用途的半导体装置。具体地，在本实施方式3中，特征在于，P2端子、UP2端子、VP2端子以及WP2端子为不是通电用端子的哑端子。除此以外的半导体装置的结构以及半导体装置的制造方法与实施方式1或实施方式2相同，因此这里省略详细的说明。
图13是表示本实施方式3涉及的半导体装置的制造工序的一个例子的俯视图，示出系杆切割工序的一个例子。
如图13所示，P2端子、UP2端子、VP2端子以及WP2端子是比P1端子、UP1端子、VP1端子以及WP1端子短的哑端子。在系杆切割工序中，切断、去除将P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子这些端子之间连结的系杆部14。即，去除图13中标记了阴影的系杆部14。
另外，切断、去除将包含VB(U)端子、VS(U)端子、VB(V)端子、VS(V)端子、VB(W)端子以及VS(W)端子在内的多个端子间连结的系杆部15。即，去除图13中标记了阴影的系杆部15。
在系杆切割工序后，在图2所示的步骤S7的引线切割工序中，将引线框9的外周部分切断、去除。图14是表示引线切割工序后的半导体装置的一个例子的俯视图。
图15、16表示图2所示的步骤S8的引线成形工序后的半导体装置的一个例子。此外，图15示出从图13、14的纸面背侧观察近端侧时的半导体装置。系杆切割工序后的P1端子、P2端子、UP1端子、UP2端子、VP1端子、VP2端子、WP1端子、WP2端子、UN端子、VN端子以及WN端子分别在图15的虚线的四边形所示的部位具有在系杆切割工序中形成的系杆切割痕迹。
根据以上记载，根据本实施方式3，在即使与功率芯片用管芯焊盘12连接的端子只有1个，通电能力也足够的情况下，使与功率芯片用管芯焊盘12连接的2个中的1个为哑端子，不将该哑端子用于向基板的安装。由此，能够防止在基板配置不需要的端子。
在引线成形工序中，哑端子不弯曲。即，由于需要弯曲的端子数量以哑端子的数量减少，所以弯曲加工变得容易。
＜实施方式4＞
在本实施方式4中，特征在于，实施方式1～3涉及的半导体装置所具有的功率芯片2以及续流二极管3由宽带隙半导体构成。这里，作为宽带隙半导体，例如存在SiC以及GaN等。除此以外的半导体装置的结构以及半导体装置的制造方法与实施方式1～3的任意者相同，因此这里省略详细的说明。
就由宽带隙半导体构成的功率芯片2以及续流二极管3而言，耐电压性高且容许电流密度也高，因此功率芯片2以及续流二极管3能够小型化。因此，具有小型化的功率芯片2以及续流二极管3的半导体装置能够小型化。
由宽带隙半导体构成的功率芯片2以及续流二极管3的耐热性高，所以散热器的散热鳍片能够小型化。
由宽带隙半导体构成的功率芯片2以及续流二极管3的电力损耗低，因此功率芯片2以及续流二极管3能够高效率化，进而半导体装置能够高效率化。
优选功率芯片2以及续流二极管3这两者由宽带隙半导体构成，但也可以是功率芯片2以及续流二极管3中的某一个由宽带隙半导体构成，在该情况下也得到与上述同样的效果。
此外，本发明在其发明的范围内，能够自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。

Claims (10)

1.一种半导体装置的制造方法，其具有以下工序：
(a)准备引线框，该引线框具有开关元件用管芯焊盘、控制元件用管芯焊盘和系杆部，该开关元件用管芯焊盘与在俯视观察时配置于一边侧的2个端子连接，该控制元件用管芯焊盘连接至在与所述一边相对的另一边侧配置的1个端子，该系杆部将至少包含所述2个端子在内的多个端子间连结；
(b)将开关元件以及二极管元件载置于所述开关元件用管芯焊盘，将对所述开关元件进行控制的控制元件载置于所述控制元件用管芯焊盘；
(c)以所述系杆部露出至外部且包含所述2个端子以及所述1个端子在内的多个端子凸出至外侧的方式，通过模塑树脂将所述开关元件、所述二极管元件以及所述控制元件封装；以及
(d)以保留将所述2个端子连结的所述系杆部的方式去除所述系杆部。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述工序(d)中，去除全部的所述系杆部。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述工序(d)中，所述2个端子中的一个端子是比另一个端子短的哑端子。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述开关元件以及所述二极管元件中的至少一方由宽带隙半导体构成。
5.一种半导体装置，其具有：
开关元件以及二极管元件，它们载置于与在俯视观察时配置于一边侧的2个端子连接的开关元件用管芯焊盘；
控制元件，其载置于控制元件用管芯焊盘，对所述开关元件进行控制，该控制元件用管芯焊盘连接至在与所述一边相对的另一边侧配置的1个端子；
系杆部，其将所述2个端子间连结；以及
模塑树脂，其以所述系杆部露出至外部且包含所述2个端子以及所述1个端子在内的多个端子凸出至外侧的方式，将所述开关元件、所述二极管元件以及所述控制元件封装。
6.根据权利要求5所述的半导体装置，其特征在于，
所述2个端子中的一个端子是比另一个端子短的哑端子。
7.根据权利要求5或6所述的半导体装置，其特征在于，
所述开关元件以及所述二极管元件中的至少一方由宽带隙半导体构成。
8.一种半导体装置，其特征在于，具有：
开关元件以及二极管元件，它们载置于与在俯视观察时配置于一边侧的2个端子连接的开关元件用管芯焊盘；
控制元件，其载置于控制元件用管芯焊盘，对所述开关元件进行控制，该控制元件用管芯焊盘连接至在与所述一边相对的另一边侧配置的1个端子；以及
模塑树脂，其以包含所述2个端子以及所述1个端子在内的多个端子凸出至外侧的方式，将所述开关元件、所述二极管元件以及所述控制元件封装，
所述2个端子具有系杆切割痕迹。
9.根据权利要求8所述的半导体装置，其特征在于，
所述2个端子中的一个端子是比另一个端子短的哑端子。
10.根据权利要求8或9所述的半导体装置，其特征在于，
所述开关元件以及所述二极管元件中的至少一方由宽带隙半导体构成。
CN202010175930.6A 2019-03-19 2020-03-13 半导体装置的制造方法及半导体装置 Pending CN111725075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-051337 2019-03-19
JP2019051337A JP7145798B2 (ja) 2019-03-19 2019-03-19 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
CN111725075A true CN111725075A (zh) 2020-09-29

Family

ID=72334393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010175930.6A Pending CN111725075A (zh) 2019-03-19 2020-03-13 半导体装置的制造方法及半导体装置

Country Status (4)

Country Link
US (1) US11302569B2 (zh)
JP (1) JP7145798B2 (zh)
CN (1) CN111725075A (zh)
DE (1) DE102020203167A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112735A1 (ja) * 2021-12-17 2023-06-22 ローム株式会社 電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141579A1 (en) * 2002-01-28 2003-07-31 Yoshinori Oda Lead frame for resin-molded semiconductor device
CN105679728A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245054A (ja) * 1985-08-21 1987-02-27 Nec Corp 半導体装置
JPS62205653A (ja) * 1986-03-06 1987-09-10 Mitsui Haitetsuku:Kk リ−ドフレ−ムおよび半導体装置の製造方法
JPH02222568A (ja) * 1989-02-23 1990-09-05 Hitachi Ltd 半導体装置およびその製造方法、並びにその半導体装置の位置合わせ方法および位置合わせ装置
JP2832852B2 (ja) * 1990-02-28 1998-12-09 株式会社日立製作所 半導体装置
CN105185752B (zh) * 2010-05-12 2019-03-19 瑞萨电子株式会社 半导体器件及其制造方法
US20180040487A1 (en) * 2015-07-02 2018-02-08 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP6610568B2 (ja) * 2017-01-16 2019-11-27 株式会社デンソー 半導体装置
JP6750514B2 (ja) * 2017-01-18 2020-09-02 株式会社デンソー 半導体装置
JP7006120B2 (ja) * 2017-10-19 2022-01-24 株式会社デンソー リードフレーム
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141579A1 (en) * 2002-01-28 2003-07-31 Yoshinori Oda Lead frame for resin-molded semiconductor device
CN105679728A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体装置

Also Published As

Publication number Publication date
JP7145798B2 (ja) 2022-10-03
US20200303237A1 (en) 2020-09-24
US11302569B2 (en) 2022-04-12
DE102020203167A1 (de) 2020-09-24
JP2020155532A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
US8610263B2 (en) Semiconductor device module
US10074620B2 (en) Semiconductor package with integrated output inductor using conductive clips
US11189547B2 (en) Semiconductor module and semiconductor module manufacturing method
US9911679B2 (en) Semiconductor package with integrated output inductor on a printed circuit board
JP2007234690A (ja) パワー半導体モジュール
CN106024773B (zh) 包括多层级载体的化合物半导体装置
CN111725075A (zh) 半导体装置的制造方法及半导体装置
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
JP7090494B2 (ja) 半導体装置および半導体装置の製造方法
JP7209615B2 (ja) 半導体装置
JP5676413B2 (ja) 電力用半導体装置
US11626353B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN102074539A (zh) 半导体器件的封装
JP2003046035A (ja) パワー半導体装置
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
US20220328383A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7270576B2 (ja) 半導体装置
US10847489B2 (en) Semiconductor device
CN216288399U (zh) 半导体器件组件
US20210375728A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
CN116403997A (zh) 半导体装置
CN109671687B (zh) 功率模块
US20200303338A1 (en) Semiconductor device
JP2015167171A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination