CN105679728A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105679728A
CN105679728A CN201510876267.1A CN201510876267A CN105679728A CN 105679728 A CN105679728 A CN 105679728A CN 201510876267 A CN201510876267 A CN 201510876267A CN 105679728 A CN105679728 A CN 105679728A
Authority
CN
China
Prior art keywords
lead
wire
chip
equipped section
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510876267.1A
Other languages
English (en)
Other versions
CN105679728B (zh
Inventor
御田村和宏
板东晃司
佐藤幸弘
金泽孝光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105679728A publication Critical patent/CN105679728A/zh
Application granted granted Critical
Publication of CN105679728B publication Critical patent/CN105679728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明涉及半导体装置，提高半导体装置的放热特性。例如，半导体装置(PKG1)具有与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第2部分(P2)连接的引线(LD1A(P2))以及与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第3部分(P3)连接的引线(LD1A(P3))。并且，引线(LD1A(P2))与引线(LD1A(P3))分别具有从密封体(MR)突出的突出部分。由此，能够提高半导体装置(PKG1)的放热特性。

Description

半导体装置
技术领域
本发明涉及半导体装置，例如涉及适用于作为逆变器的构成要素的半导体装置而有效的技术。
背景技术
在美国申请公开第2007/0052379号说明书(专利文献1)中，记载作为三相逆变器的构成要素的半导体装置。在该半导体装置中，沿着密封体的长边交替地配置了构成三相逆变器的上分路的3个半导体芯片以及构成三相逆变器的下分路的3个半导体芯片。
专利文献1：美国申请公开第2007/0052379号说明书
发明内容
例如，在专利文献1中记载一种半导体装置，该半导体装置具备：具有第1部分、第2部分与第3部分的第1芯片搭载部、在俯视时被第1部分与第2部分夹着的第2芯片搭载部、在俯视时被第2部分与第3部分夹着的第3芯片搭载部以及通过第3芯片搭载部而在平面上夹着第3部分的第4芯片搭载部。
并且，在第1芯片搭载部的第1部分、第2部分与第3部分各自的表面，搭载了构成三相逆变器的上分路的半导体芯片，在第2芯片搭载部至第4芯片搭载部各自的表面，搭载了构成三相逆变器的下分路的半导体芯片。
此时，与第1芯片搭载部的第1部分、第2部分与第3部分中的第1部分连结的引线从密封体突出，另一方面，未形成与第2部分和第3部分分别连结的引线。这是由于，如果从与第1芯片搭载部的第1部分连结的引线供给电源电位，则也能够对与第1部分一体地形成了的第2部分和第3部分供给电源电位。
但是，在该构成中，从搭载于第1芯片搭载部的第2部分和第3部分的表面的半导体芯片产生的热的散热路径被限定于从与第1部分连接了的引线起的散热路径。另外，第1芯片搭载部的第2部分被第2芯片搭载部与第3芯片搭载部夹着，并且，第1芯片搭载部的第3部分被第3芯片搭载部与第4芯片搭载部夹着，从而从第1芯片搭载部的第2部分和第3部分产生的热容易停留在半导体装置的内部。这导致使半导体装置的电气特性恶化的情形的情况较多。
根据以上所述，在专利文献1所记载的技术中，有改善从搭载于第1芯片搭载部的第2部分和第3部分的半导体芯片的放热特性的余地。即，在专利文献1所记载的技术中，根据提高半导体装置的放热特性的观点，存在改善的余地。
其他课题和新的特征将根据本说明书的叙述和附图而变得明确。
一种实施方式中的半导体装置具备：具有第1部分与第2部分的第1芯片搭载部、以及在俯视时夹着第2部分的第2芯片搭载部和第3芯片搭载部。并且，一种实施方式中的半导体装置不仅具有与第1部分连结的引线，还具有与第2部分连结的引线，与第2部分连结的引线也从密封体突出。
根据一种实施方式，能够提高半导体装置的放热特性。
附图说明
图1是示出包括实施方式1中的逆变器电路和三相感应电动机的电动机电路的构成的电路图。
图2是示出形成有IGBT的半导体芯片的外形形状的俯视图。
图3是示出实施方式1中的IGBT的器件构造的剖面图。
图4是示出形成有二极管的半导体芯片的外形形状的俯视图。
图5是示出二极管的器件构造的剖面图。
图6是从密封体的上表面侧观察实施方式1中的半导体装置的立体图。
图7是从密封体的下表面侧观察实施方式1中的半导体装置的立体图。
图8是按一个剖面切断了实施方式1中的半导体装置的剖面图。
图9是从密封体的上表面侧透过密封体而观察实施方式1中的半导体装置的俯视图。
图10是从密封体的下表面侧透过密封体而观察实施方式1中的半导体装置的俯视图。
图11(a)是示出安装基板的上表面的俯视图，图11(b)是示出安装基板的下表面的俯视图。
图12是示出在实施方式1中的安装基板的上表面上安装了实施方式1中的半导体装置的状态的俯视图。
图13是从密封体的上表面侧观察变形例中的半导体装置的立体图。
图14是从密封体的下表面侧观察变形例中的半导体装置的立体图。
图15是从密封体的上表面侧观察实施方式2中的半导体装置的立体图。
图16是从密封体的下表面侧观察实施方式2中的半导体装置的立体图。
图17是从密封体的上表面侧观察实施方式3中的半导体装置的立体图。
图18是从密封体的下表面侧观察实施方式3中的半导体装置的立体图。
符号说明
CHP1半导体芯片；CHP2半导体芯片；CHP3半导体芯片；CLD控制引线；LD1引线；LD1(NT1)引线；LD1(NT2)引线；LD1(NT3)引线；LD1A(P1、PT)引线；LD1B(P1、PT)引线；LD1A(P2)引线；LD1B(P2)引线；LD1A(P3)引线；LD1B(P3)引线；LD1A(U)引线；LD1B(U)引线；LD1A(V)引线；LD1B(V)引线；LD1A(W)引线；LD1B(W)引线；TAB1芯片搭载部；TAB2芯片搭载部；TAB3芯片搭载部；TAB4芯片搭载部。
具体实施方式
在以下的实施方式中，为了方便说明，在需要时，分割成多个部分或者实施方式来说明，但除了在特别明示了的情况下，它们并非相互无关，而存在一方是另一方的一部分或者全部的变形例、详细说明、补充说明等的关系。
另外，在以下的实施方式中，在提及要素的数量等(包括个数、数值、量、范围等)的情况下，除了在特别明示了的情况和从原理上明确被限定于特定的数量的情况等下，不限于该特定的数量，也可以在特定的数量以上或以下。
进而，在以下的实施方式中，其构成要素(也包括要素步骤等)除了在特别明示了的情况和从原理上明确认为是必需的情况等下，不一定是必需的，这自不待言。
同样地，在以下的实施方式中，在提及构成要素等的形状、位置关系等时，除了在特别明示了的情况和从原理上明确认为并非如此的情况等下，包括实质上与其形状等近似或者类似的形状等。这对于上述数值和范围也一样。
另外，在用于说明实施方式的所有附图中，原则上对相同的部件附加相同的符号，省略其重复的说明。此外，为了容易理解附图，有时即使是俯视图也附加阴影。
(实施方式1)
<三相逆变器电路的构成例>
本实施方式1中的半导体装置例如在用于空调等的三相感应电动机的驱动电路中使用。具体来说，在该驱动电路中包括逆变器电路，该逆变器电路是具有将直流电力变换成交流电力的功能的电路。
图1是示出包括本实施方式1中的逆变器电路和三相感应电动机的电动机电路的构成的电路图。在图1中，电动机电路具有三相感应电动机MT和逆变器电路INV。三相感应电动机MT构成为通过相位不同的三相的电压来驱动。具体来说，在三相感应电动机MT中，利用相位偏移了120度的被称为U相、V相、W相的三相交流来在作为导体的转子RT的周围产生旋转磁场。在这种情况下，磁场在转子RT的周围旋转。这意味着横穿作为导体的转子RT的磁通发生变化。其结果，在作为导体的转子RT中发生电磁感应，在转子RT中流过感应电流。并且，在旋转磁场中流过感应电流意味着根据法朗明(Fleming)左手定律而对转子RT施力，通过该力，转子RT旋转。这样可知，在三相感应电动机MT中，通过利用三相交流，能够使转子RT旋转。即，在三相感应电动机MT中，需要三相交流。因此，在电动机电路中，通过利用由直流制出交流的逆变器电路INV，对三相感应电动机供给三相交流。
下面，说明该逆变器电路INV的构成例。如图1所示，例如，在本实施方式1中的逆变器电路INV中，与三相对应地设置了IGBTQ1与二极管FWD。即，在本实施方式1中的逆变器电路INV中，例如通过图1所示的将IGBTQ1与二极管FWD反并联连接而得到的构成，来实现作为逆变器电路INV的构成要素的开关元件。即，在图1中，第1支路LG1的上分路和下分路、第2支路LG2的上分路和下分路、第3支路LG3的上分路和下分路分别由将IGBTQ1与二极管FWD反并联连接而得到的构成要素来构成。
换而言之，在本实施方式1中的逆变器电路INV中，在正电位端子PT与三相感应电动机MT的各相(U相、V相、W相)之间，反并联连接了IGBTQ1与二极管FWD，并且在三相感应电动机MT的各相与负电位端子NT之间，也反并联连接了IGBTQ1与二极管FWD。即，针对每个单相，设置了2个IGBTQ1与2个二极管FWD，在三相中设置了6个IGBTQ1与6个二极管FWD。然后，对各个IGBTQ1的栅极电极连接了栅极控制电路GCC，通过该栅极控制电路GCC来控制IGBTQ1的开关动作。在这样构成了的逆变器电路INV中，通过由栅极控制电路GCC控制IGBTQ1的开关动作，将直流电力变换成三相交流电力，并将该三相交流电力供给到三相感应电动机MT。
<二极管的必要性>
如上所述，在本实施方式1中的逆变器电路INV中，作为开关元件，使用了IGBTQ1，以与该IGBTQ1反并联连接的方式设置了二极管FWD。仅根据通过开关元件来实现开关功能的观点，认为需要作为开关元件的IGBTQ1，但没有设置二极管FWD的必要性。关于这一点，当在与逆变器电路INV连接的负载中包括电感的情况下，需要设置二极管FWD。下面，说明该理由。
二极管FWD在负载是不包括电感的纯电阻的情况下，没有回流的能量，所以不需要。但是，在对负载连接了电动机那样的包括电感的电路的情况下，存在向与导通了的开关相反的方向流过负载电流的模式。即，当在负载中包括电感的情况下，能量有时从负载的电感回到逆变器电路INV(电流有时发生逆流)。
此时，在IGBTQ1单体中，不具有能够使该回流电流流过的功能，所以需要与IGBTQ1反并联地连接二极管FWD。即，在逆变器电路INV中，在如电动机控制那样在负载中包括电感的情况下，在将IGBTQ1关断时，必须释放在电感中蓄积了的能量(1/2LI2)。但是，在IGBTQ1单体中，无法让用于放出在电感中蓄积了的能量的回流电流流过。因此，为了使在该电感中蓄积了的电能进行回流，与IGBTQ1反并联地连接二极管FWD。即，二极管FWD具有为了放出在电感中蓄积了的电能而使回流电流流过这样的功能。根据以上所述，可知在与包括电感的负载连接的逆变器电路中，需要与作为开关元件的IGBTQ1反并联地设置二极管FWD。该二极管FWD被称为续流二极管。
<IGBT的构造>
参照附图，说明本实施方式1中的构成逆变器电路INV的IGBTQ1与二极管FWD的构造。在本实施方式1中的逆变器电路INV中包括IGBTQ1，并且包括二极管FWD。
图2是示出形成有IGBTQ1的半导体芯片CHP1的外形形状的俯视图。在图2中，示出了半导体芯片CHP1的主面(表面)。如图2所示，本实施方式1中的半导体芯片CHP1的平面形状例如呈正方形形状。然后，在呈正方形形状的半导体芯片CHP1的表面形成了发射极电极衬垫EP与栅极电极衬垫GP。另一方面，在图2中虽然未图示，但在半导体芯片CHP1的与表面相反一侧的背面，形成了集电极电极衬垫。
<IGBT的器件构造>
接下来，说明IGBTQ1的器件构造。图3是示出本实施方式1中的IGBTQ1的器件构造的剖面图。在图3中，IGBTQ1具有在半导体芯片的背面形成了的集电极电极CE(集电极电极衬垫CP)，在该集电极电极CE上形成了p+型半导体区域PR1。在p+型半导体区域PR1上，形成了n+型半导体区域NR1，在该n+型半导体区域NR1上形成了n－型半导体区域NR2。然后，在n－型半导体区域NR2上，形成了p型半导体区域PR2，并形成了贯通该p型半导体区域PR2而到达n－型半导体区域NR2的沟槽TR。进而，与沟槽TR匹配地形成了成为发射极区域的n+型半导体区域ER。在沟槽TR的内部，形成了例如由氧化硅膜构成的栅极绝缘膜GOX，隔着该栅极绝缘膜GOX而形成了栅极电极GE。该栅极电极GE例如由多晶硅膜形成，以埋入沟槽TR的方式形成。另外，在图3中，示出了沟槽栅极构造，但不限定于此，例如，虽然未图示，但也可以是采用在硅基板上形成的平面栅极构造的IGBT。
在这样构成了的IGBTQ1中，栅极电极GE经由图2所示的栅极电极衬垫GP，与栅极端子GT连接。同样地，成为发射极区域的n+型半导体区域ER经由发射极电极EE(发射极电极衬垫EP)，与发射极端子ET电连接。成为集电极区域的p+型半导体区域PR1与在半导体芯片的背面形成了的集电极电极CE电连接。
这样构成了的IGBTQ1兼备功率MOSFET的高速开关特性和电压驱动特性以及双极型晶体管的低导通电压特性。
此外，n+型半导体区域NR1被称为缓冲层。该n+型半导体区域NR1是为了防止在IGBTQ1关断时从p型半导体区域PR2生长到n－型半导体区域NR2内的耗尽层接触到在n－型半导体区域NR2的下层形成了的p+型半导体区域PR1的穿通现象而设置的。另外，出于限制从p+型半导体区域PR1向n－型半导体区域NR2的空穴注入量等目的，设置了n+型半导体区域NR1。
<IGBT的动作>
接下来，说明本实施方式1中的IGBTQ1的动作。首先，说明IGBTQ1接通的动作。在图3中，通过在栅极电极GE与成为发射极区域的n+型半导体区域ER之间施加足够的正的电压，从而做成沟槽栅极构造的MOSFET接通。在这种情况下，构成集电极区域的p+型半导体区域PR1与n－型半导体区域NR2之间正向偏置，空穴从p+型半导体区域PR1注入到n－型半导体区域NR2。接下来，与所注入的空穴的正电荷相同的量的电子集中到n－型半导体区域NR2。由此，引起n－型半导体区域NR2的电阻下降(电导率调制)，IGBTQ1成为导通状态。
在导通电压中，附加p+型半导体区域PR1与n－型半导体区域NR2的结电压，但n－型半导体区域NR2的电阻值由于电导率调制而下降了1位以上，所以在占据导通电阻的大半部分那样的高耐压下，与功率MOSFET相比，IGBTQ1的导通电压更低。因此，可知IGBTQ1是对于高耐压化有效的器件。即，在功率MOSFET中，为了实现高耐压化，需要使成为漂移层的外延层的厚度变厚，但在这种情况下，导通电阻也上升。与此相对地，在IGBTQ1中，为了实现高耐压化，即使使n－型半导体区域NR2的厚度变厚，在IGBTQ1的导通动作时也发生电导率调制。因此，与功率MOSFET相比能够降低导通电阻。即，根据IGBTQ1，与功率MOSFET相比，即使在谋求高耐压化的情况下，也能够实现低导通电阻的器件。
接下来，说明IGBTQ1关断的动作。如果使栅极电极GE与成为发射极区域的n+型半导体区域ER之间的电压下降，则做成沟槽栅极构造的MOSFET关断。在这种情况下，从p+型半导体区域PR1向n－型半导体区域NR2的空穴注入停止，已经注入了的空穴也寿命已尽而减少。残留的空穴直接流出到发射极电极EE侧(尾电流)，在流出结束的时间点，IGBTQ1成为截止状态。这样能够使IGBTQ1进行导通/截止动作。
<二极管的构造>
接下来，图4是示出形成有二极管FWD的半导体芯片CHP2的外形形状的俯视图。在图4中，示出了半导体芯片CHP2的主面(表面)。如图4所示，本实施方式1中的半导体芯片CHP2的平面形状呈正方形形状。然后，在呈正方形形状的半导体芯片CHP2的表面，形成了阳极电极衬垫ADP。另一方面，虽然没有图示，在半导体芯片CHP2的与表面相反一侧的整个背面，形成了阴极电极衬垫。
接下来，说明二极管FWD的器件构造。图5是示出二极管FWD的器件构造的剖面图。在图5中，在半导体芯片的背面，形成了阴极电极CDE(阴极电极衬垫CDP)，在该阴极电极CDE上形成了n+型半导体区域NR3。然后，在n+型半导体区域NR3上形成了n－型半导体区域NR4，在n－型半导体区域NR4上，形成了p型半导体区域PR3。在p型半导体区域PR3与p－型半导体区域PR4上，形成了阳极电极ADE(阳极电极衬垫ADP)。阳极电极ADE例如由铝－硅构成。
<二极管的动作>
根据这样构成的二极管FWD，如果对阳极电极ADE施加正电压，对阴极电极CDE施加负电压，则n－型半导体区域NR4与p型半导体区域PR3之间的pn结正向偏置而流过电流。另一方面，如果对阳极电极ADE施加负电压，对阴极电极CDE施加正电压，则n－型半导体区域NR4与p型半导体区域PR3之间的pn结反向偏置而不流过电流。这样，能够使具有整流功能的二极管FWD进行动作。
<实施方式1中的半导体装置的安装结构>(SOP构造)
上述的图1所示的逆变器电路INV例如通过将形成有IGBTQ1的6个半导体芯片CHP1以及形成有二极管FWD的6个半导体芯片CHP2做成一个封装体而得到的半导体装置(半导体封装)来具体化。即，通过本实施方式1中的1个半导体装置来实现图1所示的逆变器电路INV。下面，说明该半导体装置的安装结构。
图6是示出本实施方式1中的半导体装置PKG1的外观构成的图。本实施方式1中的半导体装置PKG1具有例如由树脂构成的密封体MR，在图6中，透过该密封体MR而示出了半导体装置PKG1的内部构成。该图6对应于从密封体MR的上表面侧观察本实施方式1中的半导体装置PKG1的立体图。
在图6中，密封体MR具有上表面、位于该上表面相反一侧的下表面、在其厚度方向(z方向)上位于上表面与下表面之间的侧面SD1以及与侧面SD1对置的侧面SD2。并且，密封体MR的侧面SD1和侧面SD2都在x方向(第1方向)上延伸。
此处，如图6所示，本实施方式1中的半导体装置PKG1在密封体MR的内部，具有芯片搭载部TAB1、芯片搭载部TAB2、芯片搭载部TAB3、芯片搭载部TAB4以及多个芯片搭载部TAB5。即，芯片搭载部TAB1至芯片搭载部TAB5通过密封体MR来密封。
然后，如图6所示，芯片搭载部TAB1具有一体地形成了的第1部分P1、第2部分P2与第3部分P3。此时，芯片搭载部TAB1的第1部分P1、第2部分P2与第3部分P3配置成相互间部分地分离并且在x方向上并列。然后，以在第1部分P1与第2部分P2之间相分离地被夹着的方式配置了芯片搭载部TAB2，以在第2部分P2与第3部分P3之间相分离地被夹着的方式配置了芯片搭载部TAB3。另外，以在芯片搭载部TAB3与芯片搭载部TAB4之间芯片搭载部TAB1的第3部分P3相分离地被夹着的方式，配置了芯片搭载部TAB4。另一方面，以与在x方向上并列地配置了的芯片搭载部TAB1至芯片搭载部TAB4在y方向上相分离的方式，配置了多个芯片搭载部TAB5。这些多个芯片搭载部TAB5相互连接，配置成在x方向上并列。
根据以上所述，在本实施方式1中的半导体装置PKG1中，如图6所示，芯片搭载部TAB1至芯片搭载部TAB4沿着密封体MR的侧面SD1延伸的x方向而分别配置。然后，芯片搭载部TAB2在俯视时配置在芯片搭载部TAB1的第1部分P1与第2部分P2之间，并且，芯片搭载部TAB1的第2部分P2在俯视时配置在芯片搭载部TAB2与芯片搭载部TAB3之间。进而，芯片搭载部TAB3在俯视时配置在芯片搭载部TAB1的第2部分P2与第3部分P3之间，并且，芯片搭载部TAB1的第3部分P3在俯视时配置在芯片搭载部TAB3与芯片搭载部TAB4之间。
接下来，芯片搭载部TAB1至芯片搭载部TAB4分别与引线LD1连结，各条引线LD1的一部分通过密封体MR来密封。换而言之，各条引线LD1具有从密封体MR的侧面SD1突出的突出部分，为了将半导体装置PKG1安装到安装基板，引线LD1的突出部分构成为包括能够与安装基板连接的部位。例如，如图6所示，引线LD1被加工成鸥翼形状，鸥翼形状的前端部分成为能够与安装基板焊接的部位。即，在图6所示的本实施方式1中的半导体装置PKG1中，引线LD1的突出部分具有能够与安装基板焊接的部位来作为能够与安装基板连接的部位。
这样，多条引线LD1配置成在x方向上并列，包括与芯片搭载部TAB1连结的引线LD1、与芯片搭载部TAB2连结的引线LD1、与芯片搭载部TAB3连结的引线LD1以及与芯片搭载部TAB4连结的引线LD1。进而，在多条引线LD1中，包括与芯片搭载部TAB1的第1部分P1连结的引线LD1、与芯片搭载部TAB1的第2部分P2连结的引线LD1以及与芯片搭载部TAB1的第3部分P3连结的引线LD1，并且还包括与芯片搭载部TAB1至芯片搭载部TAB4中的任一个都相分离地配置的引线LD1。
另一方面，如图6所示，本实施方式1中的半导体装置PKG1具有分别具有从密封体MR的侧面SD2突出的突出部分并且各自的一部分被密封体MR密封了的多条控制引线CLD。然后，为了将半导体装置PKG1安装到安装基板，控制引线CLD的突出部分也构成为包括能够与安装基板连接的部位。例如，如图6所示，控制引线CLD被加工成鸥翼形状，鸥翼形状的前端部分成为能够与安装基板焊接的部位。即，在图6所示的本实施方式1中的半导体装置PKG1中，控制引线CLD的突出部分具有能够与安装基板焊接的部位来作为能够与安装基板连接的部位。然后，多条控制引线CLD配置成在x方向上并列，包括与芯片搭载部TAB5连结的控制引线CLD以及与芯片搭载部TAB5相分离地配置的控制引线CLD。
接下来，图7是从密封体MR的下表面侧观察本实施方式1中的半导体装置PKG1的立体图。在图7中，也透过该密封体MR而示出了半导体装置PKG1的内部构成。此外，在图7(图14和图16也一样)中，后述的导线W(参照图8、图10)为了方便说明而省略。
如图7所示，分别在芯片搭载部TAB1的第1部分P1的背面、第2部分P2的背面与第3部分P3的背面，搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。同样地，在芯片搭载部TAB2至芯片搭载部TAB4各自的背面，也搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。进而，在多个芯片搭载部TAB5各自的背面，搭载了构成图1所示的栅极控制电路GCC的半导体芯片CHP3。
因此，本实施方式1中的半导体装置PKG1在密封体MR的内部包括构成图1所示的逆变器电路INV的6个半导体芯片CHP1、6个半导体芯片CHP2和3个半导体芯片CHP3。具体来说，在图7中，在芯片搭载部TAB1的第1部分P1的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第1支路LG1的上分路。另外，在芯片搭载部TAB1的第2部分P2的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第2支路LG2的上分路。进而，在芯片搭载部TAB1的第3部分P3的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第3支路LG3的上分路。
另一方面，在图7中，在芯片搭载部TAB2的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第1支路LG1的下分路。另外，在芯片搭载部TAB3的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第2支路LG2的下分路。进而，在芯片搭载部TAB4的背面搭载了的半导体芯片CHP1和半导体芯片CHP2构成图1所示的第3支路LG3的下分路。
然后，例如，在配置于芯片搭载部TAB1的第1部分P1与芯片搭载部TAB2的周边附近的芯片搭载部TAB5的背面搭载的半导体芯片CHP3处，形成了栅极控制电路GCC。该栅极控制电路GCC控制在第1部分P1的背面的半导体芯片CHP1处形成了的IGBT的栅极电极，并且控制在芯片搭载部TAB2的背面的半导体芯片CHP1处形成了的IGBT的栅极电极。即，在配置于芯片搭载部TAB1的第1部分P1与芯片搭载部TAB2的周边附近的芯片搭载部TAB5的背面的半导体芯片CHP3处，形成了控制构成图1所示的第1支路LG1的上分路的IGBT与构成下分路的IGBT的开关的栅极控制电路GCC。
另外，例如，在配置于芯片搭载部TAB1的第2部分P2与芯片搭载部TAB3的周边附近的芯片搭载部TAB5的背面搭载的半导体芯片CHP3处，形成了栅极控制电路GCC。该栅极控制电路GCC控制在第2部分P2的背面的半导体芯片CHP1处形成了的IGBT的栅极电极，并且控制在芯片搭载部TAB3的背面的半导体芯片CHP1处形成了的IGBT的栅极电极。即，在配置于芯片搭载部TAB1的第2部分P2与芯片搭载部TAB3的周边附近的芯片搭载部TAB5的背面的半导体芯片CHP3处，形成了控制构成图1所示的第2支路LG2的上分路的IGBT与构成下分路的IGBT的开关的栅极控制电路GCC。
进而，例如，在配置于芯片搭载部TAB1的第3部分P3与芯片搭载部TAB4的周边附近的芯片搭载部TAB5的背面搭载的半导体芯片CHP3处，形成了栅极控制电路GCC。该栅极控制电路GCC控制在第3部分P3的背面的半导体芯片CHP1处形成了的IGBT的栅极电极，并且控制在芯片搭载部TAB4的背面的半导体芯片CHP1处形成了的IGBT的栅极电极。即，在配置于芯片搭载部TAB1的第3部分P3与芯片搭载部TAB4的周边附近的芯片搭载部TAB5的背面的半导体芯片CHP3处，形成了控制构成图1所示的第3支路LG3的上分路的IGBT与构成下分路的IGBT的开关的栅极控制电路GCC。
接下来，图8是按一个剖面切断了本实施方式1中的半导体装置PKG1的剖面图。在图8中，示出了在本实施方式1中的半导体装置PKG1中存在的芯片搭载部TAB1的第2部分P2，在该芯片搭载部TAB1的第2部分P2的背面，隔着导电性粘接材料搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。另一方面，与芯片搭载部TAB1的第2部分P2相分离地配置了芯片搭载部TAB5，在该芯片搭载部TAB5的背面，隔着导电性粘接材料搭载了形成有栅极控制电路的半导体芯片CHP3。然后，在芯片搭载部TAB1的第2部分P2的背面搭载了的半导体芯片CHP1与半导体芯片CHP2由作为导电性部件的导线W来电连接，并且，半导体芯片CHP1通过导线W而与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3电连接。进而，芯片搭载部TAB1的第2部分P2与引线LD1连结，引线LD1的一部分从密封体MR突出。同样地，与芯片搭载部TAB5相分离地配置了的控制引线CLD的一部分也从密封体MR突出，该控制引线CLD与半导体芯片CHP3通过导线W来电连接。另一方面，如图8所示，芯片搭载部TAB1的第2部分P2、芯片搭载部TAB5、半导体芯片CHP1至半导体芯片CHP3、导线W、引线LD1的其他部分以及控制引线CLD的其他部分通过密封体MR来密封。
接下来，图9是从密封体MR的上表面侧透过密封体MR而观察本实施方式1中的半导体装置PKG1的俯视图。在图9中，在芯片搭载部TAB1的第1部分P1，引线LD1A(P1、PT)与引线LD1B(P1、PT)相连结，引线LD1A(P1、PT)的突出部分与引线LD1B(P1、PT)的突出部分从密封体MR的侧面SD1突出。该引线LD1A(P1、PT)和引线LD1B(P1、PT)例如与图1所示的正电位端子(电源电位端子)PT电连接，由此构成为向芯片搭载部TAB1供给正电位(电源电位)。
接下来，对芯片搭载部TAB2连结了引线LD1A(U)与引线LD1B(U)，引线LD1A(U)的突出部分与引线LD1B(U)的突出部分从密封体MR的侧面SD1突出。该引线LD1A(U)和引线LD1B(U)例如与图1所示的三相感应电动机MT的U相电连接。因此，芯片搭载部TAB2经由引线LD1A(U)和引线LD1B(U)，与三相感应电动机MT的U相电连接。
然后，在俯视时，以被与芯片搭载部TAB1的第1部分P1连结了的引线LD1B(P1、PT)以及与芯片搭载部TAB2连结了的引线LD1A(U)相分离地夹着的方式，形成了引线LD1。
接下来，如图9所示，对芯片搭载部TAB1的第2部分P2连结了引线LD1A(P2)与引线LD1B(P2)，引线LD1A(P2)的突出部分与引线LD1B(P2)的突出部分从密封体MR的侧面SD1突出。此时，芯片搭载部TAB1的第2部分P2与芯片搭载部TAB1的第1部分P1连接，并且向第1部分P1供给正电位，所以在本实施方式1中，引线LD1A(P2)和引线LD1B(P2)不一定需要与图1所示的正电位端子PT连接。
然后，在俯视时，以被与芯片搭载部TAB2连结了的引线LD1B(U)以及与芯片搭载部TAB1的第2部分P2连结了的引线LD1A(P2)相分离地夹着的方式，形成了引线LD1(NT1)。该引线LD1(NT1)例如与图1所示的负电位端子NT电连接。
接下来，对芯片搭载部TAB3连结了引线LD1A(V)与引线LD1B(V)，引线LD1A(V)的突出部分与引线LD1B(V)的突出部分从密封体MR的侧面SD1突出。该引线LD1A(V)和引线LD1B(V)例如与图1所示的三相感应电动机MT的V相电连接。因此，芯片搭载部TAB3经由引线LD1A(V)和引线LD1B(V)，与三相感应电动机MT的V相电连接。
接下来，如图9所示，对芯片搭载部TAB1的第3部分P3连结了引线LD1A(P3)与引线LD1B(P3)，引线LD1A(P3)的突出部分与引线LD1B(P3)的突出部分从密封体MR的侧面SD1突出。此时，芯片搭载部TAB1的第3部分P3与芯片搭载部TAB1的第1部分P1连接，并且向第1部分P1供给正电位，所以在本实施方式1中，引线LD1A(P3)和引线LD1B(P3)不一定需要与图1所示的正电位端子PT连接。
然后，在俯视时，以被与芯片搭载部TAB3连结了的引线LD1B(V)以及与芯片搭载部TAB1的第3部分P3连结了的引线LD1A(P3)相分离地夹着的方式，形成了引线LD1(NT2)。该引线LD1(NT2)例如与图1所示的负电位端子NT电连接。
接下来，对芯片搭载部TAB4连结了引线LD1A(W)与引线LD1B(W)，引线LD1A(W)的突出部分与引线LD1B(W)的突出部分从密封体MR的侧面SD1突出。该引线LD1A(W)和引线LD1B(W)例如与图1所示的三相感应电动机MT的W相电连接。因此，芯片搭载部TAB4经由引线LD1A(W)和引线LD1B(W)，与三相感应电动机MT的W相电连接。
另一方面，如图9所示，多条控制引线CLD各自的突出部分从密封体MR的侧面SD2突出。在这些多条控制引线CLD中，包括与芯片搭载部TAB5连结了的控制引线CLD、与芯片搭载部TAB5未连结的控制引线CLD。
接下来，图10是从密封体MR的下表面侧透过密封体MR而观察本实施方式1中的半导体装置PKG1的俯视图。在图10中，首先，分别在芯片搭载部TAB1的第1部分P1至第3部分P3的背面，搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。因此，如果考虑到连接了芯片搭载部TAB1的第1部分P1至第3部分P3，则在第1部分P1搭载了的半导体芯片CHP1的背面电极、在第2部分P2搭载了的半导体芯片CHP1的背面电极以及在第3部分P3搭载了的半导体芯片CHP1的背面电极经由芯片搭载部TAB1而电连接。此时，例如，如图3所示，如果考虑到在半导体芯片CHP1处形成有IGBT，则半导体芯片CHP1的背面电极作为IGBT的集电极发挥功能。因此，在本实施方式1中的半导体装置PKG1中，分别在第1部分P1至第3部分P3的背面搭载了的半导体芯片CHP1的集电极经由芯片搭载部TAB1而电连接。
同样地，如果考虑到连接了芯片搭载部TAB1的第1部分P1至第3部分P3，则在第1部分P1搭载了的半导体芯片CHP2的背面电极、在第2部分P2搭载了的半导体芯片CHP2的背面电极以及在第3部分P3搭载了的半导体芯片CHP2的背面电极经由芯片搭载部TAB1而电连接。此时，例如，如图5所示，如果考虑到在半导体芯片CHP2处形成有二极管，则半导体芯片CHP2的背面电极作为二极管的阴极发挥功能。因此，在本实施方式1中的半导体装置PKG1中，分别在第1部分P1至第3部分P3的背面搭载了的半导体芯片CHP2的阴极经由芯片搭载部TAB1而电连接。
因此，在芯片搭载部TAB1的第1部分P1至第3部分P3的背面搭载了的3个半导体芯片CHP1与3个半导体芯片CHP2处，将IGBT的集电极与二极管的阴极电连接。
接下来，在图10中，在芯片搭载部TAB2的背面，搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB2的背面搭载了的半导体芯片CHP1的背面电极与芯片搭载部TAB2的背面电连接。此时，半导体芯片CHP1的背面电极作为IGBT的集电极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB2搭载了的半导体芯片CHP1的集电极与芯片搭载部TAB2的背面电连接。另外，在芯片搭载部TAB2的背面，也搭载了形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB2的背面搭载了的半导体芯片CHP2的背面电极与芯片搭载部TAB2的背面电连接。此时，半导体芯片CHP2的背面电极作为二极管的阴极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB2搭载了的半导体芯片CHP2的阴极与芯片搭载部TAB2的背面电连接。因此，在芯片搭载部TAB2的背面搭载了的半导体芯片CHP1与半导体芯片CHP2处，将IGBT的集电极与二极管的阴极电连接。
接下来，在图10中，在芯片搭载部TAB3的背面，搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB3的背面搭载了的半导体芯片CHP1的背面电极与芯片搭载部TAB3的背面电连接。此时，半导体芯片CHP1的背面电极作为IGBT的集电极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB3搭载了的半导体芯片CHP1的集电极与芯片搭载部TAB3的背面电连接。另外，在芯片搭载部TAB3的背面，也搭载了形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB3的背面搭载了的半导体芯片CHP2的背面电极与芯片搭载部TAB3的背面电连接。此时，半导体芯片CHP2的背面电极作为二极管的阴极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB3搭载了的半导体芯片CHP2的阴极与芯片搭载部TAB3的背面电连接。因此，在芯片搭载部TAB3的背面搭载了的半导体芯片CHP1与半导体芯片CHP2处，将IGBT的集电极与二极管的阴极电连接。
进而，在图10中，在芯片搭载部TAB4的背面，搭载了形成有IGBT的半导体芯片CHP1以及形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB4的背面搭载了的半导体芯片CHP1的背面电极与芯片搭载部TAB4的背面电连接。此时，半导体芯片CHP1的背面电极作为IGBT的集电极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB4搭载了的半导体芯片CHP1的集电极与芯片搭载部TAB4的背面电连接。另外，在芯片搭载部TAB4的背面，也搭载了形成有二极管的半导体芯片CHP2。因此，在芯片搭载部TAB4的背面搭载了的半导体芯片CHP2的背面电极与芯片搭载部TAB4的背面电连接。此时，半导体芯片CHP2的背面电极作为二极管的阴极发挥功能，所以在本实施方式1中的半导体装置PKG1中，在芯片搭载部TAB4搭载了的半导体芯片CHP2的阴极与芯片搭载部TAB4的背面电连接。因此，在芯片搭载部TAB4的背面搭载了的半导体芯片CHP1与半导体芯片CHP2处，将IGBT的集电极与二极管的阴极电连接。
另一方面，如图10所示，在芯片搭载部TAB5的背面，例如搭载了形成有图1所示的栅极控制电路GCC的半导体芯片CHP3。
接下来，如图10所示，形成于在芯片搭载部TAB1的第1部分P1的背面搭载了的半导体芯片CHP1的表面的表面电极经由导线W，与芯片搭载部TAB2的背面电连接。即，如果考虑到在半导体芯片CHP1处形成有IGBT，则在该半导体芯片CHP1的表面形成了的发射极电极衬垫经由导线W，与芯片搭载部TAB2的背面电连接。另外，在第1部分P1的背面搭载了的半导体芯片CHP1的发射极电极衬垫与在第1部分P1的背面搭载了的半导体芯片CHP2的阳极电极衬垫经由导线W而电连接。进而，在第1部分P1的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。
同样地，形成于在芯片搭载部TAB1的第2部分P2的背面搭载了的半导体芯片CHP1的表面的发射极电极衬垫经由导线W，与芯片搭载部TAB3的背面电连接。另外，在第2部分P2的背面搭载了的半导体芯片CHP1的发射极电极衬垫与在第2部分P2的背面搭载了的半导体芯片CHP2的阳极电极衬垫经由导线W而电连接。进而，在第2部分P2的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。
同样地，形成于在芯片搭载部TAB1的第3部分P3的背面搭载了的半导体芯片CHP1的表面的发射极电极衬垫经由导线W，与芯片搭载部TAB4的背面电连接。另外，在第3部分P3的背面搭载了的半导体芯片CHP1的发射极电极衬垫与在第3部分P3的背面搭载了的半导体芯片CHP2的阳极电极衬垫经由导线W而电连接。进而，在第3部分P3的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。
接下来，如图10所示，形成于在芯片搭载部TAB2的背面搭载了的半导体芯片CHP1的表面的发射极电极衬垫与形成于在芯片搭载部TAB2的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W而电连接。另外，在芯片搭载部TAB2的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。进而，形成于在芯片搭载部TAB2的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W，与引线LD1(NT1)电连接。
同样地，形成于在芯片搭载部TAB3的背面搭载了的半导体芯片CHP1的表面的发射极电极衬垫与形成于在芯片搭载部TAB3的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W而电连接。另外，在芯片搭载部TAB3的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。进而，形成于在芯片搭载部TAB3的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W，与引线LD1(NT2)电连接。
同样地，形成于在芯片搭载部TAB4的背面搭载了的半导体芯片CHP1的表面的发射极电极衬垫与形成于在芯片搭载部TAB4的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W而电连接。另外，在芯片搭载部TAB4的背面搭载了的半导体芯片CHP1的栅极电极衬垫与在芯片搭载部TAB5的背面搭载了的半导体芯片CHP3的衬垫电连接。进而，形成于在芯片搭载部TAB4的背面搭载了的半导体芯片CHP2的表面的阳极电极衬垫经由导线W，与引线LD1(NT3)电连接。
如上所述，安装构成了实施方式1中的半导体装置PKG1。
<实施方式1中的特征>
接下来，说明本实施方式1中的特征点。本实施方式1中的第1特征点在于，例如如图9和图10所示，设置与芯片搭载部TAB1的第2部分P2连结的引线LD1A(P2)，该引线LD1A(P2)的一部分从密封体MR的侧面SD1突出。进而，本实施方式1中的第1特征点在于，设置与芯片搭载部TAB1的第3部分P3连结的引线LD1A(P3)，该引线LD1A(P3)的一部分从密封体MR的侧面SD1突出。即，本实施方式1中的第1特征点在于，具有与芯片搭载部TAB1的第2部分P2连接的引线LD1A(P2)以及与第3部分P3连接的引线LD1A(P3)，并且引线LD1A(P2)与引线LD1A(P3)分别具有从密封体MR突出的突出部分。由此，根据本实施方式1，能够提高半导体装置PKG1的放热特性。下面，具体说明该第1特征点。
例如，如图9和图10所示，将芯片搭载部TAB1的第1部分P1至第3部分P3一体地连接。因此，设置与第1部分P1连结的引线LD1A(P1、PT)，将该引线LD1A(P1、PT)与图1所示的正电位端子PT电连接即可。在这种情况下，认为即使不设置与第2部分P2和第3部分P3分别连结的引线(LD1A(P2)、LD1A(P3))，也能够经由第1部分P1对芯片搭载部TAB1的第2部分P2和第3部分P3供给正电位。即，根据向芯片搭载部TAB1的第1部分P1至第3部分P3供给来自正电位端子PT的正电位的电学上的观点，设置与第2部分P2和第3部分P3分别连结的引线(LD1A(P2)、LD1A(P3))的必要性不大。因此，以下证实这一点，即，例如在“背景技术”这一栏所记载了的与专利文献1相关的技术中，针对相当于本实施方式1中的芯片搭载部TAB1的第2部分P2和第3部分P3的构成要素，未连结引线。
但是，在该构成的情况下，从在芯片搭载部TAB1的第2部分P2或者第3部分P3搭载了的半导体芯片CHP1和半导体芯片CHP2产生的热的放热路径被限制。因此，热容易停留在芯片搭载部TAB1的第2部分P2和第3部分P3的周边附近，放热特性有可能恶化。放热特性的恶化导致半导体装置的电气特性的恶化的情况较多。即，在针对相当于本实施方式1中的芯片搭载部TAB1的第2部分P2和第3部分P3的构成要素未连结引线的构成中，根据提高半导体装置PKG1的放热特性的观点，存在改善的余地。
与此相对地，根据本实施方式1中的第1特征点，如图9和图10所示，具有与芯片搭载部TAB1的第2部分P2连接的引线LD1A(P2)以及与第3部分P3连接的引线LD1A(P3)，引线LD1A(P2)与引线LD1A(P3)分别具有从密封体MR突出的突出部分。其结果，根据本实施方式1，能够使从在芯片搭载部TAB1的第2部分P2或者第3部分P3搭载了的半导体芯片CHP1和半导体芯片CHP2产生的热经由与第2部分P2直接连结了的引线LD1A(P2)、与第3部分P3直接连结的引线LD1A(P3)，从新的放热路径高效地散热。进而，引线LD1A(P2)和引线LD1A(P3)分别具有从密封体MR的侧面SD1突出的突出部分，所以，能够提高热的放热效率。
这样，本来，芯片搭载部TAB1的第1部分P1至第3部分P3一体地连接，所以在仅着眼于供给正电位的观点的情况下，没有多少设置与第1部分P1至第3部分P3分别连结的引线的必要性。
但是，本发明者发现在该简化了的构成中，放热特性有可能恶化，根据提高该放热特性的观点，想到上述的本实施方式1中的第1特征点。即，本实施方式1中的第1特征点是不仅着眼于向芯片搭载部TAB1的第1部分P1至第3部分P3供给正电位的观点，还着眼于提高芯片搭载部TAB1的第1部分P1至第3部分P3整体的放热特性而想到的技术思想，具有使在半导体装置PKG1的内部产生的热高效地散热这样的技术意义。
特别是，根据本实施方式1中的第1特征点，具有设置与芯片搭载部TAB1的第2部分P2、第3部分P3直接连结的引线(LD1A(P2)、LD1A(P3))而新设置有效的放热路径这样的第1构成以及引线(LD1A(P2)、LD1A(P3))自身具有从密封体MR突出的突出部分这样的第2构成。由此，根据本实施方式1，通过第1构成，能够从具有热的发生源的第2部分P2、第3部分P3迅速地将热传导向作为新的放热路径的引线(LD1A(P2)、LD1A(P3))，并且通过第2构成，能够提高从引线向外部的放热效率。
因此，根据本实施方式1中的第1特征点，能够提高半导体装置PKG1的放热特性。这意味着根据本实施方式1，能够抑制导致由发热引起的半导体装置的动作可靠性的下降，反过来说，意味着能够提高半导体装置的动作可靠性。另外，基于其他见解，根据本实施方式1，通过构成逆变器电路的半导体装置PKG1的放热特性的提高，能够使电动机的驱动电流增加，所以也能够实现半导体装置PKG1的性能提高。
接下来，本实施方式1中的第2特征点以上述的第1特征点作为前提，该第2特征点在于，例如如图6和图7所示，与芯片搭载部TAB1的第2部分P2和第3部分P3分别连结了的引线LD1(在图9和图10中，LD1A(P2)、LD1A(P3))的突出部分具有能够与安装基板(布线基板)连接的部位这一点。例如，如图6和图7所示，与第2部分P2和第3部分P3分别连结了的引线LD1被加工成鸥翼形状，鸥翼形状的前端部分成为能够与安装基板焊接的部位。即，在图6和图7中，与第2部分P2和第3部分P3分别连结了的引线LD1的突出部分具有能够与安装基板焊接的部位来作为能够与安装基板连接的部位。其结果，根据本实施方式1，与第2部分P2和第3部分P3分别连结了的引线LD1通过能够与设置于各个突出部分的安装基板连接的部位，安装到安装基板。由此，能够从具有热的发生源的芯片搭载部TAB1的第2部分P2和第3部分P3，经由与第2部分P2和第3部分P3分别连结了的引线LD1，进而使热高效地散热到安装有引线LD1的安装基板。即，根据本实施方式1，除了基于上述的第1特征点的放热特性的提高之外，还通过第2特征点、即与第2部分P2和第3部分P3分别连结了的引线LD1的突出部分通过能够与安装基板连接的部位来连接到安装基板，从而能够实现进一步的放热特性的提高。
这是由于，如果例如与第2部分P2和第3部分P3分别连结了的引线LD1的突出部分不连接到安装基板而浮置，则从该突出部分起的热的传导路径被限定于向存在于突出部分的周围的导热系数低的空气中的放热路径。另一方面，根据本实施方式1中的第2特征点，能够与第2部分P2和第3部分P3分别连结了的引线LD1的突出部分连接到导热系数高的安装基板的导体图案。因此，根据本实施方式1中的第2特征点，能够从具有热的发生源的芯片搭载部TAB1的第2部分P2和第3部分P3，经由与第2部分P2和第3部分P3分别连结了的引线LD1，进而使热高效地散热到安装有引线LD1的导热系数高的导体图案。即，在本实施方式1中的半导体装置PKG1中，除第1特征点之外还具有第2特征点，从而能够实现进一步的半导体装置PKG1的放热特性的提高。这一点是本实施方式1中的第2特征点的第1优点，根据本实施方式1中的第2特征点，还能够进一步得到第2优点，所以下面说明该第2优点。
例如，在“背景技术”这一栏所记载了的与专利文献1相关的技术中，针对相当于本实施方式1中的芯片搭载部TAB1的第2部分P2和第3部分P3的构成要素，未连结引线。在该构成的情况下，从密封体的一个侧面突出的引线的根数少于从密封体的另一个侧面突出的引线的根数。即，在专利文献1所记载的技术中，从密封体的两个侧面突出的引线的根数不同，成为左右非对称的构造。在该构造的情况下，例如如果在将半导体装置安装到安装基板之后，实施测试半导体装置与安装基板的连接可靠性的温度循环试验，则由于左右非对称的构造，对一部分引线施加大的热应力。其结果，由于对一部分引线施加的大的热应力，容易发生半导体装置与安装基板之间的连接部断裂的不佳状况。换而言之，在从密封体的两个侧面突出的引线的根数不同的左右非对称的构造中，半导体装置与安装基板之间的连接部的寿命容易降低。
与此相对地，根据本实施方式1中的第1特征点与第2特征点的组合，例如，如图6和图7所示，在从密封体MR的侧面SD1突出的引线LD1的根数与从侧面SD2的侧面突出的引线CLD的根数相同的左右对称的构造中，能够将半导体装置PKG1安装到安装基板。其结果，例如，在将半导体装置PKG1安装到安装基板之后，即使实施测试半导体装置PKG1与安装基板的连接可靠性的温度循环试验，由于是左右对称构造，也能够抑制对一部分引线LD1施加大的热应力。这意味着能够提高半导体装置PKG1与安装基板之间的连接部的可靠性。换而言之，根据组合了本实施方式1中的第1特征点与第2特征点的左右对称构造(从两个侧面突出的引线的根数相同的构造)，能够提高半导体装置PKG1与安装基板之间的连接部的寿命。这一点是通过本实施方式1中的第2特征点带来的第2优点。
特别是，在本实施方式1中，例如，如图9和图10所示，从密封体MR的侧面SD1突出的引线LD1A(P1、PT)至引线LD1B(W)(总计16根)各自的突出部分的长度相等，并且，从密封体MR的侧面SD2突出的多条控制引线CLD(总计16根)各自的突出部分的长度相等。然后，从侧面SD1突出的引线LD1A(P1、PT)至引线LD1B(W)各自的突出部分的长度与从侧面SD2突出的多条控制引线CLD各自的长度相等。由此，进一步提高本实施方式1中的左右对称构造的对称性，由此，能够进一步提高半导体装置PKG1与安装基板之间的连接部的可靠性。
进而，在本实施方式1中，例如，如图9和图10所示，引线LD1A(P1、PT)至引线LD1B(W)各自的突出部分的x方向的宽度相等，并且，多条控制引线CLD各自的突出部分的x方向的宽度相等。然后，引线LD1A(P1、PT)至引线LD1B(W)各自的突出部分的x方向的宽度与多条控制引线CLD各自的x方向的宽度相等。另外，引线LD1A(P1、PT)至引线LD1B(W)各自的突出部分间的x方向的间隔(间距)相等，并且，多条控制引线CLD各自的突出部分间的x方向的间隔(间距)相等。由此，进一步提高本实施方式1中的左右对称构造的对称性，由此，能够进一步提高半导体装置PKG1与安装基板之间的连接部的可靠性。
此外，根据本实施方式1中的第2特征点，例如，作为仿真的结果，确认了与现有技术(专利文献1的构成)相比，能够将半导体装置PKG1与安装基板之间的焊接安装可靠性提高2.5倍左右。因此，根据本实施方式1可知，也能够定量地提高焊接安装可靠性。
接下来，说明本实施方式1中的第3特征点。本实施方式1中的第3特征点基于为了例如抑制由半导体装置PKG1的发热引起的温度上升而增大与芯片搭载部TAB1的第2部分P2、第3部分P3分别连结了的引线LD1的热容这样的基本思想。即，如果增大与芯片搭载部TAB1的第2部分P2、第3部分P3分别连结了的引线LD1的热容，则即使发热量变多，也不易引起温度上升，由此，被认为能够抑制半导体装置PKG1整体的温度上升。特别是，分别在芯片搭载部TAB1的第2部分P2、第3部分P3搭载了发热的半导体芯片CHP1、半导体芯片CHP2，增大与第2部分P2、第3部分P3分别连结的引线LD1的热容，从而被认为能够有效地抑制半导体装置PKG1的温度上升。进而，在本实施方式1中，不仅将上述的基本思想应用于与芯片搭载部TAB1的第2部分P2、第3部分P3分别连结的引线LD1，还应用于与搭载了发热的半导体芯片CHP1和半导体芯片CHP2的芯片搭载部TAB2至芯片搭载部TAB4分别连结的引线LD1。另一方面，例如如图9、图10所示，在本实施方式1中的半导体装置PKG1中，存在与搭载了发热的半导体芯片CHP1和半导体芯片CHP2的芯片搭载部TAB1至芯片搭载部TAB4中的各芯片搭载部未连结的引线LD1(LD1(NT1)、LD1(NT2)、LD1(NT3))。关于这些引线LD1，与由半导体芯片CHP1、半导体芯片CHP2构成的发热源未直接接触，所以认为增大热容的必要性不大。根据以上所述，如果还考虑与比较对象的大小关系来说明上述的基本思想，则上述的基本思想在于能够使与芯片搭载部TAB1至芯片搭载部TAB4分别连结了的引线LD1的热容大于与芯片搭载部TAB1至芯片搭载部TAB4中的各芯片搭载部未连结的引线LD1的热容。并且，使该基本思想具体化的一个构成例是本实施方式1中的第3特征点。下面，说明该第3特征点。
例如，在图9和图10中，如果着眼于芯片搭载部TAB1的第2部分P2，则本实施方式1中的第3特征点在于具备与芯片搭载部TAB1的第2部分P2连结的相互分离了的2根引线(引线LD1A(P2)与引线LD1B(P2))这一点。即，本实施方式1中的第3特征点在于，不是通过1根引线LD1而是通过相互分离了的2根引线LD1(LD1A(P2)与引线LD1B(P2))构成与芯片搭载部TAB1的第2部分P2连结的引线这一点。然后，该构成例如如图9、图10所示，能够通过在俯视时引线LD1A(P2)的突出部分配置在引线LD1(NT1)与引线LD1B(P2)之间的构成来实现。
由此，根据本实施方式1，能够增大与芯片搭载部TAB1的第2部分P2连结的引线的热容。这是由于，根据本实施方式1中的第3特征点，能够将把引线LD1A(P2)的热容与引线LD1B(P2)的热容相加而得到的总热容设为与芯片搭载部TAB1的第2部分P2连结了的引线的热容。其结果，根据本实施方式1中的第3特征点，能够增大将具有发热源的芯片搭载部TAB1的第2部分P2、引线LD1A(P2)与引线LD1B(P2)合起来的热容，所以能够抑制由来自发热源的发热引起的温度上升。
此外，此处，特别着眼于芯片搭载部TAB1的第2部分P2来进行了说明，但该构成也能够应用于与芯片搭载部TAB1的第1部分P1、第3部分P3、芯片搭载部TAB2至芯片搭载部TAB4分别连结的引线，实际上在本实施方式1中，也应用于这些引线。由此，根据本实施方式1中的第3特征点，能够增大与发热源直接连结的引线的热容，所以即使来自发热源的发热量变多，也能够抑制半导体装置PKG1的温度上升。其结果，根据本实施方式1中的第3特征点，能够提高半导体装置PKG1的动作可靠性。
进而，通过具备与芯片搭载部TAB1的第2部分P2连结的相互分离了的2根引线LD1A(P2)与引线LD1B(P2)这样的本实施方式1中的第3特征点，能够得到以下的优点。即，根据本实施方式1中的第3特征点，不仅能够增大热容的大小，作为热的散热区域而能够利用2根引线LD1(引线LD1A(P2)与引线LD1B(P2))各自的表面区域，所以还能够实现放热效率的提高。即，本实施方式1中的第3特征点有助于基于增大热容的半导体装置PKG1的温度上升的抑制，并且还有助于基于作为放热区域的引线LD1的表面积的增大的放热效率的提高。
接下来，说明本实施方式1中的第4特征点。本实施方式1中的第4特征点在于，例如如图10所示，在芯片搭载部TAB1的第1部分P1至第3部分P3、芯片搭载部TAB2至芯片搭载部TAB5各自的背面搭载了半导体芯片(半导体芯片CHP1、半导体芯片CHP2、半导体芯片CHP3)。例如，如果举一个例子来说明，则如图8所示，在芯片搭载部TAB1的背面搭载半导体芯片CHP1与半导体芯片CHP2，并且在芯片搭载部TAB5的背面搭载半导体芯片CHP3。
由此，根据本实施方式1中的第4特征点，例如，如图8所示，能够使覆盖芯片搭载部TAB1的表面侧(上表面侧)的密封体MR的厚度变薄。这意味着能够使密封体MR整体的厚度变薄，由此，能够实现半导体装置PKG1的薄型化。
进而，根据本实施方式1中的第4特征点，能够使覆盖芯片搭载部TAB1的表面侧(上表面侧)的密封体MR的厚度变薄，所以当在密封体MR的上表面设置了散热器的情况下，能够使从存在于密封体MR的内部的半导体芯片CHP1至半导体芯片CHP3产生的热高效地传导到散热器。其结果，根据本实施方式1，通过设置散热器这一点和能够高效地向散热器进行热传导这一点的协同效应，能够实现半导体装置PKG1的放热特性的提高。此外，即使在不设置散热器的情况下，根据本实施方式1中的第4特征点，由于在芯片搭载部TAB1的表面侧未搭载有半导体芯片，所以也能够使芯片搭载部从密封体MR的上表面露出，由此，也能够实现半导体装置PKG1的放热特性的提高。
另外，根据本实施方式1中的第4特征点，能够实现密封体MR的薄型化，所以能够减少构成密封体MR的树脂的使用量。这意味着能够实现半导体装置PKG1的轻质化，并且意味着能够实现伴随着树脂的使用量的减少的半导体装置PKG1的成本削减。
根据以上所述，根据包括上述的第1特征点到第4特征点的本实施方式1中的技术思想，在能够提供高性能且低价格的半导体装置PKG1这一点上，可以说是优秀的技术思想。
<安装基板的安装方式>
接下来，说明将本实施方式1中的半导体装置PKG1安装到安装基板的构成例。图11是示出安装本实施方式1中的半导体装置PKG1的安装基板的分局构成的图。特别是，图11(a)是示出安装基板的上表面的俯视图，图11(b)是示出安装基板的下表面的俯视图。
首先，如图11(a)和图11(b)所示，本实施方式1中的安装基板(布线基板)WB呈矩形形状，形成有多个导体图案。具体来说，例如，以在x方向上并列并且一体地连接的方式，在安装基板WB的上表面与下表面形成导体图案CP1(P1)至导体图案CP1(P3)。然后，在上表面形成了的导体图案CP1(P1)至导体图案CP1(P3)和在下表面形成了的导体图案CP1(P1)至导体图案CP1(P3)相互通过通孔(插销)来电连接。
然后，如图11(a)和图11(b)所示，以在俯视时被导体图案CP1(P1)与导体图案CP1(P2)相分离地夹着的方式形成导体图案CP1(U)，并且以被导体图案CP1(P2)与导体图案CP1(P3)相分离地夹着的方式形成导体图案CP1(V)。另外，以在俯视时通过导体图案CP1(V)与导体图案CP1(W)夹着导体图案CP1(P3)的方式，形成导体图案CP1(W)。
进而，在导体图案CP1(P2)的一部分形成了切口部，在该切口部处形成导体图案CP1(NT1)。同样地，在导体图案CP1(V)的一部分也形成了切口部，在该切口部处形成导体图案CP1(NT2)。另外，在导体图案CP1(P3)的一部分也形成了切口部，在该切口部处形成导体图案CP1(NT3)。然后，在安装基板WB上，还在y方向上相分离地形成了多个导体图案CP2。如上所述，在本实施方式1中的安装基板WB上，形成了多个导体图案。
接下来，图12是示出在本实施方式1中的安装基板WB的上表面上安装了本实施方式1中的半导体装置PKG1的状态的俯视图。如图12所示，引线LD1A(P1、PT)与导体图案CP1(P1)相连接，并且引线LD1A(P2)与导体图案CP1(P2)相连接，并且引线LD1A(P3)与导体图案CP1(P3)相连接。另一方面，引线LD1A(U)与导体图案CP1(U)相连接，引线LD1A(V)与导体图案CP1(V)相连接，并且引线LD1A(W)与导体图案CP1(W)相连接。进而，引线LD1(NT1)与导体图案CP1(NT1)相连接，并且引线LD1(NT2)与导体图案CP1(NT2)相连接，并且引线LD1(NT3)与导体图案CP1(NT3)相连接。另外，控制引线CLD与导体图案CP2相连接。这样，在安装基板WB的上表面上安装了半导体装置PKG1。
此处，在本实施方式1中，如图11(a)和图11(b)所示，导体图案CP1(P1)至导体图案CP1(P3)一体地连接。然后，在安装基板WB的上表面形成了的导体图案CP1(P1)至导体图案CP1(P3)与在安装基板WB的下表面形成了的导体图案CP1(P1)至导体图案CP1(P3)通过插销来连接。因此，在本实施方式1中，例如，能够增大连接到与图10所示的芯片搭载部TAB1的第1部分P1至第3部分P3分别连结了的引线LD1A(P1、NT)至LD1B(P3)的导体图案(导体图案CP1(P1)至导体图案CP1(P3)的整体图案)的热容，并且能够增大导体图案的表面积。这意味着能够使在半导体装置PKG1中产生的热高效地热传导到形成于安装基板WB的导体图案，并且还能够抑制安装基板WB自身的温度上升。其结果，根据本实施方式1，除了上述的半导体装置PKG1中的设计点(第1特征点至第4特征点)之外，还通过与关于在安装基板WB的导体图案的分局的设计点的协同效应，能够进一步提高半导体装置PKG1的动作可靠性。
进一步地说，如图11(a)和图11(b)所示，在本实施方式1中的安装基板WB中，将导体图案CP1(P1)至导体图案CP1(P3)电连接。此处，例如，经由安装基板WB而向半导体装置PKG1供给电源电位(正电位)。如果考虑这一点，则在图9和图10中，能够从引线LD1A(P1、PT)向芯片搭载部TAB1的第1部分P1供给电源电位，并且，从引线LD1A(P2)向芯片搭载部TAB1的第2部分P2供给电源电位，并且从引线LD1A(P3)向芯片搭载部TAB1的第3部分P3供给电源电位。
因此，在本实施方式1中，以提高从具有热发生源的第2部分P2与第3部分P3的放热特性的观点作为主要观点，设置了引线LD1A(P2)和引线LD1A(P3)。在该构成的情况下，通过使用上述的安装基板WB，能够经由引线LD1A(P2)向第2部分P2供给电源电位，并且，经由引线LD1A(P3)向第3部分P3供给电源电位。这意味着不需要经由第1部分P1向第2部分P2和第3部分P3供给电源电位，由此，能够缩短向第2部分P2和第3部分P3供给电源电位的路径。因此，根据本实施方式1，能够减少向第2部分P2、第3部分P3供给电源电位的路径的寄生电阻，其结果，能够抑制向第2部分P2和第3部分P2供给的电源电位的电源下降(drop)。特别是在本实施方式1中的半导体装置PKG1中，作为放热特性提高的结果，能够使电动机的驱动电流增加，但在这种情况下，在逆变器电路中流过的电流也增加。因此，如果电流增加，则认为由寄生电阻引起的电源下降也变大，但根据本实施方式1，能够减小电源电位的供给路径的寄生电阻，所以即使增加电流量，也能够减小电源下降的影响。因此，根据本实施方式1中的半导体装置PKG1，能够实现放热特性的提高，并且在伴随着放热特性的提高而使电动机的驱动电流增加的情况下，也能够抑制半导体装置PKG1的电气特性的劣化。根据以上所述，本实施方式1中的技术思想在能够实现半导体装置PKG1的可靠性提高与电气特性的提高这一点上可以说是优秀的。
此外，在通过有限要素法传热解析来比较本实施方式1中的半导体装置PKG1与相关技术(例如，在专利文献1中相应的构成)的放热特性之后可以明确，根据本实施方式1中的半导体装置PKG1，与相关技术相比，能够将放热特性提高8.3％左右。根据以上所述，根据放热性的观点，证实了本实施方式1中的半导体装置PKG1相对于相关技术存在优势。即，不仅定性地还定量地确认了本实施方式1中的半导体装置PKG1的有用性。
<变形例>
接下来，说明本实施方式1中的变形例。本变形例是通过其他构成来使作为上述的第3特征点而具体化了的增加热容的基本思想具体化而得到的一个构成例。图13是示出本变形例中的半导体装置PKG2的外观构成的图。本变形例中的半导体装置PKG2例如具有由树脂构成的密封体MR，在图13中，透过该密封体MR而示出了半导体装置PKG2的内部构成。该图13对应于从密封体MR的上表面侧观察本变形例中的半导体装置PKG2的立体图。另一方面，图14对应于从密封体MR的下表面侧观察本变形例中的半导体装置PKG2的立体图。
如图13和图14所示，本变形例中的特征点在于，与芯片搭载部TAB1的第1部分P1至第3部分P3分别连结了的引线(LD1(P1、PT)、LD1(P2)、LD1(P3)的x方向的宽度大于与任一个芯片搭载部都未连结的引线(LD1(NT1)、LD1(NT2)、LD1(NT3))的x方向的宽度。由此，通过本变形例中的引线构成，也能够增大引线(LD1(P1、PT)、LD1(P2)、LD1(P3)的热容，并且也能够增大放热面积(表面积)。
同样地，在本变形例中，如图13和图14所示，与芯片搭载部TAB2至芯片搭载部TAB4分别连结了的引线(LD1(U)、LD1(V)、LD1(W))的x方向的宽度也大于与任一个芯片搭载部都未连结的引线(LD1(NT1)、LD1(NT2)、LD1(NT3))的x方向的宽度。由此，通过本变形例中的引线构成，也能够增大引线(LD1(U)、LD1(V)、LD1(W))的热容，并且也能够增大放热面积(表面积)。
根据以上所述，与实施方式1中的第3特征点同样地，通过本变形例，也能够实现基于增大引线的热容的半导体装置PKG2的温度上升的抑制，并且也能够实现基于作为放热面积的引线的表面积的增大的放热效率的提高。
(实施方式2)(DIP构造)
接下来，说明本实施方式2中的半导体装置。图15是示出本实施方式2中的半导体装置PKG3的外观构成的图。本实施方式2中的半导体装置PKG3例如具有由树脂构成的密封体MR，在图15中，透过该密封体MR而示出了半导体装置PKG3的内部构成。该图15对应于从密封体MR的上表面侧观察本实施方式2中的半导体装置PKG3的立体图。另一方面，图16对应于从密封体MR的下表面侧观察本实施方式2中的半导体装置PKG3的立体图。
如图15和图16所示，在本实施方式2中，引线LD1具有从密封体MR的侧面SD1突出的突出部分，为了将半导体装置PKG3安装到安装基板，引线LD1的突出部分构成为包括能够与安装基板连接的部位。具体来说，在本实施方式2中，如图15和图16所示，引线LD1在z方向上弯曲，该在z方向上弯曲的部分成为能够插入到安装基板的部位。即，在图15和图16所示的本实施方式2中的半导体装置PKG3中，引线LD1的突出部分具有能够插入到安装基板的部位来作为能够与安装基板连接的部位。此外，此处说明了引线LD1的构成，但从密封体MR的侧面SD2突出的控制引线CLD也具有在z方向上弯曲的突出部分，该突出部分成为能够插入到安装基板的部位。如上所述，安装构成了本实施方式2中的半导体装置PKG3。
根据本实施方式2，通过将引线LD1和控制引线CLD插入到安装基板，能够将半导体装置PKG3安装到安装基板。此时，被插入到安装基板的引线LD1和控制引线CLD不仅与在安装基板的表面形成了的导体图案(布线图案)直接接触，还与在安装基板的背面形成了的导体图案直接接触。因此，根据本实施方式2中的半导体装置PKG3，例如能够提高从引线LD1向安装基板的放热特性。具体来说，在通过有限要素法传热解析来比较本实施方式2中的半导体装置PKG3与相关技术(例如，在专利文献1中相当的构成)的放热特性之后，可以明确根据本实施方式2中的半导体装置PKG3，与相关技术相比，能够将放热特性提高9.9％左右。
根据以上所述，本实施方式2中的半导体装置PKG3根据放热性的观点，被证实了相对于相关技术存在优势。即，不仅定性地还定量地确认了本实施方式2中的半导体装置PKG3的有用性。
(实施方式3)(SOP构造+DIP构造)
接下来，说明本实施方式3中的半导体装置。图17是示出本实施方式3中的半导体装置PKG4的外观构成的图。本实施方式3中的半导体装置PKG4例如具有由树脂构成的密封体MR，在图17中，透过该密封体MR而示出了半导体装置PKG4的内部构成。该图17对应于从密封体MR的上表面侧观察本实施方式3中的半导体装置PKG4的立体图。另一方面，图18对应于从密封体MR的下表面侧观察本实施方式3中的半导体装置PKG4的立体图。
如图17和图18所示，在本实施方式3中，引线LD1A和引线LD1B具有从密封体MR的侧面SD1突出的突出部分，为了将半导体装置PKG4安装到安装基板，引线LD1A的突出部分和引线LD1B的突出部分构成为包括能够与安装基板连接的部位。具体来说，在本实施方式4中，如图17和图18所示，引线LD1A被加工成鸥翼形状，鸥翼形状的前端部分成为能够与安装基板焊接的部位。即，在图17和图18所示的本实施方式3中的半导体装置PKG4中，引线LD1A的突出部分具有能够与安装基板焊接的部位来作为能够与安装基板连接的部位。另一方面，引线LD1B在z方向上弯曲，该在z方向上弯曲的部分成为能够插入到安装基板的部位。即，在图17和图18所示的本实施方式3中的半导体装置PKG4中，引线LD1B的突出部分具有能够插入到安装基板的部位来作为能够与安装基板连接的部位。这样，本实施方式3中的半导体装置PKG4具有从密封体MR的侧面SD1突出的引线LD1A和引线LD1B，形成于引线LD1A的能够与安装基板连接的部位和形成于引线LD1B的能够与安装基板连接的部位的形状不同。此外，此处说明了引线LD1A和引线LD1B的构成，但从密封体MR的侧面SD2突出的所有的控制引线CLD被加工成鸥翼形状，鸥翼形状的前端部分成为能够与安装基板焊接的部位。如上所述，安装构成了本实施方式3中的半导体装置PKG4。
在通过有限要素法传热解析来比较本实施方式3中的半导体装置PKG4与相关技术(例如，在专利文献1中相应的构成)的放热特性之后，可以明确，根据本实施方式3中的半导体装置PKG4，与相关技术相比，能够将放热特性提高9.6％左右。
根据以上所述，本实施方式3中的半导体装置PKG4根据放热性的观点，被证实了相对于相关技术存在优势。即，不仅定性地还定量地确认了本实施方式3中的半导体装置PKG4的有用性。
以上，根据该实施方式具体说明了通过本发明者完成的发明，但本发明不限定于上述实施方式，在不脱离其主旨的范围内能够进行各种变更，这自不待言。
<变形例1>
在上述实施方式中，说明了在芯片搭载部的背面搭载半导体芯片的构成，但上述实施方式中的技术思想不限于此，例如也能够应用于在芯片搭载部的表面搭载半导体芯片的构成。
<变形例2>
在上述实施方式中，说明了将IGBT用作作为逆变器电路的开关元件发挥功能的功率晶体管的例子，但上述实施方式中的技术思想不限于此，例如能够代替IGBT而使用功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)。在这种情况下，在形成有功率MOSFET的半导体芯片中，半导体芯片的背面电极作为漏极发挥功能，并且，半导体芯片的表面电极(表面电极衬垫)作为源极发挥功能。进而，在半导体芯片的表面，除该表面电极之外，还形成了栅极电极(栅极电极衬垫)。
此外，在作为逆变器电路的开关元件而使用功率MOSFET的情况下，不需要与功率MOSFET反并联地连接的续流二极管。这是由于，在功率MOSFET的器件构造中，在外延层(漂移层、n型半导体区域)与体区域(p型半导体区域)之间，形成由pn结二极管构成的体二极管，该体二极管具有作为续流二极管的功能。

Claims (15)

1.一种半导体装置，其特征在于，具有：
第1芯片搭载部，具有第1部分与第2部分；
第2芯片搭载部；
第3芯片搭载部；
第1半导体芯片，搭载于所述第1芯片搭载部的所述第1部分，并且具备第1功率晶体管；
第2半导体芯片，搭载于所述第2芯片搭载部，并且具备第2功率晶体管；
第3半导体芯片，搭载于所述第1芯片搭载部的所述第2部分，并且具备第3功率晶体管；
第4半导体芯片，搭载于所述第3芯片搭载部，并且具备第4功率晶体管；
第1引线；
第2引线，与所述第1芯片搭载部的所述第2部分连结；
第3引线；以及
密封体，密封所述第1芯片搭载部至所述第3芯片搭载部、所述第1半导体芯片至所述第4半导体芯片、所述第1引线的一部分、所述第2引线的一部分以及所述第3引线的一部分，具有上表面、位于与所述上表面相反一侧的下表面、在厚度方向上位于所述上表面与下表面之间的第1侧面以及与所述第1侧面对置的第2侧面，
所述第1芯片搭载部至所述第3芯片搭载部沿着所述密封体的所述第1侧面延伸的第1方向分别配置，
所述第2芯片搭载部在俯视时配置在所述第1芯片搭载部的所述第1部分与所述第2部分之间，
所述第1芯片搭载部的所述第2部分在俯视时配置在所述第2芯片搭载部与所述第3芯片搭载部之间，
所述第1引线、所述第2引线与所述第3引线分别具有从所述密封体的所述第1侧面突出的突出部分，
所述第2引线的突出部分包括能够与安装基板连接的部位，
所述第1半导体芯片的第1背面电极与所述第3半导体芯片的第3背面电极经由所述第1芯片搭载部而电连接，
所述第2半导体芯片的第2背面电极与所述第2芯片搭载部电连接，
所述第4半导体芯片的第4背面电极与所述第3芯片搭载部电连接，
所述第1半导体芯片的第1表面电极与所述第2芯片搭载部经由第1导电性部件而电连接，
所述第2半导体芯片的第2表面电极与所述第1引线经由第2导电性部件而电连接，
所述第3半导体芯片的第3表面电极与所述第3芯片搭载部经由第3导电性部件而电连接，
所述第4半导体芯片的第4表面电极与所述第3引线经由第4导电性部件而电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
能够与所述安装基板连接的部位是能够与所述安装基板焊接的部位。
3.根据权利要求1所述的半导体装置，其特征在于，
能够与所述安装基板连接的部位是能够插入到所述安装基板的部位。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第1引线的突出部分的长度、所述第2引线的突出部分的长度与所述第3引线的突出部分的长度相等。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第2引线的突出部分的热容大于所述第1引线的突出部分的热容。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第2引线的突出部分具有相互分离了的第1突出部分与第2突出部分。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第1突出部分的所述第1方向的宽度与所述第2突出部分的所述第1方向的宽度相互相等。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第2引线的所述第1突出部分在俯视时配置在所述第1引线与所述第2引线的所述第2突出部分之间。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第1引线与所述第2引线的所述第1突出部分的所述第1方向的间隔等于所述第2引线的所述第1突出部分与所述第2引线的所述第2突出部分的所述第1方向的间隔。
10.根据权利要求6所述的半导体装置，其特征在于，
在所述第1突出部分形成能够与所述安装基板焊接的部位，
在所述第2突出部分形成能够插入到所述安装基板的部位。
11.根据权利要求5所述的半导体装置，其特征在于，
所述第2引线的突出部分的所述第1方向的宽度大于所述第1引线的突出部分的所述第1方向的宽度。
12.根据权利要求1所述的半导体装置，其特征在于，
所述第1半导体芯片搭载于所述第1芯片搭载部的所述第1部分的背面，
所述第2半导体芯片搭载于所述第2芯片搭载部的背面，
所述第3半导体芯片搭载于所述第1芯片搭载部的所述第2部分的背面，
所述第4半导体芯片搭载于所述第3芯片搭载部的背面。
13.根据权利要求1所述的半导体装置，其特征在于，具有：
控制部，控制所述第1功率晶体管至所述第4功率晶体管；以及
多条控制引线，与所述控制部电连接，
所述多条控制引线分别从所述密封体的所述第2侧面突出。
14.根据权利要求1所述的半导体装置，其特征在于，
所述第1功率晶体管至所述第4功率晶体管分别是绝缘栅双极型晶体管，
所述第1背面电极至所述第4背面电极分别作为集电极发挥功能，
所述第1表面电极至所述第4表面电极分别作为发射极发挥功能。
15.根据权利要求1所述的半导体装置，其特征在于，
所述第1功率晶体管至所述第4功率晶体管分别是场效应晶体管，
所述第1背面电极至所述第4背面电极分别作为漏极发挥功能，
所述第1表面电极至所述第4表面电极分别作为源极发挥功能。
CN201510876267.1A 2014-12-03 2015-12-03 半导体装置 Active CN105679728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-245136 2014-12-03
JP2014245136A JP6345583B2 (ja) 2014-12-03 2014-12-03 半導体装置

Publications (2)

Publication Number Publication Date
CN105679728A true CN105679728A (zh) 2016-06-15
CN105679728B CN105679728B (zh) 2019-08-13

Family

ID=55694970

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510876267.1A Active CN105679728B (zh) 2014-12-03 2015-12-03 半导体装置
CN201520987395.9U Expired - Fee Related CN205159307U (zh) 2014-12-03 2015-12-03 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201520987395.9U Expired - Fee Related CN205159307U (zh) 2014-12-03 2015-12-03 半导体装置

Country Status (4)

Country Link
US (1) US9641102B2 (zh)
JP (1) JP6345583B2 (zh)
CN (2) CN105679728B (zh)
HK (1) HK1221069A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725075A (zh) * 2019-03-19 2020-09-29 三菱电机株式会社 半导体装置的制造方法及半导体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207430A (ja) 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6349856B2 (ja) * 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
US9931944B2 (en) * 2016-03-22 2018-04-03 Ford Global Technologies, Llc Variable voltage convert system with reduced bypass diode conduction
US9813055B2 (en) * 2016-04-01 2017-11-07 Ixys Corporation Gate driver that drives with a sequence of gate resistances
JP6647187B2 (ja) * 2016-11-14 2020-02-14 三菱電機株式会社 パワーモジュールおよびその製造方法
JP6566927B2 (ja) * 2016-12-01 2019-08-28 三菱電機株式会社 半導体装置および電力変換装置
CN108257936B (zh) * 2018-01-03 2020-07-03 四川明泰电子科技有限公司 一种dip16多芯片封装异形引线框架及其封装方法
JP7361112B2 (ja) * 2019-06-24 2023-10-13 ローム株式会社 半導体装置
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構
JP7316968B2 (ja) * 2020-03-27 2023-07-28 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467828A (zh) * 2002-06-12 2004-01-14 ������������ʽ���� 半导体器件
CN1836328A (zh) * 2003-08-14 2006-09-20 国际整流器公司 用于epas/ehpas应用的模块
US20070132110A1 (en) * 2005-12-12 2007-06-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a molded package
CN101246938A (zh) * 2007-01-24 2008-08-20 克里公司 用于固态发光器件的基于导线架的包装件以及形成该包装件的方法
CN103915425A (zh) * 2012-12-28 2014-07-09 三菱电机株式会社 功率用半导体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864483A (en) * 1986-09-25 1989-09-05 Wisconsin Alumni Research Foundation Static power conversion method and apparatus having essentially zero switching losses and clamped voltage levels
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6337803B2 (en) * 1999-06-24 2002-01-08 Nissan Motor Co., Ltd. Power module
JP3633432B2 (ja) * 2000-03-30 2005-03-30 株式会社日立製作所 半導体装置及び電力変換装置
JP3812878B2 (ja) * 2000-08-11 2006-08-23 松下電器産業株式会社 半導体装置およびそれを用いたインバータ回路
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
US6933593B2 (en) * 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
US7298027B2 (en) * 2004-09-02 2007-11-20 International Rectifier Corporation SMT three phase inverter package and lead frame
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
WO2007026944A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
KR101321361B1 (ko) * 2005-09-05 2013-10-22 페어차일드코리아반도체 주식회사 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP4344776B2 (ja) * 2008-08-11 2009-10-14 株式会社ルネサステクノロジ 半導体装置
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5407674B2 (ja) * 2009-09-02 2014-02-05 サンケン電気株式会社 半導体装置
JP5201171B2 (ja) * 2010-05-21 2013-06-05 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP5370440B2 (ja) * 2011-08-31 2013-12-18 株式会社デンソー 電子装置の製造方法
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US9852928B2 (en) * 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467828A (zh) * 2002-06-12 2004-01-14 ������������ʽ���� 半导体器件
CN1836328A (zh) * 2003-08-14 2006-09-20 国际整流器公司 用于epas/ehpas应用的模块
US20070132110A1 (en) * 2005-12-12 2007-06-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a molded package
CN101246938A (zh) * 2007-01-24 2008-08-20 克里公司 用于固态发光器件的基于导线架的包装件以及形成该包装件的方法
CN103915425A (zh) * 2012-12-28 2014-07-09 三菱电机株式会社 功率用半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725075A (zh) * 2019-03-19 2020-09-29 三菱电机株式会社 半导体装置的制造方法及半导体装置

Also Published As

Publication number Publication date
HK1221069A1 (zh) 2017-05-19
US9641102B2 (en) 2017-05-02
CN105679728B (zh) 2019-08-13
JP2016111088A (ja) 2016-06-20
JP6345583B2 (ja) 2018-06-20
CN205159307U (zh) 2016-04-13
US20160163615A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
CN205159307U (zh) 半导体装置
JP7208966B2 (ja) 半導体装置
CN205069623U (zh) 半导体器件
CN107644857B (zh) 多器件功率模块的信号引脚布局
US9906165B2 (en) Semiconductor module
CN110299341B (zh) 半导体器件和电子器件
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
JP5893369B2 (ja) 半導体装置
CN104040715A (zh) 半导体器件
CN105390452B (zh) 半导体装置的制造方法
CN103972184B (zh) 芯片布置和芯片封装
CN104517954A (zh) 在两个衬底之间具有半导体芯片的晶体管布置
CN104600046A (zh) 半导体器件
CN107750392A (zh) 半导体芯片以及使用了该半导体芯片的半导体模块
US20220302075A1 (en) Power semiconductor module
JP2017059637A (ja) 半導体装置、および当該半導体装置を備えるインバータ装置
CN101449371B (zh) 树脂密封型半导体器件以及用该半导体器件的电子装置
JP2024055935A (ja) 半導体装置及び半導体ユニット
JPWO2020071102A1 (ja) 半導体装置、半導体モジュールおよび車両
US10985636B2 (en) Semiconductor device
US20220392865A1 (en) Semiconductor device
JPWO2020090925A1 (ja) 半導体ユニット、半導体装置、バッテリユニット、及び車両
JP7463285B2 (ja) 半導体ユニット、バッテリユニット、及び車両
JP2019134080A (ja) 半導体モジュール
JP2014011395A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1221069

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1221069

Country of ref document: HK