CN103915425A - 功率用半导体装置 - Google Patents

功率用半导体装置 Download PDF

Info

Publication number
CN103915425A
CN103915425A CN201310744991.XA CN201310744991A CN103915425A CN 103915425 A CN103915425 A CN 103915425A CN 201310744991 A CN201310744991 A CN 201310744991A CN 103915425 A CN103915425 A CN 103915425A
Authority
CN
China
Prior art keywords
control circuit
igbt
mosfet
grid
switch portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310744991.XA
Other languages
English (en)
Other versions
CN103915425B (zh
Inventor
长谷川真纪
白水政孝
酒井伸次
白石卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103915425A publication Critical patent/CN103915425A/zh
Application granted granted Critical
Publication of CN103915425B publication Critical patent/CN103915425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

针对使IGBT和MOSFET并联动作而作为开关设备进行使用的功率用半导体装置，将装置整体小型化。IGBT及MOSFET中的配置在栅极控制电路的附近的晶体管，将从栅极控制电路发送来的栅极控制信号，发送至配置在远离栅极控制电路的位置处的晶体管的栅极。而且，经由电阻元件，将栅极控制信号发送至配置在栅极控制电路的附近的晶体管。

Description

功率用半导体装置
技术领域
本发明涉及一种功率用半导体装置，特别地涉及一种使IGBT和MOSFET并联动作而作为开关设备进行使用的功率用半导体装置。
背景技术
在现有技术中，在IGBT（insulated gate bipolar transistor）等开关装置中，以降低开关损耗为目的，研究出将IGBT与MOSFET（MOSfield effect transistor）并联连接的结构。
例如，在专利文献1的图5中公开了下述结构：并联连接的IGBT和MOSFET的各自的栅极共同连接，利用共同的栅极驱动电路，对两者进行驱动。
通过采用这种结构，从而能够利用IGBT和MOSFET的阈值电压的差，使断开时的瞬间特性反映出MOSFET的断开特性，将断开损耗较大的IGBT的断开特性吸收，降低开关损耗。
专利文献1：日本特开平4-354156号公报
在上述专利文献1的结构中，将IGBT的接通阈值电压设定为比MOSFET的接通阈值电压高，因此，在开关时的瞬间状态下，必然是全部电流流过MOSFET，因此，为了与此相应对，不得不将MOSFET的额定电流设为较大，存在难以减小MOSFET的芯片尺寸，难以将装置整体小型化的课题。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于，针对使IGBT和MOSFET并联动作而作为开关设备进行使用的功率用半导体装置，将装置整体小型化。
本发明涉及的功率用半导体装置的第1方式具有：逆变器，其串联地插入在施加第一电压的第一电源线和施加第二电压的第二电源线之间，由互补地动作的第一及第二开关部构成；以及第一及第二控制电路，它们分别对所述第一及第二开关部的各自的开关动作进行控制，所述逆变器和所述第一及第二控制电路进行了模块化，在该功率用半导体装置中，所述第一开关部具有第一IGBT及第一MOSFET，它们各自的一个主电极与所述第一电源线连接，各自的另一个主电极与所述逆变器的输出节点连接，所述第二开关部具有第二IGBT及第二MOSFET，它们各自的一个主电极与所述第二电源线连接，各自的另一个主电极与所述逆变器的所述输出节点连接，在所述功率用半导体装置的平面布局中，所述第一控制电路配置在与所述第一开关部相对的位置处，所述第一IGBT及所述第一MOSFET中的一者配置在所述第一控制电路的附近，另一者配置在与所述第一IGBT及所述第一MOSFET中的所述一者相比远离所述第一控制电路的位置处，所述第二控制电路配置在与所述第二开关部相对的位置处，所述第二IGBT及所述第二MOSFET中的一者配置在所述第二控制电路的附近，另一者配置在与所述第二IGBT及所述第二MOSFET中的所述一者相比远离所述第二控制电路的位置处，所述第一IGBT及所述第一MOSFET中的配置在所述第一控制电路的附近的晶体管，将从所述第一控制电路发送来的栅极控制信号，发送至配置在远离所述第一控制电路的位置处的晶体管的栅极，所述第二IGBT及所述第二MOSFET中的配置在所述第二控制电路的附近的晶体管，将从所述第二控制电路发送来的栅极控制信号，发送至配置在远离所述第二控制电路的位置处的晶体管的栅极，从所述第一控制电路，经由电阻元件将栅极控制信号发送至所述第一IGBT及所述第一MOSFET中的一个晶体管的栅极，从所述第二控制电路，经由电阻元件将栅极控制信号发送至所述第二IGBT及所述第二MOSFET中的一个晶体管的栅极。
发明的效果
根据本发明所涉及的功率用半导体装置的第1方式，无需相对于控制电路并联地配置IGBT和MOSFET，能够在作为开关设备而并联使用IGBT和MOSFET的结构中，将装置整体小型化。另外，从第一控制电路，经由电阻元件将栅极控制信号发送至第一IGBT及第一MOSFET中的一个晶体管的栅极，从第二控制电路，经由电阻元件将栅极控制信号发送至第二IGBT及第二MOSFET中的一个晶体管的栅极，因此，能够对并联驱动IGBT及MOSFET时的振荡进行抑制。
附图说明
图1是表示本发明所涉及的实施方式的3相逆变器模块的电路结构的图。
图2是表示本发明所涉及的实施方式的3相逆变器模块的内部结构的图。
图3是本发明所涉及的实施方式的3相逆变器模块的内部结构的局部图。
图4是说明IGBT及MOSFET并联驱动时的振荡的图。
图5是表示将电阻元件连接在IGBT的栅极上的结构的图。
图6是本发明所涉及的实施方式的3相逆变器模块的内部结构的局部图。
图7是说明IGBT及MOSFET并联驱动时的振荡的图。
图8是表示将电阻元件连接在MOSFET的栅极上的结构的图。
图9是表示在IGBT的栅极焊盘下内置有电阻元件的结构的一个例子的图。
图10是表示将电阻元件连接在MOSFET的栅极上的结构的图。
图11是本发明所涉及的实施方式的3相逆变器模块的内部结构的局部图。
图12是表示将电阻元件连接在IGBT的栅极上的结构的图。
图13是本发明所涉及的实施方式的3相逆变器模块的内部结构的局部图。
图14是说明栅极-发射极间电压的下降机制的图。
图15是说明栅极-发射极间电压的下降机制的图。
图16是说明接通时的损耗减少的图。
图17是说明反馈电容得到了充电的情况下的开关动作的图。
图18是说明反馈电容得到了充电的情况下的开关动作的图。
图19是表示MOSFET接通时的电流、电压特性和栅极电压特性的图。
图20是表示本发明所涉及的实施方式的变形例的结构的图。
图21是表示本发明所涉及的实施方式的变形例的结构的图。
图22是表示本发明所涉及的实施方式的变形例的结构的图。
图23是表示本发明所涉及的实施方式的变形例的结构的图。
具体实施方式
<实施方式>
在图1中示出本发明所涉及的功率用半导体装置的实施方式的3相逆变器模块100的电路结构。
图1所示的3相逆变器模块100由3个逆变器IV1～IV3构成。
逆变器IV1具有：MOSFET（MOS field effect transistor）7及10，它们在电源线P和电源线N之间串联连接，其中，该电源线P连接在被施加电源电压的端子T1上，该电源线N连接在被施加基准电压的端子T5上；以及IGBT（insulated gate bipolar transistor）1及4，它们分别与MOSFET7及10并联连接。而且，MOSFET7及10的各自的源极以及漏极共同连接在端子T2上。在这里，IGBT1和MOSFET7是高电位侧的开关设备，两者构成高电位侧的开关部，IGBT4和MOSFET10是低电位侧的开关设备，两者构成低电位侧的开关部。
在这里，“MOS”这个术语，以前用于金属/氧化物/半导体的层叠构造中，是取Metal-Oxide-Semiconductor中的第一个字母而构成的。然而，特别地，在具有MOS构造的场效应晶体管（以下简称为“MOS晶体管”）中，近几年为了进行集成化、制造工艺的改善等，对栅极绝缘膜、栅极电极的材料进行了改进。
例如，在MOS晶体管中，主要从源极·漏极以自对准的方式形成的观点出发，作为栅极电极的材料，代替金属而采用多晶硅。另外，为了改善电气特性，作为栅极绝缘膜的材料而采用高介电常数的材料，但该材料并不限定于氧化物。
因此，“MOS”这个术语并不限定为仅采用金属/氧化物/半导体的层叠构造，在本说明书中也不是将上述限定作为前提。即，鉴于技术常识，在这里“MOS”并不能仅认为是从其词源得到的缩略语，还具有广义地包含导电体/绝缘体/半导体的层叠构造的含义。
逆变器IV2也是相同的结构，具有在电源线P-N之间串联连接的MOSFET8及11、和分别与MOSFET8及11并联连接的IGBT2及5。而且，MOSFET8及11的各自的源极以及漏极共同与端子T3连接。在这里，IGBT2和MOSFET8是高电位侧的开关设备，两者构成高电位侧的开关部，IGBT5和MOSFET11是低电位侧的开关设备，两者构成低电位侧的开关部。
逆变器IV3具有在电源线P-N之间串联连接的MOSFET9及12、和分别与MOSFET9及12并联连接的IGBT3及6。而且，MOSFET9及12的各自的源极以及漏极共同与端子T4连接。在这里，IGBT3和MOSFET9是高电位侧的开关设备，两者构成高电位侧的开关部，IGBT6和MOSFET12是低电位侧的开关设备，两者构成低电位侧的开关部。此外，在MOSFET7～9以及10～12中分别存在反并联连接的二极管D，但其是内部寄生二极管。
MOSFET7及IGBT1的栅极共同与栅极控制电路18连接，MOSFET7的源极以及IGBT1的发射极共同与栅极控制电路18连接。
MOSFET8及IGBT2的栅极共同与栅极控制电路18连接，MOSFET8的源极以及IGBT2的发射极共同与栅极控制电路18连接。
另外，MOSFET9及IGBT3的栅极共同与栅极控制电路18连接，MOSFET9的源极以及IGBT3的发射极共同与栅极控制电路18连接。
在这里，将对IGBT1～3的各自的栅极和栅极控制电路18进行连接的连接线称为线13，将对IGBT1～3的各自的栅极和MOSFET7～9的栅极进行连接的连接线称为线15，将对IGBT1～3的各自的发射极和MOSFET7～9的源极进行连接的连接线称为线16，将对线16和栅极控制电路18进行连接的连接线称为线14。另外，将对各个线16和端子T2～T4进行连接的连接线称为线17。
另外，MOSFET10及IGBT4的栅极共同与栅极控制电路19连接，MOSFET11及IGBT5的栅极共同与栅极控制电路19连接，MOSFET12及IGBT6的栅极共同与栅极控制电路19连接。
此外，形成为经由端子T10向栅极控制电路18及19施加基准电压的结构。
图2是表示3相逆变器模块100的内部结构的图。3相逆变器模块100利用树脂进行封装而形成封装体，但在图2中省略了封装树脂，用虚线表示树脂封装体RP的形成区域。
如图2所示，3相逆变器模块100在矩形的树脂封装体RP的一个长边侧配置有栅极控制电路18及19，在另一个长边侧配置有IGBT1～6、MOSFET7～12。
如图2所示，由于3相逆变器模块100具有开关设备的栅极控制电路18及19，因此被称为IPM（Intelligent Power Module）。
在配置栅极控制电路18及19的这一侧，配置有引线框架LF1，在配置IGBT1～6、MOSFET7～12的这一侧，配置有引线框架LF2。
引线框架LF1具有多个引线LT1和分别搭载栅极控制电路18及19的芯片焊盘P11及P12。
芯片焊盘P11及P12与树脂封装体RP的长边平行地排列，共同连接，并且，各自与引线LT1中的某一个连接。经由这些引线LT1向栅极控制电路18及19施加基准电压，因此，这些引线LT1成为图1中的端子T10。
引线框架LF2具有7根引线LT2、芯片焊盘P1～P4以及导线接合区域P5～P7、P21～P23。
芯片焊盘P1～P4与树脂封装体RP的长边平行地排列，各自独立。另外，芯片焊盘P2～P4分别以与导线接合区域P21～P23成为一体的方式连接，导线接合区域P21～P23分别以与引线LT2成为一体的方式连接。另外，芯片焊盘P1以及导线接合区域P5～P7分别以与引线LT2成为一体的方式连接，导线接合区域P21～P23以及导线接合区域P5～P7与树脂封装体RP的长边平行地排列。
在这里，与芯片焊盘P1成为一体的引线LT2相当于图1中示出的端子T1，分别与导线接合区域P21～P23成为一体的引线LT2相当于端子T2～T4，分别与导线接合区域P5～P7成为一体的3根引线LT2相当于端子T5。
在图2中，IGBT1～3以与栅极控制电路18相对的方式排列在芯片焊盘P1的引线框架LF1侧的端缘，IGBT4～6各自以与栅极控制电路19相对的方式配置在芯片焊盘P2～P4的引线框架LF1侧的端缘。
另外，在芯片焊盘P1上，以分别与IGBT1～3相对的方式配置有MOSFET7～9，在芯片焊盘P2～P4上以分别与IGBT4～6相对的方式分别配置有MOSFET10～12。
在这里，在图3中示出图2中的区域“A”的详细图。区域“A”是包含芯片焊盘P2、在该芯片焊盘P2上配置的IGBT4和MOSFET10及其周边的区域，使用该图对IGBT及MOSFET的结构进行说明。
如图3所示，IGBT4的与芯片焊盘P2的主表面接触的这一侧成为集电极，其相反侧成为发射极E，该IGBT4是主电流相对于半导体衬底主表面垂直地流动的纵型构造的IGBT，在发射极E侧的平面内具有2个栅极焊盘G1及G2。
即，在矩形的发射极E侧的一个短边侧的端缘部设置有栅极焊盘G1，在另一个端缘部设置有栅极焊盘G2。栅极焊盘G1和G2在IGBT4内相连，能够从栅极焊盘G2中获取从栅极控制电路19发送至栅极焊盘G1的栅极控制信号。此外，在将IGBT4搭载在芯片焊盘P2上时，以栅极焊盘G1朝向栅极控制电路19侧的方式配置。
另外，如图3所示，MOSFET10的与芯片焊盘P2的主表面接触的这一侧成为漏极，其相反侧成为源极S，该MOSFET10是主电流相对于半导体衬底主表面垂直地流动的纵型构造的MOSFET，在源极S侧的平面内具有栅极焊盘G11。
即，在矩形的源极S侧的一个短边侧的端缘部设置有栅极焊盘G11。此外，在将MOSFET10搭载在芯片焊盘P2上时，以栅极焊盘G11朝向IGBT4侧的方式配置。另外，在芯片焊盘P2上搭载有IGBT4和MOSFET10的情况下，以使IGBT4的栅极焊盘G2和MOSFET10的栅极焊盘G11位于彼此相对的位置处的方式设置栅极焊盘G2以及G11，这样在进行导线接合时比较方便。此外，IGBT1～3、5、6以及MOSFET7～9、11、12的结构也相同。
另外，如图2所示，IGBT1～3各自的栅极焊盘G1（图3）以及发射极E（图3）通过导线接合而与栅极控制电路18连接，但进行栅极控制电路18和栅极焊盘G1的连接的配线是线13，进行栅极控制电路18和发射极E的连接的配线是线14。
另外，IGBT1～3各自的栅极焊盘G2（图3）与MOSFET7～9的各自的栅极焊盘G11（图3）通过导线接合而连接，但进行该连接的配线是线15。
另外，IGBT1～3各自的发射极E（图3）与MOSFET7～9的各自的源极S（图3）是通过导线接合而连接的，但进行该连接的配线是线16。
此外，线13～15使用金线或铜线，线16使用铝线。
而且，MOSFET7～9的各自的源极S（图3）与导线接合区域P21～P23通过导线接合而连接，但进行该连接的配线是线17。
另外，如图2所示，IGBT4～6各自的栅极焊盘G1（图3）通过导线接合与栅极控制电路19连接，IGBT4～6各自的栅极焊盘G2（图3）与MOSFET10～12的各自的栅极焊盘G11（图3）通过导线接合而连接。
另外，IGBT4～6各自的发射极E（图3）与MOSFET10～12的各自的源极S（图3）通过导线接合而连接，MOSFET10～12的各自的源极S（图3）与导线接合区域P5～P7通过导线接合而连接。
如图2所示，在配置于栅极控制电路18及19的附近的IGBT1～6上设置有栅极焊盘G1及G2，各自的栅极焊盘G1与栅极控制电路18及19之间通过导线接合连接，在远离栅极控制电路18及19的位置处配置的MOSFET7～12的各自的栅极焊盘G11，通过导线接合与IGBT1～6各自的栅极焊盘G2连接，从而，在作为开关设备而并联使用IGBT和MOSFET的结构中，能够抑制装置整体大型化。
即，在将MOSFET7～12配置在栅极控制电路18及19的附近的情况下，不得不在MOSFET7～12上分别设置与栅极焊盘G1及G2相同的2个栅极焊盘。因此，MOSFET7～12的作为半导体芯片的有效面积减小。
为了减小MOSFET的接通电阻而增大芯片尺寸，成本也提高。如果在上述的MOSFET上设置2个栅极焊盘，则有效面积减小，因此，为了维持有效面积而不得不进一步增大芯片尺寸，如果进一步增大MOSFET的芯片尺寸，则使装置整体大型化。
但是，通过将MOSFET7～12配置在远离栅极控制电路18及19的位置处，从而设置1个栅极焊盘即可，抑制有效面积的减小，无需增大芯片尺寸。因此，能够抑制装置整体大型化。
另外，如图3所示构成为，在IGBT4的栅极焊盘G1下方内置有电阻元件R1，来自栅极控制电路19的栅极控制信号，经由电阻元件R1输入IGBT4。通过采用上述的结构，能够对并联驱动IGBT及MOSFET时的振荡进行抑制，并且将功率用半导体装置的模块小型化。
首先，使用图4，对并联驱动IGBT及MOSFET时的振荡进行说明。图4是说明在IGBT4及MOSFET10的组合中发生振荡的机制的图。
如图4所示，在IGBT4的集电极及MOSFET10的漏极与端子T2之间分别存在配线的电感成分L1及L2，另外，在IGBT4的集电极和栅极之间存在电容成分C1，在MOSFET10的漏极和栅极之间存在电容成分C2。这些电容成分是由于设备的构造而产生的无法排除的电容成分（寄生电容），称为反馈电容。
此外，在MOSFET10上反并联地连接有二极管D2，但其是内部寄生二极管。由于上述电感成分及电容成分的存在，因此如图4中的虚线所示，形成经过电感成分及电容成分的振荡电路OC，产生LC振荡。其成为并联驱动IGBT及MOSFET时的振荡。
在这种情况下，如图5所示，通过构成为将电阻元件R1与IGBT4的栅极连接，将来自栅极控制电路19的栅极控制信号，经由电阻元件R1发送至栅极，由此能够抑制LC振荡。
另外，在图6中示出了将芯片焊盘P2上的IGBT4和MOSFET10的配置置换后的情况，将MOSFET10配置在栅极控制电路19侧，将IGBT4配置在栅极控制电路19的相反侧。如上所述，在IGBT4和MOSFET10的配置置换后的情况下，也能实现相同的效果。
此外，在采用图6所示的配置的情况下，在MOSFET10的矩形的源极S侧的一个短边侧的端缘部设置有栅极焊盘G21，在另一个端缘部设置有栅极焊盘G22。栅极焊盘G21和G22通过MOSFET10相连，能够从栅极焊盘G22获取从栅极控制电路19向栅极焊盘G21发送的栅极控制信号。此外，在将MOSFET10搭载在芯片焊盘P2上时，以使栅极焊盘G21朝向栅极控制电路19侧的方式配置。
另外，如图6所示，在IGBT4的矩形的发射极E的一个端缘部设置有栅极焊盘G1，在将IGBT4搭载在芯片焊盘P2上时，以使栅极焊盘G1朝向MOSFET10侧的方式配置。另外，在芯片焊盘P2上搭载有MOSFET10和IGBT4的情况下，以使MOSFET10的栅极焊盘G22和IGBT4的栅极焊盘G1位于彼此相对的位置处的方式设置栅极焊盘G22以及G1，这样在进行导线接合时比较方便。
图7是说明在图6所示的配置中发生振荡的机制的图，如图7所示，在MOSFET10的漏极及IGBT4的集电极与端子T2之间，分别存在配线的电感成分L1及L2，另外，在MOSFET10的漏极和栅极之间存在电容成分C1，在IGBT4的集电极和栅极之间存在电容成分C2。由于存在上述电感成分及电容成分，因此如图7中的虚线所示，形成经过电感成分及电容成分的振荡电路OC，产生LC振荡。
在上述情况下，如图8所示，通过构成为将电阻元件R1与MOSFET10的栅极连接，将来自栅极控制电路19的栅极控制信号，经由电阻元件R1发送至栅极，由此能够抑制LC振荡。
另外，在MOSFET10的栅极与电阻元件R1连接的情况下，在接通时，IGBT4接通之后MOSFET10接通，因此，在开关时流过MOSFET的电流被抑制，无需使MOSFET具有与最大电流通电对应的额定电流，因此，能够将MOSFET小型化，能够将模块整体小型化。
在图9中示出在IGBT4的栅极焊盘G1下方内置有电阻元件R1的结构的一个例子。在图9的（a）部分中示出IGBT4的平面结构，在图9的（b）部分中示出包含栅极焊盘G1的区域“B”的放大图。
在图9的（b）部分中示出电阻元件R11及R12沿着矩形的栅极焊盘G1的端缘部设置的结构，由电阻元件R11及R12构成电阻元件R1。
此外，电阻元件R11及R12设置在从栅极焊盘G1下方开始至栅极之间，从外部观察不到，但在图9的（b）部分中为了方便而以可从外部观察到的方式示出。
如果将电阻元件R11及R12串联连接，则能够增大电阻值，如果并联连接，则能够与单独使用电阻元件R11或R12的情况相比减小电阻值，因此，能够对电阻元件R1的电阻值进行调整。
<变形例1>
此外，在上述的说明中示出了下述结构：在栅极控制电路18及19的附近配置IGBT1～6或者配置MOSFET7～12，在配置于栅极控制电路18及19的附近的开关设备的栅极配置有电阻元件，但也可以形成为在配置于远离栅极控制电路18及19的位置处的开关设备的栅极配置有电阻元件的结构。
在图10中示出了下述结构：针对在栅极控制电路19的附近配置IGBT4，在远离栅极控制电路19的位置处配置有MOSFET10的结构，将MOSFET10的栅极与电阻元件R1连接。
在上述结构中，通过构成为将来自栅极控制电路19的栅极控制信号经由电阻元件R1发送至栅极，也能够抑制在图4中说明的LC振荡。
在图11中与图3相对应地示出了在远离栅极控制电路19的位置处配置有MOSFET10的结构中，将电阻元件R1与MOSFET10的栅极连接的结构，形成为在IGBT4的栅极焊盘G1和栅极焊盘G2之间内置电阻元件R1的结构。
在图11中以在发射极E上形成有电阻元件R1的方式示出，但不可能在发射极上形成电阻元件R1，因此，将发射极区域删除一部分，在那里形成电阻元件R1，由此虽然IGBT4的有效面积减少，但无需在MOSFET10中内置电阻元件R1，因此，能够防止MOSFET10的有效面积减少。
<变形例2>
作为在配置于远离栅极控制电路18及19的位置处的开关设备的栅极配置有电阻元件的结构，也可以如图12所示构成为，针对在栅极控制电路19的附近配置MOSFET10，在远离栅极控制电路19的位置处配置IGBT4的结构，将IGBT4的栅极与电阻元件R1连接。
图13中与图6相对应地示出了在远离栅极控制电路19的位置处配置有IGBT4的结构中，将电阻元件R1与IGBT4的栅极连接的结构，形成为在MOSFET10的栅极焊盘G21和G22之间内置电阻元件R1的结构。
在图13中以在源极S上形成有电阻元件R1的方式示出，但不能在源极上形成电阻元件R1，因此，将源极区域删除一部分，在那里形成电阻元件R1，由此虽然MOSFET10的有效面积减少，但通常对于MOSFET来说，为了降低接通电阻而必须增大芯片的有效面积，因此芯片尺寸比IGBT大。
因此，由于形成栅极焊盘G21及G22和电阻元件R1而引起的有效面积减少所带来的影响较小。另外，无需在IGBT4中内置电阻元件R1，也不需要设置2个栅极焊盘，因此，能够在芯片尺寸较小的IGBT4上更大地确保导线接合区域。
另外，在栅极控制电路18及19的附近配置有MOSFET7～12的情况下，也能实现以下说明的效果。
即，在采用在远离栅极控制电路18及19的位置处配置MOSFET7～12的结构的情况下，主电路电流流动的路径可能与栅极充电回路重叠，使IGBT1～6的栅极-发射极间电压下降。
使用图14，说明其机制。图14示出根据模块内的栅极控制电路19的基准电位获得基准电位的结构。
在图14中，为了简化而仅示出MOSFET10和IGBT4这一组，示意地示出IGBT4的栅极充电回路IGL、MOSFET10的栅极充电回路MGL、和主电路电流（过负载时大部分流过IGBT）路径MC。
如图14所示，主电路电流路径MC包含有与IGBT4的栅极充电回路IGL以及MOSFET10的栅极充电回路MGL重叠而流动的部分，有可能在过负载时IGBT4的栅极-发射极间电压下降。
另一方面，如图15所示，如果将MOSFET10配置在栅极控制电路19的附近，则IGBT4的栅极充电回路IGL与主电路电流路径MC重叠的比例减小，从而能够减小IGBT4的栅极-发射极间电压下降的比例。
即，通过在栅极控制电路18及19的附近配置MOSFET7～12，在远离栅极控制电路18及19的位置处配置IGBT1～6，从而能够减小栅极电压下降的比例。
如上所述，通过将MOSFET7～12配置在栅极控制电路18及19的附近，从而能够抑制由过负载时的主电路电流引起的IGBT的栅极-发射极间电压的下降，减小过负载时的损耗。
<变形例3>
通常，在作为开关设备而并联使用IGBT和MOSFET的结构中，仅利用MOSFET和IGBT的阈值，控制两个设备的接通、断开的定时（timing），但在本发明中，通过在内置于开关设备中的电阻元件、和IGBT及MOSFET的阈值之间取得平衡，从而对接通及断开的定时进行控制，从而，形成为从MOSFET开始先接通，然后IGBT接通的结构。
即，在栅极没有连接电阻元件的结构中，仅利用设备的阈值对开关的定时进行控制，因此在阈值为MOSFET＞IGBT的情况下，成为从IGBT开始接通，从MOSFET开始断开的结构，在阈值为MOSFET＜IGBT的情况下，成为从MOSFET开始接通，从IGBT开始断开的结构。
但是，在通过在与栅极连接的电阻元件、和IGBT及MOSFET的阈值之间取得平衡，从而对接通及断开的定时进行控制的本发明的结构中，也能够成为在阈值为MOSFET＞IGBT的情况下，从IGBT开始接通，从IGBT开始断开的结构，或者成为在阈值为MOSFET＜IGBT的情况下，从MOSFET开始接通，从MOSFET开始断开的结构，能够增加接通、断开模式，能够增大控制的幅度。
此外，在栅极连接有电阻元件的设备中，由于流动的栅极电流减小，接通的速度下降，因此，在从MOSFET开始先接通的情况下，电阻元件与IGBT的栅极连接。
在这里，通常与MOSFET相比，在IGBT中接通、断开时的集电极-发射极（漏极-源极）间饱和电压的上升、下降时的斜率（dv/dt）平缓，而且，反馈电容成为MOSFET和IGBT的反馈电容的总和，因此，dv/dt进一步变得平缓，存在接通损耗增加这样的问题，因此，通过先接通与IGBT相比开关速度较快的MOSFET，从而实现接通时的损耗降低。
在这里，使用图16～图19，说明接通时的损耗降低。图16是表示IGBT的接通时的电流、电压特性以及断开时的电流、电压特性的图，示出IGBT的集电极-发射极间电压VCE及电流I的波形。
在图16中，接通损耗由接通时的集电极-发射极间电压VCE的下降沿波形和电流I的上升沿波形所规定的区域来规定，集电极-发射极间电压VCE的下降沿的斜率SL1表示接通时的dv/dt。因此，如果dv/dt平缓，则接通时的损耗增加。
另外，断开损耗由断开时的集电极-发射极间电压VCE的上升沿波形和电流I的下降沿波形所规定的区域来规定，集电极-发射极间电压VCE的上升沿的斜率SL2表示断开时的dv/dt。因此，如果dv/dt平缓，则断开时的损耗增加。
在这里，如图4所示，在IGBT的集电极和栅极之间、或在MOSFET的漏极和栅极之间存在寄生电容即反馈电容，但充电至该反馈电容的电荷，在开关动作时的电路中进行如图17以及图18所示的动作。
为了简化，图17及图18示出在并联驱动的IGBT4及MOSFET10这组中，只有MOSFET10动作的情况下的电流的流动，在MOSFET10的漏极和栅极之间存在反馈电容C1。另外，存在与MOSFET10反并联连接的二极管D，但其是内部寄生二极管。
在MOSFET10接通时，如果开始施加栅极电压，则栅极电流首先如在图17中作为栅极充电回路MGL所示，从栅极流向源极，经由端子T5流向接地，从而对栅极的输入电容进行充电。
最终，如果栅极电压达到阈值电压，则如图18所示MOSFET10接通，从而如果主电路电流MC开始从端子T2经由MOSFET10流向端子T5，则由于在漏极和栅极中栅极的电位增高，因此开始对反馈电容C1进行充电。其结果，栅极电流的大部分成为流向反馈电容C1的充电电流RC。
图19是表示MOSFET10接通时的电流、电压特性和栅极电压特性的图，在栅极电压达到阈值电压（Vth）后、漏极-源极间电压VDS开始下降后，栅极电压不会上升，如区域“C”所示产生平坦的期间。该期间持续至充满反馈电容C1为止，漏极-源极间电压VDS以平缓的斜率下降。
因此，反馈电容越大，充电所需要的时间也越长，区域“C”的平坦的期间变长，接通时的损耗增加。
在MOSFET和IGBT并联连接的情况下，反馈电容成为两个设备的总和，因此，为了对反馈电容进行充电而需要较长的时间，接通时的损耗增加。
因此，通过首先接通与IGBT相比开关速度快的MOSFET，从而在MOSFET接通后，IGBT开始接通，因此，能够抑制由于合计反馈电容而使接通时间延长，降低接通时的损耗。
<变形例4>
在以上说明的3相逆变器模块100中，示出了通过在内置于开关设备中的电阻元件和IGBT及MOSFET的阈值之间取得平衡，从而对接通及断开的定时进行控制的结构，但也可以形成为在电阻元件上串联连接二极管元件的结构。
在图20中示出下述结构：针对在栅极控制电路19的附近配置有IGBT4，在远离栅极控制电路19的位置处配置有MOSFET10的结构，MOSFET10的栅极与齐纳二极管ZD的正极连接，齐纳二极管ZD的负极与电阻元件R1连接。
通过采用上述结构，能够使用齐纳二极管ZD对MOSFET10的接通的定时进行调整而无需进行MOSFET10的特性调整。
即，齐纳二极管具有下述特性：在达到某个恒定的电压（击穿电压）前不使电流流动，如果超过击穿电压，则使电流流动。因此，如图20所示，通过将齐纳二极管ZD与MOSFET10的栅极连接，从而在栅极电压超过齐纳二极管ZD的击穿电压后，使栅极电流流动，能够将接通MOSFET10的电压设为齐纳二极管的击穿电压＋MOSFET10的阈值电压。由此，也能够调整MOSFET10的接通的定时而不调整MOSFET10的阈值。
此外，齐纳二极管的连接并不限定于MOSFET，另外，并不限定于连接有电阻元件的设备，但对于MOSFET来说，如果阈值提高则接通电阻增大，损耗增加，但通过连接齐纳二极管，从而无需提高MOSFET的阈值，因此，能够消除损耗增加。
此外，齐纳二极管ZD也与电阻元件同样地，形成为内置在IGBT及MOSFET中的某一者中的结构即可。
<变形例5>
在以上说明的3相逆变器模块100中，针对将IGBT和MOSFET的发射极-源极之间连接的导线、和将IGBT和MOSFET的栅极焊盘之间连接的导线，使用了材质不同的导线。即，将发射极-源极之间连接的导线使用了铝线，将栅极焊盘之间连接的导线使用了金线或铜线。
但是，也可以使用与将栅极焊盘之间连接的导线相同材质的导线，将发射极-源极之间连接。在图21中示出采用该结构的例子。
在图21中示出下述结构：针对在远离栅极控制电路19的位置处配置有MOSFET10的结构，使用与将IGBT4的栅极焊盘G2和MOSFET10的栅极焊盘G11之间连接的导线WL相同材质的导线，将IGBT4的发射极E和MOSFET10的源极S之间连接。
此外，在图21中，在发射极-源极之间流动的电流大于栅极电流，因此，利用导线组WLG将发射极-源极之间连接。
通过采用上述结构，无需在发射极-源极之间和栅极焊盘之间使用不同的导线接合工序，能够简化制造工序。
<变形例6>
在以上说明的3相逆变器模块100中，如使用图2的说明所示，采用下述结构：在引线框架LF1的芯片焊盘P11及P12上分别搭载栅极控制电路18及19，在引线框架LF2的芯片焊盘P1～P4上搭载IGBT1～6、MOSFET7～12等开关设备，将引线框架LF1和引线框架LF2相对地配置。
在这里，搭载开关设备的芯片焊盘P1～P4的厚度，比芯片焊盘P11及P12厚，因此，在进行将功率设备和栅极控制电路18及19连接的线13及14的导线接合时，由于在因芯片焊盘间的厚度不同而存在高低差的状态下进行导线接合，因此，容易形成导线的线环。
但是，如图3所示，由于并联驱动的开关设备搭载在共同的芯片焊盘上，因此不会产生高低差，不易形成导线的线环，有可能导线的线环高度不足或导线倾倒。如果线环高度不足，则用于发送栅极控制信号的金线等特别容易倾倒。
因此，如图22所示，在搭载开关设备的芯片焊盘上设置台阶。即，在图22中示出下述结构：将搭载IGBT4及MOSFET10的芯片焊盘P2弯折，以使在IGBT4和MOSFET10的搭载区域之间形成台阶，在IGBT4和MOSFET10之间形成高低差。
通过采用上述结构，从而能够消除在进行导线接合时导线的线环高度不足的问题。
此外，IGBT4和MOSFET10之间的高低差，为开关设备的芯片厚度的程度。
<变形例7>
在以上说明的3相逆变器模块100中，如使用图3的说明所示构成为，IGBT4在发射极E侧的平面内具有2个栅极焊盘G1及G2，栅极焊盘G1及G2在IGBT4内相连，能够从栅极焊盘G2获取从栅极控制电路19发送至栅极焊盘G1的栅极控制信号。
另外，如使用图6的说明所示构成为，MOSFET10在源极S侧的平面内具有栅极焊盘G21及G22，栅极焊盘G21及G22在MOSFET10中相连，能够从栅极焊盘G22获取从栅极控制电路19发送至栅极焊盘G21的栅极控制信号。
上述结构的IGBT4和MOSFET10设置有多个栅极焊盘，这一点与通常的配置不同，导致制造成本增加。
因此，通过采用如图23所示的结构，从而能够抑制制造成本的增加。即，在图23中配置芯片焊盘P31，其从搭载栅极控制电路19的芯片焊盘P12的附近延伸至搭载IGBT4及MOSFET10的芯片焊盘P2的附近。此外，芯片焊盘P31包含在引线框架LF1（图2）中，末端为引线LT1（图2），但引线LT1在浮动状态下使用。
而且，构成为在芯片焊盘P31和栅极控制电路19之间接合有导线WL，另外，在IGBT4的栅极焊盘G1和芯片焊盘P31之间、以及MOSFET10的栅极焊盘G11和芯片焊盘P31之间分别接合有导线WL。
通过采用上述结构，从而经由芯片焊盘P31从栅极控制电路19将栅极控制信号发送至IGBT4及MOSFET10的栅极，无需在IGBT4（或MOSFET10）上设置多个栅极焊盘。
因此，IGBT4及MOSFET10可以是栅极焊盘为1个的通常的配置，因此，能够抑制制造成本的增加。
<变形例8>
在以上说明的3相逆变器模块100中，采用了在IGBT4、MOSFET10等开关设备中内置电阻元件的结构，但也可以构成为，针对如在图10或图12中说明所示，在配置于远离栅极控制电路18及19的位置处的开关设备的栅极上连接电阻元件的结构，使连接开关设备之间的导线具有与上述电阻元件相同的电阻值。
在该情况下，通过将连接开关设备之间的导线的材质形成为镍铬合金，线径形成为15～35μm，长度形成为4～5mm而进行导线接合，从而与金线相比，能够具有50倍左右的电阻值（例如5～20Ω），实际上能够作为上述电阻元件而使用，无需另外设置电阻元件。
另外，通过将连接开关设备之间的导线的材质形成为铜镍合金，线径形成为15～35μm，长度形成为4～5mm而进行导线接合，从而与金线相比，能够具有25倍左右的电阻值（例如2.5～10Ω），实际上能够作为上述电阻元件而使用，无需另外设置电阻元件。
<变形例9>
在以上的说明中，没有特别地限定MOSFET和IGBT的种类，可以作为在硅（Si）衬底上形成的硅半导体装置而构成，也可以形成为在碳化硅（SiC）衬底上形成的碳化硅半导体装置，或在由氮化镓（GaN）类材料构成的衬底上形成的氮化镓半导体装置。
SiC、GaN是宽带隙半导体，由宽带隙半导体构成的半导体装置的耐电压性较高，容许电流密度也较高，因此，与硅半导体装置相比，能够将3相逆变器模块100进一步小型化。
另外，当然可以将IGBT设为宽带隙半导体装置，也可以将IGBT及MOSFET双方都形成为宽带隙半导体装置。
更优选为，可以只将MOSFET形成为宽带隙半导体装置，将IGBT形成为在硅衬底上形成的反向导通IGBT、即所谓的RC-IGBT（Reverse Conducting IGBT）。
例如，如图5及图8所示构成为，在MOSFET中，在漏极-源极之间反并联连接未图示的寄生二极管。在上述结构中，在进行逆变器动作的情况下，在高电位侧、低电位侧的开关设备一起断开的死区时间中，寄生二极管导通并流过续流电流，该寄生二极管作为所谓的续流二极管起作用。
在这里，在MOSFET作为宽带隙半导体而采用SiC-MOSFET的情况下，SiC-MOSFET的寄生二极管与Si-MOSFET的寄生二极管相比，正向电压降较大，与Si-MOSFET相比，上述续流电流流动时的续流二极管中的功率损耗增大。
因此，通过将并联连接的IGBT形成为Si制的RC-IGBT，从而上述续流电流主要在正向电压降较小的内置在Si制的RC-IGBT中的反并联二极管中流动，因此，能够防止上述续流电流流动时的功率损耗增大。
此外，RC-IGBT是一体地具有IGBT和与该IGBT反并联连接的二极管的设备，是已公知其构造等的设备。
此外，关于本发明，能够在本发明的范围内适当地对实施方式进行变形、省略。

Claims (16)

1.一种功率用半导体装置，其具有：
逆变器，其串联地插入在施加第一电压的第一电源线和施加第二电压的第二电源线之间，由互补地动作的第一及第二开关部构成；以及
第一及第二控制电路，它们分别对所述第一及第二开关部的各自的开关动作进行控制，
所述逆变器和所述第一及第二控制电路进行了模块化，
在该功率用半导体装置中，
所述第一开关部具有第一IGBT及第一MOSFET，它们各自的一个主电极与所述第一电源线连接，各自的另一个主电极与所述逆变器的输出节点连接，
所述第二开关部具有第二IGBT及第二MOSFET，它们各自的一个主电极与所述第二电源线连接，各自的另一个主电极与所述逆变器的所述输出节点连接，
在所述功率用半导体装置的平面布局中，
所述第一控制电路配置在与所述第一开关部相对的位置处，所述第一IGBT及所述第一MOSFET中的一者配置在所述第一控制电路的附近，另一者配置在与所述第一IGBT及所述第一MOSFET中的所述一者相比远离所述第一控制电路的位置处，
所述第二控制电路配置在与所述第二开关部相对的位置处，所述第二IGBT及所述第二MOSFET中的一者配置在所述第二控制电路的附近，另一者配置在与所述第二IGBT及所述第二MOSFET中的所述一者相比远离所述第二控制电路的位置处，
所述第一IGBT及所述第一MOSFET中的配置在所述第一控制电路的附近的晶体管，将从所述第一控制电路发送来的栅极控制信号，发送至配置在远离所述第一控制电路的位置处的晶体管的栅极，
所述第二IGBT及所述第二MOSFET中的配置在所述第二控制电路的附近的晶体管，将从所述第二控制电路发送来的栅极控制信号，发送至配置在远离所述第二控制电路的位置处的晶体管的栅极，
从所述第一控制电路，经由电阻元件将栅极控制信号发送至所述第一IGBT及所述第一MOSFET中的一个晶体管的栅极，
从所述第二控制电路，经由电阻元件将栅极控制信号发送至所述第二IGBT及所述第二MOSFET中的一个晶体管的栅极。
2.根据权利要求1所述的功率用半导体装置，其中，
从所述第一控制电路，经由所述电阻元件将栅极控制信号发送至所述第一IGBT及所述第一MOSFET中的配置在所述第一控制电路的附近的晶体管，
从所述第二控制电路，经由所述电阻元件将栅极控制信号发送至所述第二IGBT及所述第二MOSFET中的配置在所述第二控制电路的附近的晶体管。
3.根据权利要求1所述的功率用半导体装置，其中，
从所述第一控制电路，经由所述电阻元件将栅极控制信号发送至所述第一IGBT及所述第一MOSFET中的配置在远离所述第一控制电路的位置处的晶体管，
从所述第二控制电路，经由所述电阻元件将栅极控制信号发送至所述第二IGBT及所述第二MOSFET中的配置在远离所述第二控制电路的位置处的晶体管。
4.根据权利要求2或3所述的功率用半导体装置，其中，
在所述第一开关部中，所述第一IGBT配置在所述第一控制电路的附近，
在所述第二开关部中，所述第二IGBT配置在所述第二控制电路的附近。
5.根据权利要求2或3所述的功率用半导体装置，其中，
在所述第一开关部中，所述第一MOSFET配置在所述第一控制电路的附近，
在所述第二开关部中，所述第二MOSFET配置在所述第二控制电路的附近。
6.根据权利要求2所述的功率用半导体装置，其中，
所述第一开关部内的配置在所述第一控制电路的附近的所述晶体管，在其栅极焊盘和栅极之间具有所述电阻元件，
所述第二开关部内的配置在所述第二控制电路的附近的所述晶体管，在其栅极焊盘和栅极之间具有所述电阻元件。
7.根据权利要求1所述的功率用半导体装置，其中，
在所述第一开关部中，
以与所述第一IGBT相比使所述第一MOSFET先接通的方式，设定所述第一IGBT及所述第一MOSFET的阈值、以及所述电阻元件的连接对象，
在所述第二开关部中，
以与所述第二IGBT相比使所述第二MOSFET先接通的方式，设定所述第二IGBT及所述第二MOSFET的阈值、以及所述电阻元件的连接对象。
8.根据权利要求1所述的功率用半导体装置，其中，
所述第一开关部还具有与所述电阻元件串联连接的齐纳二极管，
所述第二开关部还具有与所述电阻元件串联连接的齐纳二极管。
9.根据权利要求1所述的功率用半导体装置，其中，
所述第一IGBT及所述第一MOSFET是主电流以垂直于半导体衬底主表面的方向流动的纵型构造的晶体管，
关于所述第一开关部内的配置在所述第一控制电路的附近的晶体管，与其栅极连接的第一栅极焊盘在所述另一个主电极侧的平面内，设置在所述第一控制电路侧，第二栅极焊盘在所述另一个主电极侧的平面内，设置在所述第一控制电路的相反侧，
将来自所述第一控制电路的所述栅极控制信号发送至所述第一栅极焊盘，从所述第二栅极焊盘输出所述栅极控制信号，并发送至配置在远离所述第一控制电路的位置处的晶体管的栅极焊盘，
所述第二IGBT及所述第二MOSFET是主电流以垂直于半导体衬底主表面的方向流动的纵型构造的晶体管，
关于所述第二开关部内的配置在所述第二控制电路的附近的晶体管，与其栅极连接的第一栅极焊盘在所述另一个主电极侧的平面内，设置在所述第二控制电路侧，第二栅极焊盘在所述另一个主电极侧的平面内，设置在所述第二控制电路的相反侧，
将来自所述第二控制电路的所述栅极控制信号发送至所述第一栅极焊盘，从所述第二栅极焊盘输出所述栅极控制信号，并发送至配置在远离所述第二控制电路的位置处的晶体管的栅极焊盘。
10.根据权利要求9所述的功率用半导体装置，其中，
所述第一开关部的配置在所述第一控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第一控制电路的位置处的所述晶体管的栅极焊盘之间，利用第一导线电连接，
所述第一IGBT及所述第一MOSFET的所述另一个主电极之间，利用多个所述第一导线电连接，
所述第二开关部的配置在所述第二控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第二控制电路的位置处的所述晶体管的栅极焊盘之间，利用第二导线电连接，
所述第二IGBT及所述第二MOSFET的所述另一个主电极之间利用多个所述第二导线电连接。
11.根据权利要求9所述的功率用半导体装置，其中，
所述第一IGBT及所述第一MOSFET配置于在各自所搭载的区域之间具有台阶的芯片焊盘上，
所述第二IGBT及所述第二MOSFET配置于在各自所搭载的区域之间具有台阶的芯片焊盘上。
12.根据权利要求9所述的功率用半导体装置，其中，
所述第一开关部的配置在所述第一控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第一控制电路的位置处的所述晶体管的栅极焊盘之间，利用第一导线电连接，
所述第二开关部的配置在所述第二控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第二控制电路的位置处的所述晶体管的栅极焊盘之间，利用第二导线电连接，
所述第一导线通过由镍铬合金构成，将线径形成为15～35μm，而作为所述第一开关部的所述电阻元件使用，
所述第二导线通过由镍铬合金构成，将线径形成为15～35μm，而作为所述第二开关部的所述电阻元件使用。
13.根据权利要求9所述的功率用半导体装置，其中，
所述第一开关部的配置在所述第一控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第一控制电路的位置处的所述晶体管的栅极焊盘之间，利用第一导线电连接，
所述第二开关部的配置在所述第二控制电路附近的所述晶体管的所述第二栅极焊盘、和配置在远离所述第二控制电路的位置处的所述晶体管的栅极焊盘之间，利用第二导线电连接，
所述第一导线通过由铜镍合金构成，将线径形成为15～35μm，而作为所述第一开关部的所述电阻元件使用，
所述第二导线通过由铜镍合金构成，将线径形成为15～35μm，而作为所述第二开关部的所述电阻元件使用。
14.一种功率用半导体装置，其具有：
逆变器，其串联地插入在施加第一电压的第一电源线和施加第二电压的第二电源线之间，由互补地动作的第一及第二开关部构成；以及
第一及第二控制电路，它们分别对所述第一及第二开关部的各自的开关动作进行控制，
所述逆变器和所述第一及第二控制电路进行了模块化，
在该功率用半导体装置中，
所述第一开关部具有第一IGBT及第一MOSFET，它们各自的一个主电极与所述第一电源线连接，各自的另一个主电极与所述逆变器的输出节点连接，
所述第二开关部具有第二IGBT及第二MOSFET，它们各自的一个主电极与所述第二电源线连接，各自的另一个主电极与所述逆变器的所述输出节点连接，
在所述功率用半导体装置的平面布局中，
所述第一控制电路配置在与所述第一开关部相对的位置处，所述第一IGBT及所述第一MOSFET中的一者配置在所述第一控制电路的附近，另一者配置在与所述第一IGBT及所述第一MOSFET中的所述一者相比远离所述第一控制电路的位置处，
所述第二控制电路配置在与所述第二开关部相对的位置处，所述第二IGBT及所述第二MOSFET中的一者配置在所述第二控制电路的附近，另一者配置在与所述第二IGBT及所述第二MOSFET中的所述一者相比远离所述第二控制电路的位置处，
从所述第一控制电路，经由电阻元件将栅极控制信号发送至所述第一IGBT及所述第一MOSFET中的一个晶体管的栅极，
从所述第二控制电路，经由电阻元件将栅极控制信号发送至所述第二IGBT及所述第二MOSFET中的一个晶体管的栅极，
来自所述第一控制电路的所述栅极控制信号，经由从所述第一控制电路侧延伸至所述第一IGBT及所述第一MOSFET的附近的芯片焊盘，发送至所述第一IGBT及所述第一MOSFET各自的所述栅极，
来自所述第二控制电路的所述栅极控制信号，经由从所述第二控制电路侧延伸至所述第二IGBT及所述第二MOSFET的附近的芯片焊盘，发送至所述第二IGBT及所述第二MOSFET各自的所述栅极。
15.根据权利要求1或14所述的功率用半导体装置，其中，
所述第一IGBT及所述第一MOSFET中的至少一者、以及所述第二IGBT及所述第二MOSFET中的至少一者是形成在由宽带隙半导体材料构成的衬底上的宽带隙半导体设备。
16.根据权利要求15所述的功率用半导体装置，其中，
所述第一MOSFET是所述宽带隙半导体设备，
所述第一IGBT是反向导通IGBT，
所述第二MOSFET是所述宽带隙半导体设备，
所述第二IGBT是反向导通IGBT。
CN201310744991.XA 2012-12-28 2013-12-30 功率用半导体装置 Active CN103915425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-287634 2012-12-28
JP2012287634A JP5783997B2 (ja) 2012-12-28 2012-12-28 電力用半導体装置

Publications (2)

Publication Number Publication Date
CN103915425A true CN103915425A (zh) 2014-07-09
CN103915425B CN103915425B (zh) 2018-03-09

Family

ID=51016508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310744991.XA Active CN103915425B (zh) 2012-12-28 2013-12-30 功率用半导体装置

Country Status (3)

Country Link
US (1) US9041456B2 (zh)
JP (1) JP5783997B2 (zh)
CN (1) CN103915425B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679728A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体装置
JP2018010982A (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体モジュール
CN108631759A (zh) * 2017-03-16 2018-10-09 英飞凌科技奥地利有限公司 晶体管器件
CN110198128A (zh) * 2018-02-27 2019-09-03 三菱电机株式会社 3电平i型逆变器及半导体模块
JP2020065078A (ja) * 2016-07-01 2020-04-23 ローム株式会社 半導体装置
CN111758158A (zh) * 2018-02-23 2020-10-09 罗姆股份有限公司 半导体装置及功率模块
JP2021077764A (ja) * 2019-11-08 2021-05-20 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
CN113394204A (zh) * 2020-03-11 2021-09-14 珠海格力电器股份有限公司 功率半导体器件及功率半导体器件的制造方法
CN116582018A (zh) * 2023-06-07 2023-08-11 上海功成半导体科技有限公司 一种变频控制电路及半导体设备

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776843B2 (ja) * 2012-04-06 2015-09-09 三菱電機株式会社 複合半導体スイッチ装置
WO2016000840A1 (en) * 2014-07-04 2016-01-07 Abb Technology Ag Power semiconductor module
JP6258165B2 (ja) 2014-09-05 2018-01-10 株式会社東芝 ゲート駆動回路、半導体装置、及び電力変換装置
US9559171B2 (en) 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
WO2016063681A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
EP3012977A1 (en) * 2014-10-24 2016-04-27 ABB Technology AG Method for switching a semiconductor module, semiconductor module and half-bridge
WO2016063683A1 (ja) 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6402591B2 (ja) 2014-10-31 2018-10-10 富士電機株式会社 半導体装置
DE112015006503B4 (de) 2015-04-30 2021-04-22 Mitsubishi Electric Corporation Schutzschaltung und Schutzschaltungssystem
JP6398872B2 (ja) * 2015-05-27 2018-10-03 株式会社デンソー 駆動装置
JP6528575B2 (ja) 2015-07-17 2019-06-12 富士電機株式会社 半導体スイッチング装置
JP6413965B2 (ja) 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
JP6582678B2 (ja) 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JP6272573B2 (ja) * 2015-08-20 2018-01-31 三菱電機株式会社 電力用半導体装置
JP6601086B2 (ja) 2015-09-16 2019-11-06 富士電機株式会社 半導体装置及びその製造方法
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
GB201522651D0 (en) * 2015-12-22 2016-02-03 Rolls Royce Controls & Data Services Ltd Solid state power control
US10071634B2 (en) * 2016-03-22 2018-09-11 Ford Global Technologies, Llc Dynamic IGBT gate drive to reduce switching loss
JP6634945B2 (ja) * 2016-04-19 2020-01-22 株式会社デンソー 半導体モジュール
JP6627637B2 (ja) * 2016-04-26 2020-01-08 株式会社デンソー 電子回路
DE102016110035B4 (de) * 2016-05-31 2020-09-10 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst
JP6437499B2 (ja) * 2016-09-15 2018-12-12 三菱電機株式会社 電力変換装置
WO2018087374A1 (en) 2016-11-14 2018-05-17 Abb Schweiz Ag Switching of paralleled reverse conducting igbt and wide bandgap switch
JP6665761B2 (ja) * 2016-11-21 2020-03-13 株式会社デンソー スイッチの駆動制御装置
CN110226236B (zh) * 2017-01-25 2022-08-30 罗姆股份有限公司 半导体装置
DE102017105713B4 (de) 2017-03-16 2018-11-22 Infineon Technologies Ag Transistorbauelement
JP6760156B2 (ja) * 2017-03-20 2020-09-23 株式会社デンソー 電力変換装置
CN111788769B (zh) * 2018-02-20 2023-12-12 三菱电机株式会社 电力用半导体模块以及使用该电力用半导体模块的电力变换装置
JP2018186302A (ja) * 2018-08-20 2018-11-22 三菱電機株式会社 半導体装置およびそれを備える半導体モジュール
JP7139799B2 (ja) * 2018-09-03 2022-09-21 株式会社デンソー 半導体装置
JP7180264B2 (ja) * 2018-10-05 2022-11-30 株式会社デンソー 制御装置
DE102019102371B4 (de) * 2019-01-30 2023-07-06 Infineon Technologies Ag Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
WO2020203001A1 (ja) * 2019-04-01 2020-10-08 富士電機株式会社 半導体モジュール
JP7147668B2 (ja) * 2019-04-05 2022-10-05 株式会社デンソー 半導体装置
JP7312604B2 (ja) 2019-05-13 2023-07-21 ローム株式会社 半導体装置
JP7275884B2 (ja) * 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法
US11057033B2 (en) * 2019-06-25 2021-07-06 Cree, Inc. Hybrid power module
JP6772355B1 (ja) * 2019-10-15 2020-10-21 株式会社京三製作所 スイッチングモジュール
DE102020116161A1 (de) 2020-06-18 2021-12-23 Audi Aktiengesellschaft Wechselrichter
JP7508906B2 (ja) 2020-07-09 2024-07-02 富士電機株式会社 電子回路及び半導体モジュール
US11519943B2 (en) 2020-11-05 2022-12-06 Semiconductor Components Industries, Llc Multi wire bonding with current sensing method
DE102020214607A1 (de) 2020-11-19 2022-05-19 Zf Friedrichshafen Ag Topologischer Halbleiterschalter, Halbleiterpackage, Halbbrückenmodul, B6-Modul, Inverter, Elektromotoranordnung sowie Kraftfahrzeug
JP2022109006A (ja) 2021-01-14 2022-07-27 富士電機株式会社 スイッチング装置およびスイッチング方法
CN115085706A (zh) * 2021-03-11 2022-09-20 台达电子企业管理（上海）有限公司 开关模块
WO2023223802A1 (ja) * 2022-05-19 2023-11-23 ローム株式会社 半導体装置
JP2024080210A (ja) 2022-12-02 2024-06-13 三菱電機株式会社 半導体装置
DE102022134658A1 (de) 2022-12-22 2024-06-27 Valeo Eautomotive Germany Gmbh Leistungsmodul, elektrischer Leistungswandler und elektrischer Antrieb für ein Transportmittel
JP2024140178A (ja) 2023-03-28 2024-10-10 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592117A (en) * 1995-04-11 1997-01-07 International Rectifier Corporation Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation
WO2006121143A1 (ja) * 2005-05-11 2006-11-16 Toyota Jidosha Kabushiki Kaisha 電圧駆動型半導体素子の駆動装置
US20080074816A1 (en) * 2006-09-25 2008-03-27 Mitsubishi Electric Corporation Semiconductor device alleviating or preventing surge voltage
CN201623652U (zh) * 2009-12-31 2010-11-03 比亚迪股份有限公司 一种全桥逆变电路及具有该电路的单向逆变电源
CN101924472A (zh) * 2010-09-21 2010-12-22 深圳市华意隆实业发展有限公司 一种mos管和igbt管混合桥路逆变式焊割电源
CN102097930A (zh) * 2011-03-02 2011-06-15 浙江格瑞特新能源有限公司 抗直流电磁干扰的高效逆变器
CN103166615A (zh) * 2011-12-14 2013-06-19 三菱电机株式会社 功率半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6172411A (ja) * 1984-09-18 1986-04-14 Fuji Electric Co Ltd スイツチング用半導体装置
JPH04354156A (ja) * 1991-05-31 1992-12-08 Fuji Electric Co Ltd 半導体スイッチング装置
US5774000A (en) * 1996-11-08 1998-06-30 Northrop Grumman Corporation DC semiconductor switch
DE19741655A1 (de) * 1997-03-12 1999-03-25 Ascom Frako Gmbh Schaltung zur stufenlosen direkten oder indirekten Variation des durch einen von einer Netz-Gleich- oder -Wechselspannung oder einer beliebigen Kombination derselben betriebenen Verbraucher fließenden Gleich- und/oder Wechselstroms
DE19814675A1 (de) * 1997-04-03 1998-10-08 Fuji Electric Co Ltd Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
JP3843185B2 (ja) * 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
WO2000072433A1 (fr) * 1999-05-19 2000-11-30 Kansai Research Institute Circuit de commutation
JP2002016486A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2004334030A (ja) * 2003-05-09 2004-11-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100589363B1 (ko) * 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
JP2005129826A (ja) * 2003-10-27 2005-05-19 Mitsubishi Electric Corp パワー半導体装置
US7348826B1 (en) * 2005-03-18 2008-03-25 Qspeed Semiconductor Inc. Composite field effect transistor
JP2009016757A (ja) * 2007-07-09 2009-01-22 Toyota Industries Corp 半導体モジュール及び半導体チップ
US7741883B2 (en) * 2008-05-21 2010-06-22 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
DE102008054692A1 (de) 2008-12-16 2010-06-17 Robert Bosch Gmbh Handwerkzeugmaschine
CN102859858B (zh) * 2010-02-05 2015-04-15 松下电器产业株式会社 电力变换装置
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592117A (en) * 1995-04-11 1997-01-07 International Rectifier Corporation Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation
WO2006121143A1 (ja) * 2005-05-11 2006-11-16 Toyota Jidosha Kabushiki Kaisha 電圧駆動型半導体素子の駆動装置
US20080074816A1 (en) * 2006-09-25 2008-03-27 Mitsubishi Electric Corporation Semiconductor device alleviating or preventing surge voltage
CN201623652U (zh) * 2009-12-31 2010-11-03 比亚迪股份有限公司 一种全桥逆变电路及具有该电路的单向逆变电源
CN101924472A (zh) * 2010-09-21 2010-12-22 深圳市华意隆实业发展有限公司 一种mos管和igbt管混合桥路逆变式焊割电源
CN102097930A (zh) * 2011-03-02 2011-06-15 浙江格瑞特新能源有限公司 抗直流电磁干扰的高效逆变器
CN103166615A (zh) * 2011-12-14 2013-06-19 三菱电机株式会社 功率半导体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679728B (zh) * 2014-12-03 2019-08-13 瑞萨电子株式会社 半导体装置
CN105679728A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体装置
US11329572B2 (en) 2016-07-01 2022-05-10 Rohm Co., Ltd. Semiconductor device
JP2020065078A (ja) * 2016-07-01 2020-04-23 ローム株式会社 半導体装置
CN107622998B (zh) * 2016-07-14 2020-11-03 三菱电机株式会社 半导体模块
CN107622998A (zh) * 2016-07-14 2018-01-23 三菱电机株式会社 半导体模块
JP2018010982A (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体モジュール
CN108631759A (zh) * 2017-03-16 2018-10-09 英飞凌科技奥地利有限公司 晶体管器件
CN108631759B (zh) * 2017-03-16 2023-07-04 英飞凌科技奥地利有限公司 晶体管器件
CN111758158A (zh) * 2018-02-23 2020-10-09 罗姆股份有限公司 半导体装置及功率模块
CN111758158B (zh) * 2018-02-23 2024-01-02 罗姆股份有限公司 半导体装置及功率模块
CN110198128A (zh) * 2018-02-27 2019-09-03 三菱电机株式会社 3电平i型逆变器及半导体模块
JP2021077764A (ja) * 2019-11-08 2021-05-20 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7358921B2 (ja) 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
CN113394204A (zh) * 2020-03-11 2021-09-14 珠海格力电器股份有限公司 功率半导体器件及功率半导体器件的制造方法
CN113394204B (zh) * 2020-03-11 2022-07-15 珠海格力电器股份有限公司 功率半导体器件及功率半导体器件的制造方法
CN116582018A (zh) * 2023-06-07 2023-08-11 上海功成半导体科技有限公司 一种变频控制电路及半导体设备

Also Published As

Publication number Publication date
JP2014130909A (ja) 2014-07-10
JP5783997B2 (ja) 2015-09-24
US20140184303A1 (en) 2014-07-03
US9041456B2 (en) 2015-05-26
CN103915425B (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
CN103915425A (zh) 功率用半导体装置
CN103166615B (zh) 功率半导体装置
US10396651B2 (en) Power conversion apparatus
US10141302B2 (en) High current, low switching loss SiC power module
US8970261B2 (en) Power module
CN110235244B (zh) 功率半导体模块以及电力转换装置
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
US8120391B2 (en) Circuit arrangement including a voltage supply circuit and semiconductor switching element
JP5925364B2 (ja) 電力用半導体装置
CN107710407B (zh) 半导体装置
US20190181854A1 (en) Drive device
Buerger et al. The New XHP2 Module Using 3.3 kV CoolSiC MOSFET and. XT Technology
JP7078619B2 (ja) 並列逆導通ｉｇｂｔおよびワイドバンドギャップスイッチのスイッチング
US9705488B2 (en) Semiconductor device
US8546889B2 (en) Semiconductor device and driving circuit
CN110352548B (zh) 功率模块、反向导通igbt及驱动电路
US10396774B2 (en) Intelligent power module operable to be driven by negative gate voltage
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置
EP4231345A1 (en) Power semiconductor device
CN112913100B (zh) 半导体单元、电池单元以及车辆

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant