JPH05267524A - 半導体装置の組立用リードフレーム - Google Patents
半導体装置の組立用リードフレームInfo
- Publication number
- JPH05267524A JPH05267524A JP6540692A JP6540692A JPH05267524A JP H05267524 A JPH05267524 A JP H05267524A JP 6540692 A JP6540692 A JP 6540692A JP 6540692 A JP6540692 A JP 6540692A JP H05267524 A JPH05267524 A JP H05267524A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- tie bar
- semiconductor device
- assembling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Punching Or Piercing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】バリの発生なしにリード幅に沿ってストレート
にタイバーカットができるようにした半導体装置の組立
用リードフレームを提供する。 【構成】金属製リボンにダイパッド２, リード３, およ
びリードの相互間を連結するタイバー４をパターン形成
してなる半導体装置の組立用リードフレームにおいて、
リード３とタイバー４とが連結し合う部分の四隅に、少
なくともリードの幅方向に0.１〜0.５mmの範囲で食い込
む切込溝１１を形成し、この切込溝の範囲内でタイバー
カットを行う。
にタイバーカットができるようにした半導体装置の組立
用リードフレームを提供する。 【構成】金属製リボンにダイパッド２, リード３, およ
びリードの相互間を連結するタイバー４をパターン形成
してなる半導体装置の組立用リードフレームにおいて、
リード３とタイバー４とが連結し合う部分の四隅に、少
なくともリードの幅方向に0.１〜0.５mmの範囲で食い込
む切込溝１１を形成し、この切込溝の範囲内でタイバー
カットを行う。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止形半導体装置
の組立用リードフレームに関する。
の組立用リードフレームに関する。
【０００２】
【従来の技術】まず、樹脂封止形半導体装置の組立て用
に採用している従来のリードフレーム構造を図５に、ま
た該リードフレームを用いて組立てた樹脂封止形半導体
装置の製品を図６に示す。図５において、金属製リボン
をプレス加工して製作されたリードフレーム１には、ダ
イパッド２、ダイパッド２を挟んで両側に並ぶ複数本の
リード３、リード３の相互間を連結するタイバー４を組
とするパターンが連続的に形成されている。なお、５は
サイドレール、６はダイパッド２の吊りリードである。
に採用している従来のリードフレーム構造を図５に、ま
た該リードフレームを用いて組立てた樹脂封止形半導体
装置の製品を図６に示す。図５において、金属製リボン
をプレス加工して製作されたリードフレーム１には、ダ
イパッド２、ダイパッド２を挟んで両側に並ぶ複数本の
リード３、リード３の相互間を連結するタイバー４を組
とするパターンが連続的に形成されている。なお、５は
サイドレール、６はダイパッド２の吊りリードである。
【０００３】そして、半導体装置を組立てるには、まず
リードフレーム１のダイパッド２に半導体チップ７をマ
ウントし、半導体チップ８と各リード３との間にワイヤ
ボンディングを施した後に、モールド成形法により半導
体チップおよびその周辺を封止して樹脂パッケージ８を
成形する。次に、プレス金型を用いてリードフレーム１
のリードカット，タイバーカットしてサイドレール５よ
り切り離し、さらにリード２に所定の曲げ加工を施して
図６に示すような製品を完成する。
リードフレーム１のダイパッド２に半導体チップ７をマ
ウントし、半導体チップ８と各リード３との間にワイヤ
ボンディングを施した後に、モールド成形法により半導
体チップおよびその周辺を封止して樹脂パッケージ８を
成形する。次に、プレス金型を用いてリードフレーム１
のリードカット，タイバーカットしてサイドレール５よ
り切り離し、さらにリード２に所定の曲げ加工を施して
図６に示すような製品を完成する。
【０００４】また、タイバーカット工程では、一般的に
はタイバー４の切断箇所を図７の破線Ｐで示すようにリ
ード２の両サイドよりも若干外側にはみ出した位置に設
定し、図８で示すようにポンチ９とダイス１０の間にリ
ードフレーム１を挟んでせん断加工するようにしてい
る。なお、このようにリード幅よりも若干はみ出した位
置でタイバーカットするのは、プレス金型にリードフレ
ームを送り込む際の位置決め誤差分を考慮してタイバー
カットが確実に行えるように余裕を持たせるためであ
る。
はタイバー４の切断箇所を図７の破線Ｐで示すようにリ
ード２の両サイドよりも若干外側にはみ出した位置に設
定し、図８で示すようにポンチ９とダイス１０の間にリ
ードフレーム１を挟んでせん断加工するようにしてい
る。なお、このようにリード幅よりも若干はみ出した位
置でタイバーカットするのは、プレス金型にリードフレ
ームを送り込む際の位置決め誤差分を考慮してタイバー
カットが確実に行えるように余裕を持たせるためであ
る。
【０００５】
【発明が解決しようとする課題】ところで、前記のよう
にリード３の幅から外側にはみ出した箇所でタイバーカ
ットを行うと、当然のことながら図８で示すようにパッ
ケージ８から突き出したリード３の途中箇所にはリード
の左右両サイドから凸状に張り出すタイバー残部４ａが
生じるようになる。しかも、リード３このようなタイバ
ー残部４ａが残存していると、リード３の相互間隔が狭
まり、特に電力用の半導体装置では十分な絶縁距離を確
保することが困難となるし、また半導体装置を垂直姿勢
でプリント配線板に挿入実装する場合には前記のタイバ
ー残部４ａが障害物となってリード３を必要な深さ挿入
できない不具合が生じる。
にリード３の幅から外側にはみ出した箇所でタイバーカ
ットを行うと、当然のことながら図８で示すようにパッ
ケージ８から突き出したリード３の途中箇所にはリード
の左右両サイドから凸状に張り出すタイバー残部４ａが
生じるようになる。しかも、リード３このようなタイバ
ー残部４ａが残存していると、リード３の相互間隔が狭
まり、特に電力用の半導体装置では十分な絶縁距離を確
保することが困難となるし、また半導体装置を垂直姿勢
でプリント配線板に挿入実装する場合には前記のタイバ
ー残部４ａが障害物となってリード３を必要な深さ挿入
できない不具合が生じる。
【０００６】そこで、図９（ａ）で表すようにタイバー
４をリード３と同幅な破線Ｐに沿って切断すれば、
（ｂ）図のようにリード３の両サイドに凸部（タイバー
残部）のない理想的なストレート形状のリードが形成で
きる。しかしながら、実際のタイバーカット工程でリー
ドフレームをリード加工機に送り込んだ際に、金型とリ
ードフレームとの間に位置ずれがあると、図１０で示す
ようにタイバーカットの切断位置が所定の位置からず
れ、リードフレーム３の側縁に凹凸状の段差が生じる。
しかも、この場合にタイバーカットしたせん断ん切り口
を観察すると、特にリード幅の領域に食い込んだ凹部側
の角部Ｑには、ポンチ，ダイス間のクリアランス，刃先
角部の鈍化などが原因と推定される髭状のバリの発生が
見られ、このままでは前記のバリが製品の欠陥となって
実用には供し得ない。
４をリード３と同幅な破線Ｐに沿って切断すれば、
（ｂ）図のようにリード３の両サイドに凸部（タイバー
残部）のない理想的なストレート形状のリードが形成で
きる。しかしながら、実際のタイバーカット工程でリー
ドフレームをリード加工機に送り込んだ際に、金型とリ
ードフレームとの間に位置ずれがあると、図１０で示す
ようにタイバーカットの切断位置が所定の位置からず
れ、リードフレーム３の側縁に凹凸状の段差が生じる。
しかも、この場合にタイバーカットしたせん断ん切り口
を観察すると、特にリード幅の領域に食い込んだ凹部側
の角部Ｑには、ポンチ，ダイス間のクリアランス，刃先
角部の鈍化などが原因と推定される髭状のバリの発生が
見られ、このままでは前記のバリが製品の欠陥となって
実用には供し得ない。
【０００７】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、リードフレーム
の形状を改良することにより、バリの発生なしにリード
幅に沿ってストレートにタイバーカットができるように
した半導体装置の組立用リードフレームを提供すること
にある。
であり、その目的は前記課題を解決し、リードフレーム
の形状を改良することにより、バリの発生なしにリード
幅に沿ってストレートにタイバーカットができるように
した半導体装置の組立用リードフレームを提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的は本発明によ
り、リードとタイバーとが連結し合う部分の四隅に、少
なくともリードの幅方向に食い込む切込溝を形成するこ
とにより達成される。また、前記構成における切込溝に
対する実施態様として次記の構成がある。 （１）切込溝をリードおよびタイバーの双方の幅方向に
またがって食い込むように形成する。
り、リードとタイバーとが連結し合う部分の四隅に、少
なくともリードの幅方向に食い込む切込溝を形成するこ
とにより達成される。また、前記構成における切込溝に
対する実施態様として次記の構成がある。 （１）切込溝をリードおよびタイバーの双方の幅方向に
またがって食い込むように形成する。
【０００９】（２）切込溝の形状を角形、あるいは丸形
とする。 （３）切込溝の食い込み深さを0.１〜0.５mmの範囲に選
定する。
とする。 （３）切込溝の食い込み深さを0.１〜0.５mmの範囲に選
定する。
【００１０】
【作用】上記のようにリードフレームに対し、あらかじ
めリードとタイバーとが連結し合う部分の四隅に、少な
くともリードの幅方向に食い込む切込溝を形成しておく
ことにより、タイバーカットの際には切込溝が逃げ溝と
して有効に働き、多少の位置ずれ，プレス金型のクリア
ランス，刃先の鈍化などの影響を吸収してバリの生成な
しに確実にタイバーを切断して理想的なストレート形状
のリードを形成できる。なお、この切込溝はリードフレ
ームのパターンをプレス加工で打ち抜く際に同じ金型で
同時に形成するものとする。
めリードとタイバーとが連結し合う部分の四隅に、少な
くともリードの幅方向に食い込む切込溝を形成しておく
ことにより、タイバーカットの際には切込溝が逃げ溝と
して有効に働き、多少の位置ずれ，プレス金型のクリア
ランス，刃先の鈍化などの影響を吸収してバリの生成な
しに確実にタイバーを切断して理想的なストレート形状
のリードを形成できる。なお、この切込溝はリードフレ
ームのパターンをプレス加工で打ち抜く際に同じ金型で
同時に形成するものとする。
【００１１】
【実施例】図１ないし図４は本発明の実施例を示すもの
であり、図５と対応する同一部材には同じ符号が付して
ある。まず、図１，図２において、リードフレーム１に
は、ダイパッド２，リード３，タイバー４に加えて、リ
ード３とタイバー４とが連結し合う部分の四隅には、リ
ード２の幅方向に僅かに食い込む角形の切込溝１１があ
らかじめパターン形成されている。また、切込溝１１の
食い込み深さｄはリードフレームのサイズ大小に応じて
0.１〜0.５mmの範囲に選定される。
であり、図５と対応する同一部材には同じ符号が付して
ある。まず、図１，図２において、リードフレーム１に
は、ダイパッド２，リード３，タイバー４に加えて、リ
ード３とタイバー４とが連結し合う部分の四隅には、リ
ード２の幅方向に僅かに食い込む角形の切込溝１１があ
らかじめパターン形成されている。また、切込溝１１の
食い込み深さｄはリードフレームのサイズ大小に応じて
0.１〜0.５mmの範囲に選定される。
【００１２】そして、リードフレーム１に半導体チップ
をマウントしてパッケージをモールドした後、タイバー
カットを行う際には、図２の破線Ｐで示すようにリード
３の幅に沿った両サイド位置に切断箇所を設定して金型
でタイバー４を切断する。このタイバーカット工程で
は、リードフレームとタイバーカット用の金型との間の
位置合わせに僅かなずれがあり、これが基でリード３の
左右両サイドのいずれか一方側でタイバーカット面が多
少リード幅内に食い込むようなことがあっても、前記切
込溝１１が逃げ溝として有効に働くので、タイバー４は
リード３の両サイドで切込溝１１の間を結ぶ線上で確実
にせん断される。しかも、図１０に符号Ｑで示した隅部
にはあらかじめ切込溝１１で切欠かれているので、金型
のクリアランス，刃先の鈍化などが原因でこの部分に髭
状のバリの生じることもない。なお、このことは発明者
が行った実験によっても評価，確認されている。
をマウントしてパッケージをモールドした後、タイバー
カットを行う際には、図２の破線Ｐで示すようにリード
３の幅に沿った両サイド位置に切断箇所を設定して金型
でタイバー４を切断する。このタイバーカット工程で
は、リードフレームとタイバーカット用の金型との間の
位置合わせに僅かなずれがあり、これが基でリード３の
左右両サイドのいずれか一方側でタイバーカット面が多
少リード幅内に食い込むようなことがあっても、前記切
込溝１１が逃げ溝として有効に働くので、タイバー４は
リード３の両サイドで切込溝１１の間を結ぶ線上で確実
にせん断される。しかも、図１０に符号Ｑで示した隅部
にはあらかじめ切込溝１１で切欠かれているので、金型
のクリアランス，刃先の鈍化などが原因でこの部分に髭
状のバリの生じることもない。なお、このことは発明者
が行った実験によっても評価，確認されている。
【００１３】次に、図３，図４は前記切込溝１１の応用
実施例を示すもので、図３は切込溝１１への応力集中を
避けるように切込溝１１を丸形に形成したものである。
また、図４は切込溝１１をリード３とタイバー４との双
方にまたがって形成したものであり、リードフレームと
金型との間の位置合わせの際に、左右方向のみならず前
後方向の位置ずれがあっても、この位置ずれも吸収して
タイバーを確実に切断することができる。
実施例を示すもので、図３は切込溝１１への応力集中を
避けるように切込溝１１を丸形に形成したものである。
また、図４は切込溝１１をリード３とタイバー４との双
方にまたがって形成したものであり、リードフレームと
金型との間の位置合わせの際に、左右方向のみならず前
後方向の位置ずれがあっても、この位置ずれも吸収して
タイバーを確実に切断することができる。
【００１４】なお、前記したリード３の切込溝１１は、
半導体装置をプリント配線板に実装する際のはんだ付け
時に予備はんだを施せば、切込溝１１がはんだで殆ど完
全に埋め尽くされので、リードの通電性，外観面でも何
等支障がない。
半導体装置をプリント配線板に実装する際のはんだ付け
時に予備はんだを施せば、切込溝１１がはんだで殆ど完
全に埋め尽くされので、リードの通電性，外観面でも何
等支障がない。
【００１５】
【発明の効果】以上述べたように本発明の構成によれ
ば、半導体装置の組立工程でリードフレームのタイバー
カットを行う際に、リードフレームと金型との間の位置
合わせに多少のずれがあっても、この位置ずれを吸収し
てバリの生成なしにタイバーを切込溝の範囲で確実に切
断することができ、これによりタイバーをリード幅の両
サイドに沿ってストレートに切断した理想的な形のリー
ドを形成できる。
ば、半導体装置の組立工程でリードフレームのタイバー
カットを行う際に、リードフレームと金型との間の位置
合わせに多少のずれがあっても、この位置ずれを吸収し
てバリの生成なしにタイバーを切込溝の範囲で確実に切
断することができ、これによりタイバーをリード幅の両
サイドに沿ってストレートに切断した理想的な形のリー
ドを形成できる。
【図１】本発明の実施例によるリードフレーム全体のパ
ターンを表した構成図
ターンを表した構成図
【図２】図１におけるリードとタイバーとの連結部分の
拡大図
拡大図
【図３】図２に対応する異なる本発明実施例の構成図
【図４】図たに対応するさらに異なる本発明実施例の構
成図
成図
【図５】従来におけるリードフレーム全体のパターンを
表した構成図
表した構成図
【図６】図５のリードフレームを採用して組立てた樹脂
封止形半導体装置の外観図
封止形半導体装置の外観図
【図７】図５におけるタイバーカット位置を表した部分
拡大図
拡大図
【図８】金型を用いて行うタイバーカットの工程図
【図９】理想的なリード形状を得るためのタイバーカッ
トの説明図であり、（ａ）はタイバーカット前の状態
図、（ｂ）はタイバーカット後の状態図
トの説明図であり、（ａ）はタイバーカット前の状態
図、（ｂ）はタイバーカット後の状態図
【図１０】リードフレームと金型との間の位置合わせに
ずれがある状態でタイバーカットした後の状態図
ずれがある状態でタイバーカットした後の状態図
１ リードフレーム ２ ダイパッド ３ リード ４ タイバー １１ 切込溝
Claims (5)
- 【請求項１】金属製リボンにダイパッド, リード, およ
びリードの相互間を連結するタイバーをパターン形成し
てなる半導体装置の組立用リードフレームにおいて、リ
ードとタイバーとが連結し合う部分の四隅に、少なくと
もリードの幅方向に食い込む切込溝を形成したことを特
徴とする半導体装置の組立用リードフレーム。 - 【請求項２】請求項１記載のリードフレームにおいて、
切込溝をリードおよびタイバーの双方の幅方向にまたが
って形成したことを特徴とする半導体装置の組立用リー
ドフレーム。 - 【請求項３】請求項１または２記載のリードフレームに
おいて、切込溝の形状が角形であることを特徴とする半
導体装置の組立用リードフレーム。 - 【請求項４】請求項１または２記載のリードフレームに
おいて、切込溝の形状が丸形であることを特徴とする半
導体装置の組立用リードフレーム - 【請求項５】請求項１記載のリードフレームにおいて、
切込溝の食い込み深さを0.１〜0.５mmの範囲としたこと
を特徴とする半導体装置の組立用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6540692A JPH05267524A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の組立用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6540692A JPH05267524A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の組立用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267524A true JPH05267524A (ja) | 1993-10-15 |
Family
ID=13286118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6540692A Pending JPH05267524A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の組立用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267524A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069780A (ja) * | 2010-09-24 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置用のリードフレーム |
| JP2012114354A (ja) * | 2010-11-26 | 2012-06-14 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2018191012A (ja) * | 2018-09-05 | 2018-11-29 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
| US11735509B2 (en) | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
-
1992
- 1992-03-24 JP JP6540692A patent/JPH05267524A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069780A (ja) * | 2010-09-24 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置用のリードフレーム |
| CN102420149A (zh) * | 2010-09-24 | 2012-04-18 | 新电元工业株式会社 | 树脂密封型半导体装置的制造方法、树脂密封型半导体装置及该半导体装置用的引线框架 |
| TWI474415B (zh) * | 2010-09-24 | 2015-02-21 | Shindengen Electric Mfg | 樹脂密封型半導體裝置 |
| JP2012114354A (ja) * | 2010-11-26 | 2012-06-14 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2018191012A (ja) * | 2018-09-05 | 2018-11-29 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
| US11735509B2 (en) | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0362561A (ja) | リード・フレームと集積回路を組立てる方法 | |
| JPH05267524A (ja) | 半導体装置の組立用リードフレーム | |
| KR20050048527A (ko) | 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 | |
| US4592131A (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP3666594B2 (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
| JPH073849B2 (ja) | リ−ドフレ−ム | |
| JPH0545063B2 (ja) | ||
| JP2555989B2 (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| JP2012069563A (ja) | リードフレームとその製造方法及び製造装置 | |
| JPH0465545B2 (ja) | ||
| JP4004445B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0719163Y2 (ja) | Ｉｃパツケージの面実装構造 | |
| JP5534559B2 (ja) | モールドパッケージの製造方法 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JP2603814B2 (ja) | 半導体装置及びその製造方法 | |
| WO2023037682A1 (ja) | 半導体装置の製造方法およびリードフレーム | |
| JP3805767B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 | |
| JP2901217B2 (ja) | 半導体装置用リードフレーム | |
| JP2635851B2 (ja) | 電子部品の製造に使用するリードフレームの構造 | |
| KR20240043156A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2680163B2 (ja) | 電子部品の製造方法 | |
| JP2708343B2 (ja) | 半導体装置の製造方法およびリードフレーム | |
| JPH0514421B2 (ja) | ||
| JPH0432774Y2 (ja) |