JPH0465545B2 - - Google Patents

Info

Publication number
JPH0465545B2
JPH0465545B2 JP62259871A JP25987187A JPH0465545B2 JP H0465545 B2 JPH0465545 B2 JP H0465545B2 JP 62259871 A JP62259871 A JP 62259871A JP 25987187 A JP25987187 A JP 25987187A JP H0465545 B2 JPH0465545 B2 JP H0465545B2
Authority
JP
Japan
Prior art keywords
leads
solder
lead
lead wires
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62259871A
Other languages
English (en)
Other versions
JPH01115150A (ja
Inventor
Josefu Sutankusu Jon
Mitsucheru Furai Boido
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01115150A publication Critical patent/JPH01115150A/ja
Publication of JPH0465545B2 publication Critical patent/JPH0465545B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 この発明は、薄条片状のリード線の平面性を確
保するための電子部品パツケージのリード線の加
工方法に関する。詳細に云えば、リード線の成形
工程に先立つて、はんだ簿条片を二次元配列のリ
ード線の下面に付着することにより微小ピツチ間
隔の並行なリード線の平面性を維持することに関
するものである。
Ｂ 従来技術 電子部品チツプのパツケージ技術の進歩によつ
て、密度が高い回路パツケージが提供されるよう
になつた。高密度のパツケージはモジユール構成
部品のパツケージ・レベルまたはカードのパツケ
ージ・レベル、あるいはこの両方における入出力
リード線の密度を高めることを必要とするように
なる。表面実装技術を使用することにより、ピン
型のリードよりも電子部品のリード線密度を高く
できるようになつた。寸法公差がより厳しい細い
リード線は、処理中にリード線を損傷したり、あ
るいはリード線の平面性を破壊しないような、特
別な取扱い上の配慮を必要とする。
表面実装電子部品をプリント回路基板上にアセ
ンブルするための従来の方法は、構成部品のリー
ド線パターンに対応した所定のパターンで、はん
だペーストを回路板に塗布することを含んでい
る。ペーストをステンシルによつて塗布すること
が、しばしばある。次いで、電子部品をそれぞれ
のソルダ・パツド上に配置し、全体に熱をかけ
て、はんだをリフローさせる。その際電子部品の
リード線と基板上のソルダ・パツドとの間の良好
な整合が、受け入れ可能で、信頼性の高いはんだ
付けジヨイントに必須である。
高密度で、きわめて細い電子部品のリード線の
場合、現在の標準的なアセンブリ方法は欠点を有
している。リード線が繊細なことによつて、リー
ド線の平面性が容易に損傷または破壊される可能
性が高まる。リード線Ｘ，ＹおよびＺ方向で整合
して、満足できるソルダ・ジヨイントを確保しな
ければならないのであるから、歩留りを高めるた
めに、この整合性を維持することがますます重要
になつてきている。
米国特許第4505035号は複数本の電気的リード
線を複数個の端子に整合させ、実装する方法に関
するものであり、リード線をワーク・ホルダの離
隔した溝に押し込み、その後リード線の各々の間
に、かつこれらを横切つてはんだ線などの変形可
能な材料を形成し、リード線の間の間隔を保持す
ることによつて、リード線を整合させることを開
示している。
リード線を基板に装着する直後迄もリード線を
リード・フレーム部材に結合したままにしておく
ことが、この業界で公知であり、かつ実施されて
いる。その後、余分なリード・フレーム部材は除
去される。
Ｃ 発明が解決しようとする問題点 この発明の目的は、高密度の電子部品パツケー
ジの微小間隔で配列された幅狭いリード線の平面
性を維持するための方法を提供することである。
Ｄ 問題点を解決するための手段 この発明はフオイル状の細長いはんだ条片を表
面実装可能な電子部品パツケージの二次元配列の
細いリード線に付着した後、リード線を成形し、
次にリード線をリード・フレームから切断するこ
とを含むパツケージ手法を提供する。換言すれ
ば、本発明による電子部品リードの平面性を保持
する方法によれば、 電子部品パツケージの各外周側面から四方に向
けて延びている二次元配列の複数のリード線の先
端部が一体に連結されたままになつているリー
ド・フレームを準備し、 前記二次元配列リード線の下面において直交す
る方向にウエブ状のはんだ薄条片を付着し、 前記リード線を所定形状に成形し、 前記リード線の先端部を切断してリード・フレ
ームを除去することを特徴とする。
上述の構成によれば、リード線は成形中はリー
ド・フレームおよびはんだ条片で一体に固定され
ており、リード・フレームの切断後ははんだ条片
で一体に固定されたままであるのでリード線の先
端の方向が不揃いになることが防止される。
Ｅ 実施例 第７図および第８図は、従来技術の電子部品パ
ツケージ方法を占めしたものである。第７図は、
リード線の成形が未だなされていない構成部品、
すなわちリード線が打ち抜かれたままでフレーム
部材が未だ切り離されていない電子部品を示すも
のである。第７図において、電子部品は２で占め
されている。個々のリード線４は電子部品２の両
側から張り出している。リード線４はカーフ８に
よつて、互いに接続されている。カーフの角部を
６で表わす。
第８図は、リード線４が屈曲され、余分のカー
フ部分８が切り離された後の、同じ電子部品２を
示すものである。この従来技術をきわめて細いリ
ード線とともに使用した場合、リード線がもろい
ことによつて、製造、搬送、および以降の取り付
けのための加工工程、すなわちプリント回路板に
体する穿孔、配置および取り付けという工程の際
に、特別な注意が必要となる。それ故、何本かの
リード線４′は既に弯曲して整合が不完全となり、
もはや平坦なものではないものとして示されてい
る。
第１図は、第７図と同様なものである。しかし
ながら、この発明によれば、カーフ部分６および
８が取り付けられたままのリード線４に対しては
んだフオイル１０の圧力形成（即ち圧着力）によ
り付着されている。はんだフオイルをリード線に
設置するのに冷間圧着が好ましいが他の手段でも
よいことが判明した。圧着のための臨界的なパラ
メータは電子部品のリード線の周囲でのはんだの
適切なフローを達成するために用いられる圧力、
および加圧時間に関連している。
例示適な実施例においては、63／37の組成比の
錫−鉛共品のはんだフオイルを仕様した。フオイ
ルがリード線４に圧着するのに適した可鍛性を有
している限り、はんだの組成を成分および合金率
の両方において変更してもかまわない。はんだの
厚さは約0.075〜0.2mmであつた。厚さを変えても
構わないが、リード線と対応するプリント回路板
のパツドの寸法、ならびに満足できるボンデイン
グを行なうのに必要なはんだの実際の量の関数で
なければならない。幅が約0.35mm、ピツチ、すな
わちリード線の中央からリード線の中央までの距
離が約0.8mmの典型的な構成部品のリード線と、
幅が約１mmのはんだフオイルを仕様した場合、次
の臨界パラメータが適用される。リード線あたり
約70〜350ｇ／cm2の圧力、約2.5〜12.7mm／秒の圧
力印加速度、および約１〜５秒のドウエル時間が
適切である。ドウエル時間（dwell time）は合
金およびはんだの硬さの関数である。上記のデー
タは室温近傍の周囲温度で実行した処理に関する
ものである。もちろん、高い温度を使うと、ドウ
エル時間が短くなり、必要な圧力が低くなり、ま
たほとんどの場合、圧力を印加する速度が増加す
る。
第２図は、圧着成形装置の加圧部材間でリード
線４が圧力され成形された構成部品の部分的断面
図である。頂部部材１２および底部部材１４は互
に対し垂直であつて、リード線４の周囲ではんだ
フオイル１０を圧着した後下降してリード線を成
形する。圧着の結果、はんだフオイル１０は変形
し、１４において、リード線４の間で上方へ隆起
している。
第３図は、はんだフオイル１０が冷間圧縮成形
されたのちの数本のリード線４の展開図であり、
はんだフオイル１０の部分１４を詳細に示したも
のである。
リード線がはんだで固定されると、次の工程の
取扱いに耐えるに十分な剛性のものとなる。はん
だの圧着後のリード線の成形は、周知のリード線
成形装置および手法を使用して、容易に行なわれ
る。カーフ部分６および８が取り付けられたまま
なので、もろいリード線を損傷する問題が軽減さ
れるため、従来技術の方法は満足できるものであ
る。
第４図は、はんだの圧力形成装置から取り外し
たのちの電子部品２の斜視図である。
カーフ部分８は、第５図に示すような適当な剪
断装置によつて除去される。切断具１８およびベ
ース２０を有する剪断工具が、これらの間に配置
されたカーフ部分８とともに略示されている。剪
断後、構成部品２は第６図に示すように、周知の
手法を使用して、リード線の平面性を損なう危険
を生じることなく、取り付け具から取り外せるよ
うになる。
周知のプレースメント手法を使用して、はんだ
がリフローするまで、塗布されたフラツクスが位
置を維持することを助けるプリント回路板上のラ
ンド・パツド上に装置を配置する。
Ｆ 発明の効果 上述のように、この発明はフオイルの形態のは
んだを表面実装可能な電子部品の細いリード線に
設けてから、リード線を完全に成形し、リード線
材料のカーフから分離することを含むパツケージ
手法を提供することによつて、電子部品のピツチ
の小さいリード線の先端の方向の不揃いを防止す
るものである。
【図面の簡単な説明】
第１図は、リード線上での圧着のために、はん
だフオイルを配置したのちの、リード線の形成前
の電子部品を示す図面である。第２図は、はんだ
の圧着後にリード線が成形されている電子部品を
示す図面である。第３図は、はんだフオイルがリ
ード線上に圧着されたのちの、リード線の詳細の
概略図である。第４図は、カーフにまだ取り付け
られているリード線が成形されたのちの、第３図
の電子部品の図面である。第５図は、カーフの切
断工程を示した拡大概略図である。第６図は、取
り付ける準備のできた電子部品の図面である。第
７図は、リード線が形成され、カーフが切断され
前の従来技術の電子部品を示す図面である。第８
図は、リード線が形成され、カーフが切断された
のちの従来技術の電子部品を示す図面である。 ２……電子部品、４，４′……リード線、６…
…カーフの角部、８……カーフ、１０……はんだ
フオイル、１２……頂部部材、１４……底部部
材、１８……切断具、２０……ベース。

Claims (1)

  1. 【特許請求の範囲】 １ 電子部品パツケージの各外周側面から四方に
    向けて延びている二次元配列の複数のリード線の
    先端部が一体に連結されたままになつているリー
    ド・フレームを準備し、 前記二次元配列リード線の下面において直交す
    る方向にウエブ状のはんだ薄条片を付着し、 前記リード線を所定形状に成形し、 前記リード線の先端部を切断してリード・フレ
    ームを除去する ことを特徴とする電子部品のリードの平面性を保
    持する方法。
JP62259871A 1986-12-08 1987-10-16 電子部品のリードの平面性を保持する方法 Granted JPH01115150A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/938,950 US4761880A (en) 1986-12-08 1986-12-08 Method of obtaining surface mount component planarity
US938950 1986-12-08

Publications (2)

Publication Number Publication Date
JPH01115150A JPH01115150A (ja) 1989-05-08
JPH0465545B2 true JPH0465545B2 (ja) 1992-10-20

Family

ID=25472273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259871A Granted JPH01115150A (ja) 1986-12-08 1987-10-16 電子部品のリードの平面性を保持する方法

Country Status (4)

Country Link
US (1) US4761880A (ja)
EP (1) EP0270820B1 (ja)
JP (1) JPH01115150A (ja)
DE (1) DE3773347D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098008A (en) * 1991-01-29 1992-03-24 Motorola, Inc. Fine pitch leaded component placement process
JPH05343586A (ja) * 1991-03-22 1993-12-24 Akira Kitahara 表面実装部品及びその製造方法
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081678A (ja) * 1973-11-16 1975-07-02
JPS6035549A (ja) * 1983-08-08 1985-02-23 Hitachi Tokyo Electronics Co Ltd 切断成形機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657789A (en) * 1968-03-29 1972-04-25 Francis Anglade Apparatus for preparing a microelement for soldering
US3913818A (en) * 1973-10-26 1975-10-21 Anatoly Alexandrovich Osipov Device for preparing integrated microcircuits for printed wiring
SU694985A1 (ru) * 1977-07-06 1979-10-30 Предприятие П/Я А-7438 Устройство дл холодильной напрессовки припо на выводы микросхем
US4505035A (en) * 1983-04-11 1985-03-19 At&T Technologies, Inc. Methods of aligning and mounting a plurality of electrical leads to a plurality of terminals
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
IN171404B (ja) * 1986-08-27 1992-10-03 Digital Equipment Corp

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081678A (ja) * 1973-11-16 1975-07-02
JPS6035549A (ja) * 1983-08-08 1985-02-23 Hitachi Tokyo Electronics Co Ltd 切断成形機

Also Published As

Publication number Publication date
US4761880A (en) 1988-08-09
JPH01115150A (ja) 1989-05-08
EP0270820B1 (en) 1991-09-25
EP0270820A3 (en) 1989-12-27
EP0270820A2 (en) 1988-06-15
DE3773347D1 (de) 1991-10-31

Similar Documents

Publication Publication Date Title
US4827611A (en) Compliant S-leads for chip carriers
US5420461A (en) Integrated circuit having a two-dimensional lead grid array
JP3088193B2 (ja) Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US6372546B2 (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JPH08186151A (ja) 半導体装置及びその製造方法
KR101321190B1 (ko) Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JPH0465545B2 (ja)
JPH02260450A (ja) 半導体装置およびその実装方法
EP0907307A1 (en) Heat sink for surface mount power packages
JP2586352B2 (ja) 半導体装置用リード切断装置
JP3893850B2 (ja) 電子部品の製造方法
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JP3231129B2 (ja) 積層半導体装置ならびにその製造方法
JP3315155B2 (ja) プリント基板の製造方法
JP2000012756A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JPH10223825A (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JPH05347473A (ja) 配線基板
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP3237909B2 (ja) 可撓性基板の端子構造
JPH0519956Y2 (ja)
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法
JPH01243564A (ja) 半導体装置の製造方法