JPH01115150A - 電子部品のリードの平面性を保持する方法 - Google Patents

電子部品のリードの平面性を保持する方法

Info

Publication number
JPH01115150A
JPH01115150A JP62259871A JP25987187A JPH01115150A JP H01115150 A JPH01115150 A JP H01115150A JP 62259871 A JP62259871 A JP 62259871A JP 25987187 A JP25987187 A JP 25987187A JP H01115150 A JPH01115150 A JP H01115150A
Authority
JP
Japan
Prior art keywords
lead
leads
solder
component
lead wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62259871A
Other languages
English (en)
Other versions
JPH0465545B2 (ja
Inventor
John J Stankus
ジョン・ジヨセフ・スタンクス
Boyd M Fry
ボイド・ミツチエル・フライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01115150A publication Critical patent/JPH01115150A/ja
Publication of JPH0465545B2 publication Critical patent/JPH0465545B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は−様なリード線の平面性を確保するための電
子装置リード線パッケージおよびアセンブリ方法に関す
るものである。詳細にいえば、リード形成工程が完了す
る前に、はんだを予め設置することによって、ピッチの
小さいリード線の平面性を維持することに関するもので
ある。
Ｂ、従来技術 電子装置チップのパッケージ技術の進歩によって、密度
が高い回路パッケージが提供されるようになった。高密
度のパッケージはモジュール構成部品のパッケージ・レ
ベルまたはカードのパッケージ・レベル、あるいはこの
両方における入出力リード線の密度を高めることを必要
とするようになる。
表面実装技術を使用することにより、孔中にピンを挿入
するようにした構成部品のリード線よりも、密度を高く
できるようになった。寸法公差がより厳しい細いリード
線は、処理中にリード線を損傷したり、あるいはリード
線の平面性を破壊しないような、特別な取扱い上の配慮
を必要とする。
表面実装構成部品をプリント回路基板上にアセンブルす
るための従来の方法は、構成部品のリード線パターンに
対応した所定のパターンで、はんだペーストを回路板に
塗布することを含んでいる。
ペーストをステンシルによって塗布することが、しばし
ばある。次いで、構成部品をそれぞれのソルダ・バッド
上に配置し、全体に熱をかけて、はんだをリフローさせ
る。その際構成部品のリード線と基板上のソルダ・バッ
ドとの間の良好な整合が、受は入れ可能で、信頼性の高
いはんだ付はジヨイントに必須である。
高密度で、きわめて細い構成部品のリード線の場合、現
在の標準的なアセンブリ方法は欠点を宵している。リー
ド線が繊細なことによって、リード線の平面性が容易に
損傷または破壊される可能性が高まる。リード線がＸ１
Ｙおよび２方向で整合して、満足できるソルダ・シロイ
ンドを確保しなければならないのであるから、歩留りを
高めるために、この整合性を維持することがますます重
要になってきている。
米国特許第４５０５０３５号は複数本の電気的リード線
を複数個の端子に整合させ、実装する方法に関するもの
であり、リード線をワーク・ホルダの離隔した溝に押し
込み、その後リード線の各々の間に、かつこれらを横切
ってはんだ線などの変形可能な材料を形成し、リード線
の間の間隔を保持することによって、リード線を整合さ
せることを開示している。
リード線が基板に取り付けられるまで、リード・フレー
ム材料をエツジ・コネクタのリード線に接続されたまま
にしておくこ、とが、この業界で公知であり、かつ実施
されている。その後、余分なリード舎フレーム材料は除
去される。
Ｃ１発明が解決しようとする問題点 この発明の目的は、高密度の電子装置構成部品のピッチ
の小さいリード線の平面性を維持するための方法を提供
することである。
Ｄ０問題点を解決するための手段 この発明はフォイルの形態のはんだを表面実装可能な構
成部品の細いリード線に設けてから、リード線を完全に
形成し、リード線材料の以下でカーフ（ｋｅｒｆ　）と
称する周囲のマトリックスから分離することを含むパッ
ケージ手法を提供することによって、従来技術における
上述の欠点を解決するものである。リード線は形成また
は屈曲工程を含む以降の加工工程、および基板上でのプ
レースメント処理のために、平面状に保持される。
Ｅ、実施例 第７図および第８図は、従来技術の構成部品パッケージ
方法を示したものである。第７図は、リード線の形成が
不完全である、すなわちリード線が打ち抜かれるか、あ
°るいは形成されるリード線材料のマトリックスすなわ
ちカーフの余剰部分が除されていない構成部品を示すも
のである。第７図において、構成部品は２で示されてい
る。個々のリード線４は構成部品２の両側から延びてい
る。
リード線４はカーフ８によって、互いに接続されている
。カーフの角を６で表わす。
第８図は、リード線４が屈曲され、余分のカーフ部分８
が除去されたあとの、同じ構成部品２を示すものである
。この従来技術をきわめて細いリード線とともに使用し
た場合、リード線がもろいことによって、製造、搬送、
および以降の取り付けのための加工工程、すなわちプリ
ント回路板に対する穿孔、配置および取り付けという工
程の際に、特別な注意が必要となる。それ故、何本かの
リード線４ｇは既に整合が不完全となり、もはや平坦な
ものではないものとして示されている。
第１図は、第７図と同様なものである。しかしながら、
この発明によれば、はんだフォイル１０が圧力形成によ
り、リード線４に対して配置済みであり、一方カーフ部
分６および８はリード線に取り付けられたままとなって
いる。
冷間圧縮成形が好ましいものではあるが、はんだフォイ
ルをリード線に設置するのに、他の手段でもよいことが
判明した。臨界的な加工バラメータは構成部品のリード
線の周囲でのはんだの適切なフローを達成するために用
いられる圧力、および整定時間に関連している。
例示的な実施例においては、８３／３７非晶スズという
はんだフォ・イルの組成を使用した。フォイルがリード
線４周囲に圧縮形成を行なうのに適した可鍛性を有して
いる限り、はんだの組成を成分および合金率の両方にお
いて変更してもかまわない。はんだの厚さは０．００３
〜０．００８インチＣ０，０７６〜０．２０３ｍｍ）で
あった。厚さを変えてもかまわないが、リード線と対応
するプリント回路板のパッドの寸法、ならびに満足でき
るボンディングを行なうのに必要なはんだの実際の量の
関数でなければならない。幅が０．０１５インチ（約０
．３５層ＦＭ）、ピッチ、すなわちリード線の中央から
リード線の中央までの距離が０゜０３１インチ（約０．
８ｍｍ）の典型的な構成部品のリード線と、幅が０．０
４インチ（約Ｌｍｍ）のはんだフォイルを使用した場合
、次の臨界パラメータが適用される。リード線あたり約
１〜５ポンド／平方インチの圧力、０．１〜０．５イン
チ／秒の圧力印加速度、および約１〜５秒のドウエル時
間が適切である。ドウエル時間（ｄｗｅｌｌ　ｔｉｍｅ
）は合金およびはんだの硬さの関数である。上記のデー
タは周囲温度で実行した処理に関するものである。
もちろん、高い温度を使うと、ドウエル時間が短かくな
り、必要な圧力が低くなり、またほとんどの場合、圧力
を印加する速度が増加する。
第２図は、圧力形成装置のエレメント間にある、一方側
面から見た、リード線４の形成された構成部品の部分的
断面図である。頂部エレメント１２および底部エレメン
ト１４は互に対し垂直であって、リード線４周囲のはん
だフォイル１０を圧縮する。第２図において、圧縮力が
生じると、構成部品２を圧力形成装置から取り外すこと
ができる。
圧力の形成の結果として、はんだフォイル１０は変形し
、１４において、リード線４の間で上方へ延びる。
あるいは、はんだの圧力形成工程をリード線の形成前に
行なってもかまわない。２つの工程を同時に行なっても
かまわない。
第３図は、はんだフォイル１０が冷間圧縮成形されたの
ちの数本のリード線４の展開図であり、はんだフォイル
１０の部分１４を詳細に示したものである。
リード線がはんだで固定されると、装置は以降の取扱い
に耐えるに十分な剛性のものとなる。はんだの圧力形成
前、形成後、または形成中のＩＪ　＋ド線の形成は、周
知のリード線形成装置および手法を使用して、容易に行
なわれる。カーフ部分６および８が取り付けられたまま
なので、もろいリード線を損傷する問題が軽減されるた
め、従来技術の方法は満足できるものである。
第４図は、はんだの圧力形成装置から取り外したのちの
構成部品２の斜視図である。
カーフ部分８は、第５図に示すような適当な剪断装置に
よって除去される。切断エレメント１８およびベース２
０を有する剪断工具が、これらの間に配置されたカーフ
部分８とともに略示されている。剪断後、構成部品２は
第６図に示すように、周知の手法を使用して、リード線
の平面性を損なう危険を生じることなく、取り付は具か
ら取り外せるようになる。
周知のプレースメント手、法を使用して、はんだがリフ
ローするまで、塗布されたフラックスが位置を維持する
ことを助けるプリント回路板上のランド・バッド上、に
装置を配置する。
Ｆ０発明の効果 上述のように、この発明はフォイルの形態のはんだを表
面実装可能な構成２部品の細いリード線に設けてから、
リード線を完全に形成し、リード線材料のカーフから分
離することを含むパッケージ手法を提供することによっ
て、電子構成部品のピッチの小さいリード線の平面性を
維持できるものである。
【図面の簡単な説明】
第１図は、リード線上での圧力形成のために、はんだフ
ォイルを配置したのちの、リード線の形成前の構成部品
を示す図面である。 第２図は、はんだの圧力形成後の、リード線が形成され
ている構成部品を示す図面である。 第３図は、はんだフォイルがリード線上に圧力形成され
たのちの、リード線の詳細の概略図である。 第４図は、カーフにまだ取り付けられているリード線が
形成されたのちの、第３図の構成部品の図面である。 第５図は、カーフの除去工程を示した拡大概略図である
。 第６図は、取り付ける準備のできた構成部品の図面であ
る。 第７図は、リード線が形成され、カーフが除去される前
の従来技術の構成部品を示す図面である。 第８図は、リード線が形成され、カーフが除去されたの
ちの従来技術の構成部品を示す図面である。 ２・・・・構成部品、４．４“・・・・リード線、６・
・・・カーフの角、８・・・・カーフ、１０・・・・は
んだフォイル、１２・・・・頂部エレメント、１４・・
・・底部エレメント、１８・・・・切断エレメント、２
０・・・・ベース。 出願人　　インターナシ１ナル・ビジネス・マシーンズ
・コーポレーシロン 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 第５図 第７図 従東技４Ｖｉ フ 従来技術 第８図

Claims (2)

    【特許請求の範囲】
  1. （１）電子部品のリード材料のマトリクスからリードを
    分離する前に、該リードに圧力形成により導電材料のウ
    ェブを付着し、 上記リードを予定の形状に形どり、 余剰のリード材料のマトリクスを除去する工程を有する
    、 電子部品のリードの平面性を保証する方法。
  2. （２）上記ウェブがはんだフォイルである特許請求の範
    囲第（１）項記載の方法。
JP62259871A 1986-12-08 1987-10-16 電子部品のリードの平面性を保持する方法 Granted JPH01115150A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US938950 1986-12-08
US06/938,950 US4761880A (en) 1986-12-08 1986-12-08 Method of obtaining surface mount component planarity

Publications (2)

Publication Number Publication Date
JPH01115150A true JPH01115150A (ja) 1989-05-08
JPH0465545B2 JPH0465545B2 (ja) 1992-10-20

Family

ID=25472273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259871A Granted JPH01115150A (ja) 1986-12-08 1987-10-16 電子部品のリードの平面性を保持する方法

Country Status (4)

Country Link
US (1) US4761880A (ja)
EP (1) EP0270820B1 (ja)
JP (1) JPH01115150A (ja)
DE (1) DE3773347D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343586A (ja) * 1991-03-22 1993-12-24 Akira Kitahara 表面実装部品及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098008A (en) * 1991-01-29 1992-03-24 Motorola, Inc. Fine pitch leaded component placement process
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081678A (ja) * 1973-11-16 1975-07-02
JPS6035549A (ja) * 1983-08-08 1985-02-23 Hitachi Tokyo Electronics Co Ltd 切断成形機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657789A (en) * 1968-03-29 1972-04-25 Francis Anglade Apparatus for preparing a microelement for soldering
US3913818A (en) * 1973-10-26 1975-10-21 Anatoly Alexandrovich Osipov Device for preparing integrated microcircuits for printed wiring
SU694985A1 (ru) * 1977-07-06 1979-10-30 Предприятие П/Я А-7438 Устройство дл холодильной напрессовки припо на выводы микросхем
US4505035A (en) * 1983-04-11 1985-03-19 At&T Technologies, Inc. Methods of aligning and mounting a plurality of electrical leads to a plurality of terminals
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
IN171404B (ja) * 1986-08-27 1992-10-03 Digital Equipment Corp

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081678A (ja) * 1973-11-16 1975-07-02
JPS6035549A (ja) * 1983-08-08 1985-02-23 Hitachi Tokyo Electronics Co Ltd 切断成形機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343586A (ja) * 1991-03-22 1993-12-24 Akira Kitahara 表面実装部品及びその製造方法

Also Published As

Publication number Publication date
EP0270820B1 (en) 1991-09-25
US4761880A (en) 1988-08-09
EP0270820A2 (en) 1988-06-15
DE3773347D1 (de) 1991-10-31
EP0270820A3 (en) 1989-12-27
JPH0465545B2 (ja) 1992-10-20

Similar Documents

Publication Publication Date Title
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
JPH08186151A (ja) 半導体装置及びその製造方法
US6037662A (en) Chip scale package
US6617200B2 (en) System and method for fabricating a semiconductor device
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
KR20080031270A (ko) Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
JPH01115150A (ja) 電子部品のリードの平面性を保持する方法
US4531285A (en) Method for interconnecting close lead center integrated circuit packages to boards
EP0907307A1 (en) Heat sink for surface mount power packages
JP2586352B2 (ja) 半導体装置用リード切断装置
JP3893850B2 (ja) 電子部品の製造方法
EP0204102A2 (en) Direct connection of lead frame having flexible, tapered leads and mechanical die support
JP2923728B2 (ja) 金属ベース配線基板の製造方法
JPS63283147A (ja) 半導体装置
JP3315155B2 (ja) プリント基板の製造方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP2003142898A (ja) 電子回路ユニットの製造方法
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JPH03283484A (ja) 大電流回路基板
JPH05347473A (ja) 配線基板
JPH0380549A (ja) 半導体素子の実装方法
JPH04122055A (ja) 電子部品の予備半田付け治具および保持具
JPS6038291Y2 (ja) チツプ搭載用のプリント配線板
JP2001121490A (ja) 表面実装部品用プリント配線板の製造方法