JPH05343586A - 表面実装部品及びその製造方法 - Google Patents
表面実装部品及びその製造方法Info
- Publication number
- JPH05343586A JPH05343586A JP4047436A JP4743692A JPH05343586A JP H05343586 A JPH05343586 A JP H05343586A JP 4047436 A JP4047436 A JP 4047436A JP 4743692 A JP4743692 A JP 4743692A JP H05343586 A JPH05343586 A JP H05343586A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- layer
- solder
- wiring board
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードピッチが狭小化した場合にも、リード
浮きや位置ずれの問題を生じることがなく、然も部品毎
の適正な厚さの接合層によって他の部品との一括搭載が
可能な表面実装部品及びその製造方法を提供する。 【構成】 配線板の表面に実装すべき表面実装部品であ
って、モールド樹脂41の両側部或いは周囲４辺から突出
した複数本のリード２の配線板に対する接合面に、それ
独自の量で配線板との接合が可能であって且つ必要最小
限の適正半田量からなる半田層５が形成され、配線板に
対する表面実装時には、配線板上に半田層を設けること
なく、リード側の半田層５のみによって各リードと配線
板とのボンディングが行なわれる。
浮きや位置ずれの問題を生じることがなく、然も部品毎
の適正な厚さの接合層によって他の部品との一括搭載が
可能な表面実装部品及びその製造方法を提供する。 【構成】 配線板の表面に実装すべき表面実装部品であ
って、モールド樹脂41の両側部或いは周囲４辺から突出
した複数本のリード２の配線板に対する接合面に、それ
独自の量で配線板との接合が可能であって且つ必要最小
限の適正半田量からなる半田層５が形成され、配線板に
対する表面実装時には、配線板上に半田層を設けること
なく、リード側の半田層５のみによって各リードと配線
板とのボンディングが行なわれる。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＰ(Small Outline
Package)、ＱＦＰ(Quad Flat Package)、ＰＬＣＣ(Pla
stic Leaded Chip Carrier)、ＴＣＰ(Tape Carrier Pac
kage)等の表面実装部品(Surface Mount Device)及びそ
の製造方法に関し、更に具体的には、ＩＣチップから導
かれた複数本のリードを配線板へボンディングするため
のマイクロソルダリング技術に関するものである。
Package)、ＱＦＰ(Quad Flat Package)、ＰＬＣＣ(Pla
stic Leaded Chip Carrier)、ＴＣＰ(Tape Carrier Pac
kage)等の表面実装部品(Surface Mount Device)及びそ
の製造方法に関し、更に具体的には、ＩＣチップから導
かれた複数本のリードを配線板へボンディングするため
のマイクロソルダリング技術に関するものである。
【０００２】
【従来の技術】近年のプリント配線板に対する電子部品
の高集積化に伴って、ＩＣパッケージの配線板への組立
方式は、複数本のリードを配線板の孔へ挿入するリード
挿入方式から、基板表面に形成したパッド(導体パター
ン)へ直接にリードを接合する表面実装方式が主流とな
りつつある。
の高集積化に伴って、ＩＣパッケージの配線板への組立
方式は、複数本のリードを配線板の孔へ挿入するリード
挿入方式から、基板表面に形成したパッド(導体パター
ン)へ直接にリードを接合する表面実装方式が主流とな
りつつある。
【０００３】図２９は、表面実装方式を採用したＩＣパ
ッケージの基本的な形態であるＳＯＰの外観を示してお
り、該ＩＣパッケージ(42)においては、ＩＣチップが埋
設されたモールド樹脂(41)の両側部から、夫々複数本の
リード(20)が外向きに突出している。
ッケージの基本的な形態であるＳＯＰの外観を示してお
り、該ＩＣパッケージ(42)においては、ＩＣチップが埋
設されたモールド樹脂(41)の両側部から、夫々複数本の
リード(20)が外向きに突出している。
【０００４】図２８は、更なる高集積化に対応して構成
されたＱＦＰの構造を示しており、該ＩＣパッケージ(4
0)においては、ＩＣチップ(１)(ダイ)がモールド樹脂(4
1)によって封止されると共に、該モールド樹脂(41)の周
囲４辺からは夫々複数本のリード(２)が外向きに突設さ
れ、ＩＣチップ(１)の各端子と各リード(２)のインナー
リード部(21)とがワイヤー(３)によってボンディングさ
れている。そして、表面実装にて、各リード(２)のアウ
ターリード部(22)が配線板へ半田付けされることにな
る。
されたＱＦＰの構造を示しており、該ＩＣパッケージ(4
0)においては、ＩＣチップ(１)(ダイ)がモールド樹脂(4
1)によって封止されると共に、該モールド樹脂(41)の周
囲４辺からは夫々複数本のリード(２)が外向きに突設さ
れ、ＩＣチップ(１)の各端子と各リード(２)のインナー
リード部(21)とがワイヤー(３)によってボンディングさ
れている。そして、表面実装にて、各リード(２)のアウ
ターリード部(22)が配線板へ半田付けされることにな
る。
【０００５】
【発明が解決しようとする課題】斯種ＩＣパッケージに
おいては、ＩＣチップの多ピン化に伴ってリードピッチ
が益々狭小化しつつあり、最近では ０.５ｍｍリードピ
ッチのＱＦＰが登場しており、更に ０.３ｍｍ以下のリ
ードピッチの実現へ向けて開発が進められている。
おいては、ＩＣチップの多ピン化に伴ってリードピッチ
が益々狭小化しつつあり、最近では ０.５ｍｍリードピ
ッチのＱＦＰが登場しており、更に ０.３ｍｍ以下のリ
ードピッチの実現へ向けて開発が進められている。
【０００６】この様な多ピン化、狭ピッチ化に伴って、
ＩＣパッケージを配線板へ表面実装する技術が重要な課
題となってくる。従来の表面実装技術においては、図３
０及び図３１(Ａ)に示す如く配線板(13)の表面に、実装
すべきＩＣパッケージのリード本数及びピッチに対応し
て、所定パターンの半田ペースト層(50)(クリーム半田)
をスクリーン印刷等によって形成しておき、その後、図
３１(Ｂ)(Ｃ)の如く半田ペースト層(50)上にＩＣパッケ
ージ(40)のリード(２)を押し付けて仮止めする。そし
て、リフロー炉内でのリフロー処理を経て半田ペースト
層(50)を溶融、固化せしめ、図３１(Ｄ)の如くＩＣパッ
ケージ(40)のリード(２)を半田(59)によって配線板(13)
にボンディングするのである。
ＩＣパッケージを配線板へ表面実装する技術が重要な課
題となってくる。従来の表面実装技術においては、図３
０及び図３１(Ａ)に示す如く配線板(13)の表面に、実装
すべきＩＣパッケージのリード本数及びピッチに対応し
て、所定パターンの半田ペースト層(50)(クリーム半田)
をスクリーン印刷等によって形成しておき、その後、図
３１(Ｂ)(Ｃ)の如く半田ペースト層(50)上にＩＣパッケ
ージ(40)のリード(２)を押し付けて仮止めする。そし
て、リフロー炉内でのリフロー処理を経て半田ペースト
層(50)を溶融、固化せしめ、図３１(Ｄ)の如くＩＣパッ
ケージ(40)のリード(２)を半田(59)によって配線板(13)
にボンディングするのである。
【０００７】この際、ＩＣパッケージ(40)のリード(２)
には、その先端部(アウターリード部)の高さ位置につい
て、通常でも５０μm〜１００μm、場合によっては１０
０μmを超える成形誤差が存在するから(図３２(Ａ)参
照)、ＩＣパッケージを配線板へ向けて押下する際の力
が不足すると、リード浮きの問題、即ち基板から浮いた
リードに半田が付かない問題が生じる。全てのリード
(２)を半田ペースト層(50)中へ押し込むためには、充分
な力でＩＣパッケージ(40)を配線板(13)へ向けて押下
し、リードの成形誤差を吸収する必要がある。
には、その先端部(アウターリード部)の高さ位置につい
て、通常でも５０μm〜１００μm、場合によっては１０
０μmを超える成形誤差が存在するから(図３２(Ａ)参
照)、ＩＣパッケージを配線板へ向けて押下する際の力
が不足すると、リード浮きの問題、即ち基板から浮いた
リードに半田が付かない問題が生じる。全てのリード
(２)を半田ペースト層(50)中へ押し込むためには、充分
な力でＩＣパッケージ(40)を配線板(13)へ向けて押下
し、リードの成形誤差を吸収する必要がある。
【０００８】しかしながら、リードピッチが０.５ｍｍ
以下に狭小化した場合、配線板(13)上の半田ペースト層
(50)の間隔も狭小化するから、半田ペースト層(50)がリ
ード(２)によって押し潰されることによって、隣り合う
リード間で、半田ペーストのブリッジが形成される問題
が生じる。然も、リードピッチの狭小化に伴って、半田
ペースト層のスクリーン印刷に用いるマスクは微細な目
を有するものとなり、マスクに目詰りが頻繁に発生する
という重大な問題を生じる。
以下に狭小化した場合、配線板(13)上の半田ペースト層
(50)の間隔も狭小化するから、半田ペースト層(50)がリ
ード(２)によって押し潰されることによって、隣り合う
リード間で、半田ペーストのブリッジが形成される問題
が生じる。然も、リードピッチの狭小化に伴って、半田
ペースト層のスクリーン印刷に用いるマスクは微細な目
を有するものとなり、マスクに目詰りが頻繁に発生する
という重大な問題を生じる。
【０００９】リード成形誤差を吸収するべく、半田ペー
ストの供給量を増加させると、リフロー時に溶融半田が
ただれて、同様に半田ブリッジ等の半田不良が生じる。
そこで、スクリーン印刷における半田不良の問題を解決
するべく、図３２(Ａ)(Ｂ)に示す如く配線板(13)上のパ
ッド(14)を覆って予備半田(58)をプリコートしておく半
田プリコート法と称されるマイクロソルダリング技術が
提案されている。
ストの供給量を増加させると、リフロー時に溶融半田が
ただれて、同様に半田ブリッジ等の半田不良が生じる。
そこで、スクリーン印刷における半田不良の問題を解決
するべく、図３２(Ａ)(Ｂ)に示す如く配線板(13)上のパ
ッド(14)を覆って予備半田(58)をプリコートしておく半
田プリコート法と称されるマイクロソルダリング技術が
提案されている。
【００１０】半田プリコート法においては、加熱及び化
学反応によて固化した山形状の予備半田(58)上に、粘着
性を有するフラックスを塗布して、該フラックスを介し
てＩＣパッケージをマウントし、その後、リフロー炉を
通してソルダリングを施すのである。
学反応によて固化した山形状の予備半田(58)上に、粘着
性を有するフラックスを塗布して、該フラックスを介し
てＩＣパッケージをマウントし、その後、リフロー炉を
通してソルダリングを施すのである。
【００１１】ところが、この場合、表面実装のためのマ
ウンターの部品装着位置の誤差に加え、図３２(Ａ)の如
く予備半田(58)の厚さには通常５０〜１００％程度の誤
差が伴うから、スクリーン印刷による半田層の場合と同
様に、ＩＣパッケージを配線板へ向けて押下する際の力
が不足すると、図３２(Ｂ)に符号Ｆで示す如くリード浮
きが生じる。そこで、全てのリード(２)を充分な力で押
し付けて、リード浮きを解消せんとすると、同図(Ｂ)に
鎖線で示す如く山形の予備半田(58)からリード(２)が滑
り落ちて、位置ずれを生じる問題がある。
ウンターの部品装着位置の誤差に加え、図３２(Ａ)の如
く予備半田(58)の厚さには通常５０〜１００％程度の誤
差が伴うから、スクリーン印刷による半田層の場合と同
様に、ＩＣパッケージを配線板へ向けて押下する際の力
が不足すると、図３２(Ｂ)に符号Ｆで示す如くリード浮
きが生じる。そこで、全てのリード(２)を充分な力で押
し付けて、リード浮きを解消せんとすると、同図(Ｂ)に
鎖線で示す如く山形の予備半田(58)からリード(２)が滑
り落ちて、位置ずれを生じる問題がある。
【００１２】ＴＡＢ(Tape Automated Bonding)方式によ
る表面実装に用いるＴＣＰ(Tape Carrier Package)にお
いても、上記同様の問題を生じる。
る表面実装に用いるＴＣＰ(Tape Carrier Package)にお
いても、上記同様の問題を生じる。
【００１３】又、スクリーン印刷による半田塗布、及び
半田プリコート法においては、配線板上の半田層の厚さ
は、誤差を除けば、配線板全面に亘って均一となるか
ら、複数の表面実装部品を共通の配線板上に表面実装す
る一括搭載の場合、本来は表面実装部品のタイプやリー
ドピッチ等に応じて異ならしめるべき適正半田量と、実
際に半田付けに寄与する前記均一厚さの半田層の半田量
とのギャップが大きく、これが半田付け不良の原因とな
っていた。
半田プリコート法においては、配線板上の半田層の厚さ
は、誤差を除けば、配線板全面に亘って均一となるか
ら、複数の表面実装部品を共通の配線板上に表面実装す
る一括搭載の場合、本来は表面実装部品のタイプやリー
ドピッチ等に応じて異ならしめるべき適正半田量と、実
際に半田付けに寄与する前記均一厚さの半田層の半田量
とのギャップが大きく、これが半田付け不良の原因とな
っていた。
【００１４】本発明の目的は、リードピッチが狭小化し
た場合にも、リード浮きや位置ずれの問題を生じること
がなく、然も部品毎の適正な厚さの接合層によって他の
部品との一括搭載が可能な表面実装部品及びその製造方
法を提供することである。
た場合にも、リード浮きや位置ずれの問題を生じること
がなく、然も部品毎の適正な厚さの接合層によって他の
部品との一括搭載が可能な表面実装部品及びその製造方
法を提供することである。
【００１５】
【課題を解決する為の手段及び作用】本発明に係る表面
実装部品は、各リードの配線板に対する接合面に導電性
接合材からなる接合層が形成され、各接合層を形成する
導電性接合材の量は、それ独自の量で配線板との接合が
可能であって且つ必要最小限の適正量に設定されてお
り、配線板に対する表面実装時には、配線板上に接合層
を設けることなく、リード側の接合層のみによって各リ
ードと配線板とのボンディングが行なわれる。
実装部品は、各リードの配線板に対する接合面に導電性
接合材からなる接合層が形成され、各接合層を形成する
導電性接合材の量は、それ独自の量で配線板との接合が
可能であって且つ必要最小限の適正量に設定されてお
り、配線板に対する表面実装時には、配線板上に接合層
を設けることなく、リード側の接合層のみによって各リ
ードと配線板とのボンディングが行なわれる。
【００１６】上記接合層は一般的には半田層であって、
配線板に対する表面実装時には、該半田層を加熱溶融
後、固化せしめることによって、各リードと配線板とが
半田付けされる。
配線板に対する表面実装時には、該半田層を加熱溶融
後、固化せしめることによって、各リードと配線板とが
半田付けされる。
【００１７】又、上記表面実装部品の製造に用いるリー
ドフレームにおいて、複数本のリードとなるべきリード
パターンの形成領域の表面には、その外周部に、導電性
接合材からなる接合層(例えば半田層)が形成されてお
り、該接合層の厚さは、それ独自の量で配線板との接合
が可能であって且つ必要最小限の適正値に設定されてい
る。
ドフレームにおいて、複数本のリードとなるべきリード
パターンの形成領域の表面には、その外周部に、導電性
接合材からなる接合層(例えば半田層)が形成されてお
り、該接合層の厚さは、それ独自の量で配線板との接合
が可能であって且つ必要最小限の適正値に設定されてい
る。
【００１８】上記表面実装部品においては、各リード
に、配線板との接合に必要な適量の半田を具えているか
ら、配線板には従来の如き半田層は設ける必要がない。
配線板に対する表面実装時には、例えば配線板上のパッ
ドを覆って高粘度フラックスが塗布され、該フラックス
によって各リードがパッド上に仮止めされた状態で、リ
フロー処理が施される。これによって前記半田が溶融し
て、各リードが配線板に半田付けされるのである。
に、配線板との接合に必要な適量の半田を具えているか
ら、配線板には従来の如き半田層は設ける必要がない。
配線板に対する表面実装時には、例えば配線板上のパッ
ドを覆って高粘度フラックスが塗布され、該フラックス
によって各リードがパッド上に仮止めされた状態で、リ
フロー処理が施される。これによって前記半田が溶融し
て、各リードが配線板に半田付けされるのである。
【００１９】各リードを配線板上へ押圧する際、リード
浮きを解消するのに充分な押圧力を負荷したとしても、
各リードの半田は、従来の配線板上の半田ペーストとは
異なり、流動性を有しない固体であるから、半田が押し
潰されることに因る半田ブリッジは発生しない。又、各
リードの半田は必要最小限の量に調整されているから、
溶融半田の過多に起因する半田ブリッジも発生すること
がない。
浮きを解消するのに充分な押圧力を負荷したとしても、
各リードの半田は、従来の配線板上の半田ペーストとは
異なり、流動性を有しない固体であるから、半田が押し
潰されることに因る半田ブリッジは発生しない。又、各
リードの半田は必要最小限の量に調整されているから、
溶融半田の過多に起因する半田ブリッジも発生すること
がない。
【００２０】然も、配線板上には、従来の半田プリコー
ト法における予備半田層の如き山形の突起物は存在しな
いから、充分な押圧力の負荷によって、リードが従来の
如く滑り落ちることによる位置ずれは生じない。
ト法における予備半田層の如き山形の突起物は存在しな
いから、充分な押圧力の負荷によって、リードが従来の
如く滑り落ちることによる位置ずれは生じない。
【００２１】従って、リードピッチが狭小な場合にも、
信頼性の高い半田付けが可能であり、この結果、従来よ
りも歩留りが向上し、更なるリードピッチの狭小化が進
められることになる。
信頼性の高い半田付けが可能であり、この結果、従来よ
りも歩留りが向上し、更なるリードピッチの狭小化が進
められることになる。
【００２２】又、表面実装のための半田層は、表面実装
部品のタイプやリードピッチに応じた適正な半田量を部
品毎に設定することが出来るから、複数種類の表面実装
部品を一括搭載する場合でも、全ての部品について、適
正な半田量による良好な半田付けが実現される。
部品のタイプやリードピッチに応じた適正な半田量を部
品毎に設定することが出来るから、複数種類の表面実装
部品を一括搭載する場合でも、全ての部品について、適
正な半田量による良好な半田付けが実現される。
【００２３】本発明に係る表面実装部品の製造方法は、
リードフレームの資材となるリードフレーム板(金属平
板、又は非金属フィルムとの複合金属箔)の表面に、リ
ードパターン形成領域の外周部に重ねて、所定厚さの半
田層を形成する工程と、上記リードフレーム板に打抜き
加工又はエッチング加工を施して所定のリードパターン
を形成し、該リードパターンの外側の端部に半田層を有
するリードフレームの作製工程と、上記工程によって得
られたリードフレーム上に半導体チップをマウントし、
モールド樹脂封止を施すチップ組立工程と、前記モール
ド樹脂から突出したリードフレームを所定形状の複数本
のリードに成形する工程とを有している。
リードフレームの資材となるリードフレーム板(金属平
板、又は非金属フィルムとの複合金属箔)の表面に、リ
ードパターン形成領域の外周部に重ねて、所定厚さの半
田層を形成する工程と、上記リードフレーム板に打抜き
加工又はエッチング加工を施して所定のリードパターン
を形成し、該リードパターンの外側の端部に半田層を有
するリードフレームの作製工程と、上記工程によって得
られたリードフレーム上に半導体チップをマウントし、
モールド樹脂封止を施すチップ組立工程と、前記モール
ド樹脂から突出したリードフレームを所定形状の複数本
のリードに成形する工程とを有している。
【００２４】尚、上記製造方法において、所定のリード
パターンを有するリードフレームにチップを組立てた
後、該リードフレームの表面に半田層を形成することも
可能である。
パターンを有するリードフレームにチップを組立てた
後、該リードフレームの表面に半田層を形成することも
可能である。
【００２５】上記製造方法によれば、リードフレーム板
の打抜き加工又はエッチング加工時に、該リードフレー
ム板に形成された半田層が同時に加工されるから、リー
ド毎の半田層の形成の為に、従来の如き目の細かいマス
クを用いたスクリーン印刷は不要であり、リードピッチ
が狭小化した場合にも、マスク目詰りの問題は生じな
い。
の打抜き加工又はエッチング加工時に、該リードフレー
ム板に形成された半田層が同時に加工されるから、リー
ド毎の半田層の形成の為に、従来の如き目の細かいマス
クを用いたスクリーン印刷は不要であり、リードピッチ
が狭小化した場合にも、マスク目詰りの問題は生じな
い。
【００２６】又、ＳＯＰやＱＦＰ等のパッケージ型の表
面実装部品の製造においては、各工程を実施するための
設備として、従来の設備をそのまま利用出来、新たな設
備投資は不要である。従って、上記の本発明に係る表面
実装部品を、高い生産性で安価に製造出来、表面実装時
の半田付け品質の安定を図ることが出来るのである。
面実装部品の製造においては、各工程を実施するための
設備として、従来の設備をそのまま利用出来、新たな設
備投資は不要である。従って、上記の本発明に係る表面
実装部品を、高い生産性で安価に製造出来、表面実装時
の半田付け品質の安定を図ることが出来るのである。
【００２７】
【発明の効果】本発明に係る表面実装部品及びその製造
方法によれば、リードピッチが狭小化した場合にも、リ
ード浮きや位置ずれの問題を生じることがなく、然も部
品毎の適正な厚さの接合層によって他の部品との一括搭
載が可能となる。
方法によれば、リードピッチが狭小化した場合にも、リ
ード浮きや位置ずれの問題を生じることがなく、然も部
品毎の適正な厚さの接合層によって他の部品との一括搭
載が可能となる。
【００２８】
【実施例】以下、本発明の幾つかの実施例につき、図面
に沿って詳述する。図１に示すＩＣパッケージ(４)は、
ＩＣチップ(１)がモールド樹脂(41)によって封止された
ＳＯＰ或いはＱＦＰであって、ＳＯＰの場合はモールド
樹脂の両側部に、ＱＦＰの場合はモールド樹脂の周囲４
辺に、夫々複数本のリード(２)が突設され、各リード
(２)のインナーリード部(21)とＩＣチップ(１)の各端子
とがワイヤー(３)によってボンディングされている。そ
して、各リード(２)のアウターリード部(22)には、配線
板(図示省略)との接合面に、適正半田量に調整された半
田層(５)が形成されている。
に沿って詳述する。図１に示すＩＣパッケージ(４)は、
ＩＣチップ(１)がモールド樹脂(41)によって封止された
ＳＯＰ或いはＱＦＰであって、ＳＯＰの場合はモールド
樹脂の両側部に、ＱＦＰの場合はモールド樹脂の周囲４
辺に、夫々複数本のリード(２)が突設され、各リード
(２)のインナーリード部(21)とＩＣチップ(１)の各端子
とがワイヤー(３)によってボンディングされている。そ
して、各リード(２)のアウターリード部(22)には、配線
板(図示省略)との接合面に、適正半田量に調整された半
田層(５)が形成されている。
【００２９】ここで適正半田量とは、表面実装の際に外
部からの半田補充や配線板上への半田層形成を必要とす
ることなく、それ独自の量で配線板との良好な接合が可
能な最小限の半田量より以上であって、且つ、半田ブリ
ッジ等の半田過多に起因する半田不良を生じることのな
い最大限の半田量よりも以下の範囲内の、必要且つ最小
限の量を意味している。そして、この適正半田量は、Ｉ
Ｃパッケージの種類、リードの配線板に対する接合面
積、リードピッチ、リード幅等に応じて、部品毎の実験
によって決定されるものである。
部からの半田補充や配線板上への半田層形成を必要とす
ることなく、それ独自の量で配線板との良好な接合が可
能な最小限の半田量より以上であって、且つ、半田ブリ
ッジ等の半田過多に起因する半田不良を生じることのな
い最大限の半田量よりも以下の範囲内の、必要且つ最小
限の量を意味している。そして、この適正半田量は、Ｉ
Ｃパッケージの種類、リードの配線板に対する接合面
積、リードピッチ、リード幅等に応じて、部品毎の実験
によって決定されるものである。
【００３０】ちなみにリードピッチが０.３ｍｍのＱＦ
Ｐでは、固化した状態での厚さが例えば略５０μm乃至
７０μmの範囲内に設定される。又、半田層(５)の資材
としては、表面実装に一般的に用いられている融点が１
８３℃の共晶半田等、種々の半田合金を用いることが出
来る。
Ｐでは、固化した状態での厚さが例えば略５０μm乃至
７０μmの範囲内に設定される。又、半田層(５)の資材
としては、表面実装に一般的に用いられている融点が１
８３℃の共晶半田等、種々の半田合金を用いることが出
来る。
【００３１】図２は、本発明に係るＩＣパッケージの一
連の製造工程を示しており、以下、各工程を図面に基づ
いて説明する。尚、図示する工程はＳＯＰについてのも
のであるが、ＱＦＰの製造工程も基本的にはＳＯＰと同
一である。
連の製造工程を示しており、以下、各工程を図面に基づ
いて説明する。尚、図示する工程はＳＯＰについてのも
のであるが、ＱＦＰの製造工程も基本的にはＳＯＰと同
一である。
【００３２】図３及び図４の如く従来と同一の工程によ
り、位置決め孔及び搬送孔を有するリードフレーム板(6
1)を製作し、その後、該リードフレーム板(61)の表面
に、リードパターンを形成すべき領域の外周部に重ね
て、所定厚さの半田ペースト層(51)(51)をスクリーン印
刷によって形成する。該半田ペースト層(51)の厚さは、
最終的に得んとする固化した状態の半田層の厚さの略２
倍となる。ここでスクリーン印刷に用いるマスクは、半
田ペースト層(51)の外郭に応じた大きな開口部を有する
から、目詰りが生ずる虞れはない。
り、位置決め孔及び搬送孔を有するリードフレーム板(6
1)を製作し、その後、該リードフレーム板(61)の表面
に、リードパターンを形成すべき領域の外周部に重ね
て、所定厚さの半田ペースト層(51)(51)をスクリーン印
刷によって形成する。該半田ペースト層(51)の厚さは、
最終的に得んとする固化した状態の半田層の厚さの略２
倍となる。ここでスクリーン印刷に用いるマスクは、半
田ペースト層(51)の外郭に応じた大きな開口部を有する
から、目詰りが生ずる虞れはない。
【００３３】次に上記半田ペースト層(51)をリフロー炉
内にて加熱溶融した後、固化せしめる。その後、図５に
示す如く、上記リードフレーム板(61)にプレスによる打
抜き加工を施して、ダイパッド(64)、リード部(62)及び
タイバー(63)からなる所定のリードパターンを形成し、
リードフレーム(６)を得る。この際、リードフレーム
(６)上のダイパッド(64)を挟んで両側部には、リード部
(62)の外側の端部を互いに連結する帯状パターン部(図
１４に符号(65)で示す)に、前記工程で固化した半田層
(52)(52)が残存することになる。
内にて加熱溶融した後、固化せしめる。その後、図５に
示す如く、上記リードフレーム板(61)にプレスによる打
抜き加工を施して、ダイパッド(64)、リード部(62)及び
タイバー(63)からなる所定のリードパターンを形成し、
リードフレーム(６)を得る。この際、リードフレーム
(６)上のダイパッド(64)を挟んで両側部には、リード部
(62)の外側の端部を互いに連結する帯状パターン部(図
１４に符号(65)で示す)に、前記工程で固化した半田層
(52)(52)が残存することになる。
【００３４】尚、リードフレーム(６)の作製には、プレ
スによる打抜き加工に替えて、エッチング加工を採用す
ることも可能である。
スによる打抜き加工に替えて、エッチング加工を採用す
ることも可能である。
【００３５】続いてリードフレーム(６)のダイパッド(6
4)上にＩＣチップ(ダイ)をボンディングした後、該ＩＣ
チップの各端子とリード部(62)のダイパッド(64)側の端
部とをワイヤーによって互いにボンディングする。更
に、該ＩＣチップを図６及び図７の如くモールド樹脂(4
1)によって封止する。
4)上にＩＣチップ(ダイ)をボンディングした後、該ＩＣ
チップの各端子とリード部(62)のダイパッド(64)側の端
部とをワイヤーによって互いにボンディングする。更
に、該ＩＣチップを図６及び図７の如くモールド樹脂(4
1)によって封止する。
【００３６】次に、上記リードフレーム(６)にプレスに
よる切断加工を施して、タイバー(63)によるリード部(6
2)の基端部における連結を切り離すと共に、半田層(52)
が形成された帯状パターン部によるリード部(62)の先端
部における連結を切り離し、図８に示す様にモールド樹
脂(41)の両側部から突出する複数本のリード(２)を形成
する。ここで、リードフレーム(６)の切断加工と同時に
前記半田層(52)も切断、分離され、各リード(２)の先端
部の表面には夫々半田層(５)が残存することになる。
よる切断加工を施して、タイバー(63)によるリード部(6
2)の基端部における連結を切り離すと共に、半田層(52)
が形成された帯状パターン部によるリード部(62)の先端
部における連結を切り離し、図８に示す様にモールド樹
脂(41)の両側部から突出する複数本のリード(２)を形成
する。ここで、リードフレーム(６)の切断加工と同時に
前記半田層(52)も切断、分離され、各リード(２)の先端
部の表面には夫々半田層(５)が残存することになる。
【００３７】最後に、リード(２)に図９の如くフォーミ
ングを施してアウターリード部(22)を成形し、ＩＣパッ
ケージ(４)を完成する。該ＩＣパッケージ(４)において
は、アウターリード部(22)の配線板との接合面に、適正
半田量の半田層(５)が形成されている。
ングを施してアウターリード部(22)を成形し、ＩＣパッ
ケージ(４)を完成する。該ＩＣパッケージ(４)において
は、アウターリード部(22)の配線板との接合面に、適正
半田量の半田層(５)が形成されている。
【００３８】図１０乃至図１３は他の製造工程を示して
おり、図３に示す半田ペースト層の形成に先立って、図
１０の如くリードフレーム板(61)上に、半田ペースト層
の形成領域を包囲して、半田レジスト層(71)の周壁を形
成する。次に、図１１の如く該半田レジスト層(71)の周
壁内に半田ペースト層(51)を形成する。そして、該半田
ペースト層(51)をリフロー炉内で加熱溶融せしめた後、
固化せしめるのである。ここで、半田ペースト層(51)の
周囲には半田レジスト層(71)が形成されているから、溶
融した半田がただれて形を崩すことはない。従って、図
１２に示す如く所定のリードパターンを有するリードフ
レーム(６)を作製する際、半田層(52)の半田量を適正値
に維持出来る。
おり、図３に示す半田ペースト層の形成に先立って、図
１０の如くリードフレーム板(61)上に、半田ペースト層
の形成領域を包囲して、半田レジスト層(71)の周壁を形
成する。次に、図１１の如く該半田レジスト層(71)の周
壁内に半田ペースト層(51)を形成する。そして、該半田
ペースト層(51)をリフロー炉内で加熱溶融せしめた後、
固化せしめるのである。ここで、半田ペースト層(51)の
周囲には半田レジスト層(71)が形成されているから、溶
融した半田がただれて形を崩すことはない。従って、図
１２に示す如く所定のリードパターンを有するリードフ
レーム(６)を作製する際、半田層(52)の半田量を適正値
に維持出来る。
【００３９】図１２のリードフレーム(６)に切断加工を
施せば、図１３の如くリード部(62)の先端部に適正半田
量の半田層(５)、その内側に半田レジスト層(７)を有す
るＩＣパッケージ(４)が得られる。該半田レジスト層
(７)は、リードフォーミングを経て製品化されたＩＣパ
ッケージ(４)において、各リード(２)のヒール部に残存
することとなり、該ＩＣパッケージ(４)を配線板に表面
実装する際、溶融した半田がヒール部へ過度に流出する
ことを防止する。これによって半田付けの信頼性が向上
することになる。
施せば、図１３の如くリード部(62)の先端部に適正半田
量の半田層(５)、その内側に半田レジスト層(７)を有す
るＩＣパッケージ(４)が得られる。該半田レジスト層
(７)は、リードフォーミングを経て製品化されたＩＣパ
ッケージ(４)において、各リード(２)のヒール部に残存
することとなり、該ＩＣパッケージ(４)を配線板に表面
実装する際、溶融した半田がヒール部へ過度に流出する
ことを防止する。これによって半田付けの信頼性が向上
することになる。
【００４０】図１４及び図１５は更に他の製造工程を示
しており、先ず図１４の如く所定のリードパターンを有
するリードフレーム(６)を作製する。該リードフレーム
(６)には、後工程で半田ペースト層が形成されるべき帯
状パターン部(65)が形成されている。該帯状パターン部
(65)は、適正半田量を確保するため、従来のリードフレ
ームに比べて僅かに幅広に形成されている。
しており、先ず図１４の如く所定のリードパターンを有
するリードフレーム(６)を作製する。該リードフレーム
(６)には、後工程で半田ペースト層が形成されるべき帯
状パターン部(65)が形成されている。該帯状パターン部
(65)は、適正半田量を確保するため、従来のリードフレ
ームに比べて僅かに幅広に形成されている。
【００４１】その後、図１５の如くダイボンディング、
ワイヤーボンディング及びモールド樹脂封止を施した
後、各帯状パターン部(65)上に図６の如く半田層(52)を
形成するのである。その後の工程は、図８及び図９と同
様である。
ワイヤーボンディング及びモールド樹脂封止を施した
後、各帯状パターン部(65)上に図６の如く半田層(52)を
形成するのである。その後の工程は、図８及び図９と同
様である。
【００４２】図１６乃至図１８は夫々、図２に示す製造
工程に用いるダイボンディング装置、ワイヤボンディン
グ装置及びモールド樹脂封止装置を示している。これら
の装置は、昇降可能な搬送レール(８)(８)を介して互い
に連結されており、図５の如く半田層(52)を有するリー
ドフレーム(６)が、これらの装置を順次通過することに
よって、最終的に図６に示す如くモールド樹脂(41)を有
するリードフレーム(６)が得られるのである。
工程に用いるダイボンディング装置、ワイヤボンディン
グ装置及びモールド樹脂封止装置を示している。これら
の装置は、昇降可能な搬送レール(８)(８)を介して互い
に連結されており、図５の如く半田層(52)を有するリー
ドフレーム(６)が、これらの装置を順次通過することに
よって、最終的に図６に示す如くモールド樹脂(41)を有
するリードフレーム(６)が得られるのである。
【００４３】ダイボンディング装置は、図１６の如くリ
ードフレーム(６)上にＩＣチップ(１)(ダイ)を接合剤(1
1)を介してボンディングするための装置であって、リー
ドフレーム(６)の上方にはダイボンダー(81)を具え、リ
ードフレーム(６)の下方には、両側部に断熱材(83)(83)
を具えたヒータ(82)が配備されている。又、断熱材(83)
(83)の両側には、夫々半田層(52)へ向けて冷却ガス(例
えば窒素ガス)を噴出する冷却装置(84)が配備されてい
る。
ードフレーム(６)上にＩＣチップ(１)(ダイ)を接合剤(1
1)を介してボンディングするための装置であって、リー
ドフレーム(６)の上方にはダイボンダー(81)を具え、リ
ードフレーム(６)の下方には、両側部に断熱材(83)(83)
を具えたヒータ(82)が配備されている。又、断熱材(83)
(83)の両側には、夫々半田層(52)へ向けて冷却ガス(例
えば窒素ガス)を噴出する冷却装置(84)が配備されてい
る。
【００４４】該装置によれば、ヒータ(82)からの熱は断
熱材(83)によって遮断されると共に、半田層(52)は冷却
ガスによって冷却されるから、ヒータ(89)からの熱によ
って半田層(52)が軟化したり、溶融することはない。
熱材(83)によって遮断されると共に、半田層(52)は冷却
ガスによって冷却されるから、ヒータ(89)からの熱によ
って半田層(52)が軟化したり、溶融することはない。
【００４５】次に搬送レール(８)が上昇して、該搬送レ
ール(８)上のリードフレーム(６)は、図１７に示すワイ
ヤボンディイグ装置の上方へ移動した後、搬送レール
(８)と共に降下して、図示の如くワイヤボンディイグ装
置にセットされる。該装置は、リードフレーム(６)の上
方にワイヤボンダー(85)及びフレーム押え金具（８６）
（８６）を具え、リードフレーム（６)の下方には、両
側部に断熱材(87)(87)を具えたヒータ(89)が配備されて
いる。
ール(８)上のリードフレーム(６)は、図１７に示すワイ
ヤボンディイグ装置の上方へ移動した後、搬送レール
(８)と共に降下して、図示の如くワイヤボンディイグ装
置にセットされる。該装置は、リードフレーム(６)の上
方にワイヤボンダー(85)及びフレーム押え金具（８６）
（８６）を具え、リードフレーム（６)の下方には、両
側部に断熱材(87)(87)を具えたヒータ(89)が配備されて
いる。
【００４６】又、断熱材(87)(87)の両側には、夫々半田
層(52)へ向けて冷却ガスを噴出する冷却装置(88)が配備
されている。該装置によれば前記同様に、半田層(52)が
軟化したり、溶融することはない。
層(52)へ向けて冷却ガスを噴出する冷却装置(88)が配備
されている。該装置によれば前記同様に、半田層(52)が
軟化したり、溶融することはない。
【００４７】次に搬送レール(８)が上昇して、該搬送レ
ール(８)上のリードフレーム(６)は、図１８に示すモー
ルド樹脂封止装置の上方へ移動した後、搬送レール(８)
と共に降下して、図示の如くモールド樹脂封止装置にセ
ットされる。該装置は、リードフレーム(６)上のＩＣチ
ップ(１)を上下から挟み込んで包囲する成型金具(９)(9
1)を具え、下側の成型金具(91)の両側部には断熱材(92)
(92)が配備されている。又、断熱材(92)(92)の両側に
は、夫々半田層(52)へ向けて冷却ガスを噴出する冷却装
置(80)が配備されている。
ール(８)上のリードフレーム(６)は、図１８に示すモー
ルド樹脂封止装置の上方へ移動した後、搬送レール(８)
と共に降下して、図示の如くモールド樹脂封止装置にセ
ットされる。該装置は、リードフレーム(６)上のＩＣチ
ップ(１)を上下から挟み込んで包囲する成型金具(９)(9
1)を具え、下側の成型金具(91)の両側部には断熱材(92)
(92)が配備されている。又、断熱材(92)(92)の両側に
は、夫々半田層(52)へ向けて冷却ガスを噴出する冷却装
置(80)が配備されている。
【００４８】該装置によれば、モールド樹脂からの熱に
よって、半田層(52)が軟化することはない。尚、上述の
ダイボンディング、ワイヤーボンディング及びモールド
樹脂封止に採用する工法として、半田溶融点以下の低温
度(例えば１５０℃程度)における処理が可能な工法が知
られており、この様な工法を採用する場合は、図１６乃
至図１８に示す各設備に配置された断熱材や冷却装置は
省略可能である。
よって、半田層(52)が軟化することはない。尚、上述の
ダイボンディング、ワイヤーボンディング及びモールド
樹脂封止に採用する工法として、半田溶融点以下の低温
度(例えば１５０℃程度)における処理が可能な工法が知
られており、この様な工法を採用する場合は、図１６乃
至図１８に示す各設備に配置された断熱材や冷却装置は
省略可能である。
【００４９】図１９及び図２０は、従来通りの方法で作
製されたＩＣパッケージの各リードに、スクリーン印刷
によって半田層を形成するための設備を示している。該
設備は、スクリーン印刷のための一対のマスク(94)(96)
を具え、両マスクを組み合わせることによって、両マス
ク間に、各リード(２)のアウターリード部(22)を夫々露
出せしめる開口(95)が形成される。又、内側のマスク(9
6)の下方には、前記開口(95)へ臨出可能な複数の爪片
（９８）を具えた型抜き部材（９７）が昇降可能に配備
されている。
製されたＩＣパッケージの各リードに、スクリーン印刷
によって半田層を形成するための設備を示している。該
設備は、スクリーン印刷のための一対のマスク(94)(96)
を具え、両マスクを組み合わせることによって、両マス
ク間に、各リード(２)のアウターリード部(22)を夫々露
出せしめる開口(95)が形成される。又、内側のマスク(9
6)の下方には、前記開口(95)へ臨出可能な複数の爪片
（９８）を具えた型抜き部材（９７）が昇降可能に配備
されている。
【００５０】半田スクリーン印刷時には、図２１(Ａ)に
示す如く型抜き部材(97)は下降端に設置され、各アウタ
ーリード部(22)は型抜き部材(97)の各爪片(98)上に設置
さている。この状態で、マスク開口(95)へ半田ペースト
が充填されるのである。
示す如く型抜き部材(97)は下降端に設置され、各アウタ
ーリード部(22)は型抜き部材(97)の各爪片(98)上に設置
さている。この状態で、マスク開口(95)へ半田ペースト
が充填されるのである。
【００５１】スクリーン印刷後、図２１(Ｂ)の如く、型
抜き部材(97)を上昇せしめて、爪片(98)上のアウターリ
ード部(22)と共に半田層(５)をマスク開口(95)から抜き
出すのである。この際、マスク開口(95)には型抜き部材
(97)の爪片(98)が侵入して、マスク目詰りが防止され
る。この結果、図２２の如くリード(２)に適正半田量の
半田層(５)を有するＩＣパッケージ(４)が得られる。
抜き部材(97)を上昇せしめて、爪片(98)上のアウターリ
ード部(22)と共に半田層(５)をマスク開口(95)から抜き
出すのである。この際、マスク開口(95)には型抜き部材
(97)の爪片(98)が侵入して、マスク目詰りが防止され
る。この結果、図２２の如くリード(２)に適正半田量の
半田層(５)を有するＩＣパッケージ(４)が得られる。
【００５２】上記の各実施例では、リード上の接合層
が、単層の半田層(５)によって構成されているが、２層
或いはそれ以上の多層構造を採用することも可能であ
る。
が、単層の半田層(５)によって構成されているが、２層
或いはそれ以上の多層構造を採用することも可能であ
る。
【００５３】例えば図２３は、リードフレーム(６)上
に、融点が１３５〜１６３℃の低温半田層(54)を介し
て、融点が１８３℃の共晶半田、或いは融点が１８３〜
１９０℃の高温半田からなる半田平板(55)を接合したも
のである。この場合、リードフレーム(６)上に半田ペー
ストをスクリーン印刷して低温半田層(54)を形成し、該
低温半田層(54)上に、予め一定厚さに形成した半田平板
(55)を接合した後、リフロー炉にて低温半田層(54)のみ
を溶融せしめる方法を採用出来る。又、低温半田層(54)
となる低温半田板と半田平板(55)となる共晶(又は高温)
半田板とをフラックスを介して互いに接合して、帯板状
の半田平板を作製し、その後、該半田平板をリードフレ
ーム上にフラックスを介して貼付し、リフロー炉にて下
層の低温半田板のみを溶融せしめてリードフレームに接
合する方法も採用可能である。これらの方法によれば、
表面が平坦な半田層をリードフレーム上に形成出来る。
に、融点が１３５〜１６３℃の低温半田層(54)を介し
て、融点が１８３℃の共晶半田、或いは融点が１８３〜
１９０℃の高温半田からなる半田平板(55)を接合したも
のである。この場合、リードフレーム(６)上に半田ペー
ストをスクリーン印刷して低温半田層(54)を形成し、該
低温半田層(54)上に、予め一定厚さに形成した半田平板
(55)を接合した後、リフロー炉にて低温半田層(54)のみ
を溶融せしめる方法を採用出来る。又、低温半田層(54)
となる低温半田板と半田平板(55)となる共晶(又は高温)
半田板とをフラックスを介して互いに接合して、帯板状
の半田平板を作製し、その後、該半田平板をリードフレ
ーム上にフラックスを介して貼付し、リフロー炉にて下
層の低温半田板のみを溶融せしめてリードフレームに接
合する方法も採用可能である。これらの方法によれば、
表面が平坦な半田層をリードフレーム上に形成出来る。
【００５４】又、図２４の如くＳｎメッキ層(66)とＰｂ
メッキ層(67)を交互に６０対４０の厚さ割合で積層し、
最後に半田メッキ層(68)を例えば１７〜２０μmの厚さ
に形成して、所定厚さの接合層を得ることも可能であ
る。この場合、表面実装時におけるリフロー処理によっ
て上記メッキ層(66)(67)(68)が溶融、混合して半田合金
となり、配線板に対する半田付けが行なわれる。
メッキ層(67)を交互に６０対４０の厚さ割合で積層し、
最後に半田メッキ層(68)を例えば１７〜２０μmの厚さ
に形成して、所定厚さの接合層を得ることも可能であ
る。この場合、表面実装時におけるリフロー処理によっ
て上記メッキ層(66)(67)(68)が溶融、混合して半田合金
となり、配線板に対する半田付けが行なわれる。
【００５５】尚、メッキによる半田層の形成は、リード
フォーミング後に行なうことも可能であって、この場
合、半田層は、当然ながら各リードの配線板に対する接
合面のみならず、その両側面や上面にも同時に形成され
ることとなる。
フォーミング後に行なうことも可能であって、この場
合、半田層は、当然ながら各リードの配線板に対する接
合面のみならず、その両側面や上面にも同時に形成され
ることとなる。
【００５６】図２５(Ａ)乃至(Ｃ)は、上述の本発明に係
るＩＣパッケージ(４)を配線板に表面実装する工程を示
している。図２５(Ａ)(Ｂ)の如くＩＣパッケージ(４)を
配線板(13)へ向けて押圧し、リード(２)の半田層(５)を
配線板(13)上のパッド(14)に圧着せしめる。この際、パ
ッド(14)を覆って高粘度フラックス(図示省略)が塗布さ
れており、これによってＩＣパッケージ(４)が仮止めさ
れる。
るＩＣパッケージ(４)を配線板に表面実装する工程を示
している。図２５(Ａ)(Ｂ)の如くＩＣパッケージ(４)を
配線板(13)へ向けて押圧し、リード(２)の半田層(５)を
配線板(13)上のパッド(14)に圧着せしめる。この際、パ
ッド(14)を覆って高粘度フラックス(図示省略)が塗布さ
れており、これによってＩＣパッケージ(４)が仮止めさ
れる。
【００５７】その後、リフロー炉内でのリフロー処理を
経て半田層(５)を溶融せしめる。この結果、図２５(Ｃ)
の如く固化した半田(57)によってリード(２)が配線板(1
3)に対してボンディングされる。
経て半田層(５)を溶融せしめる。この結果、図２５(Ｃ)
の如く固化した半田(57)によってリード(２)が配線板(1
3)に対してボンディングされる。
【００５８】この際、リード浮きを解消するのに充分な
力でＩＣパッケージ(４)を配線板(13)へ向けて押圧して
も、図２６の如く配線板(13)上には厚さの一様なパッド
(14)が設けられているに過ぎないから、リード(２)がパ
ッド(14)から滑り落ちる虞れはなく、リードの位置ずれ
は生じない。尚、配線板内にパッドが埋設されて表面が
平らな配線板も開発されており、この様な配線板におい
ては、尚更、位置ずれの虞れはない。
力でＩＣパッケージ(４)を配線板(13)へ向けて押圧して
も、図２６の如く配線板(13)上には厚さの一様なパッド
(14)が設けられているに過ぎないから、リード(２)がパ
ッド(14)から滑り落ちる虞れはなく、リードの位置ずれ
は生じない。尚、配線板内にパッドが埋設されて表面が
平らな配線板も開発されており、この様な配線板におい
ては、尚更、位置ずれの虞れはない。
【００５９】仮にリード(２)に大きな成形誤差があっ
て、リフロー前に比較的大きなリード浮きが生じたとし
ても、半田層(５)はリード(２)側に設けられているか
ら、浮きを生じているリード(２)の半田層(５)は、リフ
リー炉内で溶融することによって下方へ垂れ下がり、下
方のパッド(14)と接触して、リード浮きが解消されるこ
とになる。
て、リフロー前に比較的大きなリード浮きが生じたとし
ても、半田層(５)はリード(２)側に設けられているか
ら、浮きを生じているリード(２)の半田層(５)は、リフ
リー炉内で溶融することによって下方へ垂れ下がり、下
方のパッド(14)と接触して、リード浮きが解消されるこ
とになる。
【００６０】図２７(Ａ)乃至(Ｄ)は、本発明をＴＡＢ方
式に実施した場合のＴＣＰの製造工程及び表面実装工程
を示している。
式に実施した場合のＴＣＰの製造工程及び表面実装工程
を示している。
【００６１】図２７(Ａ)の如く、先ず従来と同様の方法
で、所定の開口パターンを有するポリィミドフィルム(1
7)を作製した後、図２７(Ｂ)の如くフィルム(17)の裏面
に金属箔(18)を接着材により貼付し、更に該金属箔(18)
のアウターリード部となる領域に重ねて、所定厚さの半
田層(５)を接合する。その後、金属箔(18)にエッチング
を施してリードパターンを形成し、本発明に係るＴＣＰ
用フレーム(15)を得る。
で、所定の開口パターンを有するポリィミドフィルム(1
7)を作製した後、図２７(Ｂ)の如くフィルム(17)の裏面
に金属箔(18)を接着材により貼付し、更に該金属箔(18)
のアウターリード部となる領域に重ねて、所定厚さの半
田層(５)を接合する。その後、金属箔(18)にエッチング
を施してリードパターンを形成し、本発明に係るＴＣＰ
用フレーム(15)を得る。
【００６２】以後は従来と同様の工程であって、図２７
(Ｃ)の如くフィルム(17)上に、リード(２)のインナーリ
ード部(21)に重ねて、ＩＣチップ(10)をマウントし、イ
ンナーリードボンディングを施し、更に樹脂封止(19)を
施す。そして、電気的な接続を検査し、ＴＣＰ(16)を完
成する。該ＴＣＰ(16)においては、各リード(２)のアウ
ターリード部(22)に適正半田量の半田層(５)が形成され
ている。
(Ｃ)の如くフィルム(17)上に、リード(２)のインナーリ
ード部(21)に重ねて、ＩＣチップ(10)をマウントし、イ
ンナーリードボンディングを施し、更に樹脂封止(19)を
施す。そして、電気的な接続を検査し、ＴＣＰ(16)を完
成する。該ＴＣＰ(16)においては、各リード(２)のアウ
ターリード部(22)に適正半田量の半田層(５)が形成され
ている。
【００６３】上記ＴＣＰ(16)を配線板(13)上に表面実装
する際は、フィルム(17)の外枠を切り離すと共に、リー
ド(２)を成形して、半田層(５)が形成されたアウターリ
ード部(22)を配線板(13)上へ加圧しつつ加熱し、半田層
(５)を溶融せしめる。この結果、図２７(Ｄ)の如く固化
した半田(56)によってアウターリード部(22)が配線板(1
3)にボンディングされる。
する際は、フィルム(17)の外枠を切り離すと共に、リー
ド(２)を成形して、半田層(５)が形成されたアウターリ
ード部(22)を配線板(13)上へ加圧しつつ加熱し、半田層
(５)を溶融せしめる。この結果、図２７(Ｄ)の如く固化
した半田(56)によってアウターリード部(22)が配線板(1
3)にボンディングされる。
【００６４】上記ＴＣＰ(16)によれば、アウターリード
部(22)が前記加圧の際に位置づれを生じることはなく、
良好な品質の半田付けが実現出来る。
部(22)が前記加圧の際に位置づれを生じることはなく、
良好な品質の半田付けが実現出来る。
【００６５】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【００６６】例えば、本発明によれば、配線板上には半
田層を形成する必要はないが、リード側に設けた半田層
の配線板に対する半田付け性を改善するために、配線板
上に例えば３〜５μmの極めて薄い半田メッキ層を形成
することは、本発明の一変形例であって、該半田メッキ
層は、従来の様にリードと配線板の半田付けを目的とす
る半田層とは区別されるべきものである。
田層を形成する必要はないが、リード側に設けた半田層
の配線板に対する半田付け性を改善するために、配線板
上に例えば３〜５μmの極めて薄い半田メッキ層を形成
することは、本発明の一変形例であって、該半田メッキ
層は、従来の様にリードと配線板の半田付けを目的とす
る半田層とは区別されるべきものである。
【００６７】又、本発明における表面実装部品のリード
は、ＱＦＰの如くパッケージの側面から外側へ突出して
いるもののみならず、ＰＬＣＣの如くパッケージの側面
から内側へＪ字状に屈曲しているものなど、種々のリー
ド形状を有するものが対象となる。
は、ＱＦＰの如くパッケージの側面から外側へ突出して
いるもののみならず、ＰＬＣＣの如くパッケージの側面
から内側へＪ字状に屈曲しているものなど、種々のリー
ド形状を有するものが対象となる。
【図１】本発明に係る表面実装部品の断面図である。
【図２】本発明に係る表面実装部品の製造方法を示す工
程図である。
程図である。
【図３】半田ペースト層が形成されたリードフレーム板
の平面図である。
の平面図である。
【図４】図３のリードフレーム板の正面図である。
【図５】リードパターン上に半田層を有するリードフレ
ームの平面図である。
ームの平面図である。
【図６】ＩＣチップがモールド樹脂封止された状態を示
すリードフレームの平面図である。
すリードフレームの平面図である。
【図７】図６のリードフレームの正面図である。
【図８】図６のリードフレームに切断加工を施して得ら
れたＩＣパッケージのリードフォーミング前の状態を示
す平面図である。
れたＩＣパッケージのリードフォーミング前の状態を示
す平面図である。
【図９】リードフォーミング後のＩＣパッケージの正面
図である。
図である。
【図１０】半田レジスト層が形成されたリードフレーム
板の平面図である。
板の平面図である。
【図１１】半田レジスト層の周壁内に半田ペースト層を
形成したリードフレーム板の平面図である。
形成したリードフレーム板の平面図である。
【図１２】図１１のリードフレーム板にリードパターン
を形成したリードフレームの平面図である。
を形成したリードフレームの平面図である。
【図１３】図１２のリードフレームを用いて得られたＩ
Ｃパッケージのリードフォーミング前の状態を示す平面
図である。
Ｃパッケージのリードフォーミング前の状態を示す平面
図である。
【図１４】リードパターンが形成されたリードフレーム
の平面図である。
の平面図である。
【図１５】図１４のリードフレームにＩＣチップをマウ
ントして樹脂封止した状態の平面図である。
ントして樹脂封止した状態の平面図である。
【図１６】ダイボンディング装置の構成を示す一部破断
正面図である。
正面図である。
【図１７】ワイヤボンディング装置の構成を示す一部破
断正面図である。
断正面図である。
【図１８】モールド樹脂封止装置を示す一部破断正面図
である。
である。
【図１９】ＩＣパッケージのアウターリード部に半田層
を形成するために用いる設備の断面図である。
を形成するために用いる設備の断面図である。
【図２０】該設備に含まれる一対のマスクの平面図であ
る。
る。
【図２１】スクリーン印刷によって形成されたリード上
の半田層をマスクから抜き出す工程を示す、図１９及び
図２０Ａ−Ａ線に沿う断面図である。
の半田層をマスクから抜き出す工程を示す、図１９及び
図２０Ａ−Ａ線に沿う断面図である。
【図２２】各リードに接合層としての半田層を具えたＩ
Ｃパッケージの正面図である。
Ｃパッケージの正面図である。
【図２３】接合層の他の構成例を示す断面図である。
【図２４】接合層の更に他の構成例を示す断面図であ
る。
る。
【図２５】ＩＣパッケージを配線板上に表面実装する工
程を示す図である。
程を示す図である。
【図２６】本発明による表面実装時の効果を説明する断
面図である。
面図である。
【図２７】本発明に係るＴＣＰの製造工程及び表面実装
工程を示す図である。
工程を示す図である。
【図２８】従来のＩＣパッケージ(ＱＦＰ)を示す一部破
断斜視図である。
断斜視図である。
【図２９】従来の他の種類のＩＣパッケージ(ＳＯＰ)を
示す斜視図である。
示す斜視図である。
【図３０】半田ペースト層が形成された従来の配線板の
平面図である。
平面図である。
【図３１】従来の表面実装工程を示す図である。
【図３２】従来の半田プリコート法における問題点を説
明する断面図である。
明する断面図である。
(１) ＩＣチップ (２) リード (22) アウターリード部 (41) モールド樹脂 (５) 半田層
Claims (18)
- 【請求項１】 各リードの配線板に対する少なくとも接
合面に、導電性接合材からなる接合層が形成され、各接
合層を形成する導電性接合材の量は、それ独自の量で配
線板との接合が可能な適正量に設定されており、配線板
に対する表面実装時には、配線板上に接合層を設けるこ
となく、リード側の接合層のみによって各リードと配線
板とのボンディングが可能な表面実装部品。 - 【請求項２】 接合層は半田層であって、配線板に対す
る表面実装時には、該半田層を加熱溶融後、固化せしめ
ることによって、各リードと配線板とが半田付けされる
請求項１に記載の表面実装部品。 - 【請求項３】 半田層は、半田ペーストを加熱溶融後、
固化せしめたもの、或いは半田メッキ層である請求項２
に記載の表面実装部品。 - 【請求項４】 複数本のリードとなるべきリードパター
ンを形成したリードフレームであって、リードパターン
形成領域の表面には、その外周部に、導電性接合材から
なる所定厚さの接合層が形成されており、リードパター
ンを複数本のリードに成形することによって、リード先
端部には、それ独自の量で配線板との接合が可能な適正
量の接合層が残存することとなるリードフレーム。 - 【請求項５】 接合層は、半田ペーストを加熱溶融後、
固化せしめた半田層である請求項４に記載のリードフレ
ーム。 - 【請求項６】 リードパターンの表面には、半田層の側
壁に面して、半田レジスト層が形成されている請求項５
に記載のリードフレーム。 - 【請求項７】 接合層は、リードパターン形成領域の表
面に形成された低温半田層と、該低温半田層の表面に形
成された共晶半田層又は高温半田層とから構成されてい
る請求項４に記載のリードフレーム。 - 【請求項８】 接合層は、リードパターンの表面に、半
田の組成である錫と鉛の複合メッキ層、及び／又は半田
メッキ層を積層して構成される請求項４に記載のリード
フレーム。 - 【請求項９】 リードフレームの資材となるリードフレ
ーム板のリードパターン形成領域の表面に、その外周部
に重ねて、所定厚さの半田層を形成する工程と、 上記リードフレーム板に打抜き加工又はエッチング加工
を施して所定のリードパターンを形成し、該リードパタ
ーン形成領域の外周部表面に前記半田層を有するリード
フレームの作製工程と、 上記工程によって得られたリードフレーム上に半導体チ
ップをマウントし、モールド樹脂封止を施すチップ組立
工程と、 前記モールド樹脂から突出したリードフレームを所定形
状の複数本のリードに成形し、各リードの先端部の表面
に、それ独自の量で配線板との接合が可能な適正量の半
田層を残存せしめる工程とを有する表面実装部品の製造
方法。 - 【請求項１０】 前記半田層の形成工程に先立ち、リー
ドフレーム板の表面には、半田層形成領域を包囲する半
田レジスト層を形成する請求項９に記載の表面実装部品
の製造方法。 - 【請求項１１】 前記チップ組立工程にて、該工程の実
行によって発生する熱からリードフレーム上の半田層を
保護するべく、前記発生熱を断熱材によって遮断すると
共に、半田層へ冷却ガスを噴き付ける請求項９に記載の
表面実装部品の製造方法。 - 【請求項１２】 リードフレームの資材となるリードフ
レーム板に打抜き加工又はエッチング加工を施して、所
定のリードパターンを有するリードフレームの作製工程
と、 上記工程によって得られたリードフレーム上に半導体チ
ップをマウントし、モールド樹脂封止を施すチップ組立
工程と、 チップが組み立てられたリードフレームのリードパター
ンの表面に、その外側の端部に重ねて、所定厚さの半田
層を形成する工程と、 前記モールド樹脂から突出したリードフレームを所定形
状の複数本のリードに成形し、各リードの先端部表面
に、それ独自の量で配線板との接合が可能な適正量の半
田層を残存せしめる工程とを有する表面実装部品の製造
方法。 - 【請求項１３】 リードフレームの資材となるリードフ
レーム板に打抜き加工又はエッチング加工を施して、所
定のリードパターンを有するリードフレームの作製工程
と、 上記工程によって得られたリードフレーム上に半導体チ
ップをマウントし、モールド樹脂封止を施すチップ組立
工程と、 前記モールド樹脂から突出したリードフレームを所定形
状の複数本のリードに成形する工程と、 上記工程を経たリード先端部の配線板に対する接合面
に、それ独自の量で配線板との接合が可能な適正量の半
田層を形成する工程とを有する表面実装部品の製造方
法。 - 【請求項１４】 非金属フィルムの表面に接着された金
属箔をエッチング加工してリードパターンを形成したテ
ープキャリアパッケージ用のフレームであって、前記リ
ードパターンのアウターリード部の表面には導電性接合
材からなる接合層が形成され、該接合層を形成する導電
性接合材の量は、それ独自の量で配線板との接合が可能
な適正量に設定され、配線板に対する表面実装時には、
配線板上に接合層を設けることなく、アウターリード部
の接合層のみによって配線板とのボンディングが可能な
テープキャリアパッケージ用フレーム。 - 【請求項１５】 接合層は半田層である請求項１４に記
載のテープキャリアパッケージ用フレーム。 - 【請求項１６】 非金属フィルムの表面に、金属箔から
なるリードパターンを具え、該リードパターンのインナ
ーリード部に半導体チップを接合したテープキャリアパ
ッケージであって、前記リードパターンのアウターリー
ド部の表面には導電性接合材からなる接合層が形成さ
れ、該接合層を形成する導電性接合材の量は、それ独自
の量で配線板との接合が可能な適正量に設定され、配線
板に対する表面実装時には、配線板上に接合層を設ける
ことなく、アウターリード部の接合層のみによって配線
板とのボンディングが可能なテープキャリアパッケー
ジ。 - 【請求項１７】 接合層は半田層である請求項１６に記
載のテープキャリアパッケージ。 - 【請求項１８】 非金属フィルムの表面に金属箔を接着
した後、該金属箔のアウターリード部形成領域の表面
に、所定厚さの半田層を形成し、その後、前記金属箔に
エッチングを施すと共に前記半田層を加工して、所定パ
ターンのアウターリード部を形成し、該アウターリード
部の配線板に対する接合面には、それ独自の量で配線板
との接合が可能な適正量の半田層を残存せしめることを
特徴とするテープキャリアパッケージ用フレームの製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13230591 | 1991-03-22 | ||
| JP3-132305 | 1991-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343586A true JPH05343586A (ja) | 1993-12-24 |
Family
ID=15078197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047436A Pending JPH05343586A (ja) | 1991-03-22 | 1992-03-05 | 表面実装部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433417B1 (en) * | 1998-03-06 | 2002-08-13 | Rohm Co., Ltd. | Electronic component having improved soldering performance and adhesion properties of the lead wires |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142840A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置 |
| JPS63222495A (ja) * | 1987-03-11 | 1988-09-16 | 三菱電機株式会社 | 半導体パツケ−ジ |
| JPS63296346A (ja) * | 1987-05-28 | 1988-12-02 | Hitachi Cable Ltd | 半導体装置用フィルムキャリア |
| JPS6367261B2 (ja) * | 1981-11-27 | 1988-12-23 | Toppan Printing Co Ltd | |
| JPS6419756A (en) * | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Electronic component having copper alloy lead |
| JPH01115150A (ja) * | 1986-12-08 | 1989-05-08 | Internatl Business Mach Corp <Ibm> | 電子部品のリードの平面性を保持する方法 |
| JPH01256159A (ja) * | 1988-04-05 | 1989-10-12 | Fuji Plant Kogyo Kk | リードフレームへの半田外装方法 |
-
1992
- 1992-03-05 JP JP4047436A patent/JPH05343586A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367261B2 (ja) * | 1981-11-27 | 1988-12-23 | Toppan Printing Co Ltd | |
| JPS63142840A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置 |
| JPH01115150A (ja) * | 1986-12-08 | 1989-05-08 | Internatl Business Mach Corp <Ibm> | 電子部品のリードの平面性を保持する方法 |
| JPS63222495A (ja) * | 1987-03-11 | 1988-09-16 | 三菱電機株式会社 | 半導体パツケ−ジ |
| JPS63296346A (ja) * | 1987-05-28 | 1988-12-02 | Hitachi Cable Ltd | 半導体装置用フィルムキャリア |
| JPS6419756A (en) * | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Electronic component having copper alloy lead |
| JPH01256159A (ja) * | 1988-04-05 | 1989-10-12 | Fuji Plant Kogyo Kk | リードフレームへの半田外装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433417B1 (en) * | 1998-03-06 | 2002-08-13 | Rohm Co., Ltd. | Electronic component having improved soldering performance and adhesion properties of the lead wires |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| CN108364918B (zh) | 薄轮廓引线半导体封装 | |
| JP2017028333A (ja) | 半導体装置の製造方法 | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| KR19980069147A (ko) | 반도체 패키지의 구조 및 제조방법 | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| KR20000048011A (ko) | 반도체 장치 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPH05343586A (ja) | 表面実装部品及びその製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP3913531B2 (ja) | スペーサー、及びこれを用いた実装方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2013258330A (ja) | 電子装置およびその製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH07112107B2 (ja) | プリント配線板及びその製造方法 | |
| JPH0349211A (ja) | 電子部品 | |
| JP2669756B2 (ja) | 表面実装部品及びその半製品 | |
| JP2849878B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH05243720A (ja) | 混成集積回路装置 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950620 |