JPS6035549A - 切断成形機 - Google Patents

切断成形機

Info

Publication number
JPS6035549A
JPS6035549A JP14387883A JP14387883A JPS6035549A JP S6035549 A JPS6035549 A JP S6035549A JP 14387883 A JP14387883 A JP 14387883A JP 14387883 A JP14387883 A JP 14387883A JP S6035549 A JPS6035549 A JP S6035549A
Authority
JP
Japan
Prior art keywords
cutting
lead frame
shaping
tie bar
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14387883A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川 道明
Youji Tanokura
田野倉 陽二
Masayuki Shirai
優之 白井
Takashi Ishida
尚 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Ome Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Ome Electronic Co Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP14387883A priority Critical patent/JPS6035549A/ja
Publication of JPS6035549A publication Critical patent/JPS6035549A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は切断成形技術、特に、極細リードを高密度に有
するフラットパッケージ型の半導体装置におけるリード
フレームの切断成形に適用して有効な技術に関する。
[W景技術] フラントタイブ型のパンケージよりなる半導体装置にお
けるリードフレームの切断成形を行う場合、リードの付
は根部を押さえ、タイバ一部を切断した後にリードの成
形を行うことが考えられる。
ところが、半導体装置の高集摂度化、高密度実装化に伴
って、リードの本数が多く、しかもリード中およびリー
ドビソヂがまずまず狭くなる1頃向がある。
そのため、このような多ピンの極細リードを前記した順
序で切断成形しようとすると、タイバ一部がリードの成
形以前に切断されてしまっているため、成形時にリード
の先端の向きがばらばらになるという問題があることが
本発明者によって見い出された。このようなリード先端
のばらつきが生じると、人手に頼ってリードの方向修正
を行わなければならず、プリント基板への半導体装置の
実装時にも長い作業時間がかかり、信頼性も低下するこ
とが本発明者により明らかにされた。
[発明の目的] 本発明の目的は、リードの先(jlilの方向がばらつ
きを生じることなく、切断成形を行うことのできる切断
成形技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、まずクイバーの一部を切断し、リードの成形
を行った後にタイバーの切断を行うことにより、リード
の先端の方向が不揃いになることを防止するものである
[実施例] 第1図〜第5図は本発明の一実施例である切断成形機を
用いてリードフレームの切断成形を行う場合の一実施例
を順次示すものであり、各図の(a)は切断成形される
リードフレームの状態を示す部分平面図、各図の(bl
および(clば各工程における切断成形型の動作および
リードの状態を示している。
まず、第1図(al、(blにおいて、符号lは切断成
形前のリードフレーム、2は半導体製品すなわちこの場
合にはフラントタイプのパッケージ本体、3は半導体製
品をそれぞれ表している。
また、符号4〜6は切断成形型の下型を構成するもので
、4は成形下部、5ばクイバー切り落とし下部、6は押
さえ下部である。
一方、符号7〜10は切断成形型の上型を構成するもの
で、7はリード押さえ」二部、8は成形」二部、9ばタ
イバー切り落とし上部、10は押さえ上部である。
さらに、符号11はリードフレームlのタイバーコーナ
一部、12はリードフレーム1のタイバーである。
この切断成形型を用いて半導体装置3のリードフレーA
 1のリード成形およびタイバー12の切断等を行う場
合には次のようにして行う。
すなわち、まず、第1図(a)、(blに示ずように、
第1工程としては、切断成形前のリードフレーム1のパ
ッケージ本体2から側方に突出した付り根部分を下型の
切形下部4と上型のリード押さえ上部7とで挟み付けて
固定する。
次に、第2工程としては、第2図(al、(bl、(C
)に示ずように、リードフレームlのタイバーコーナ一
部11を上型のタイバー切り落とし上部9の下降動作に
より切り落とす。第2図(C1はこの時の状態を第2図
+a)のB−B断面で切断したものである。
その後、第3工程としては、第3図(a)、(blに示
ずように、タイバー12の付いたままのリードフレーム
lを下型の成形下部4と上型の成形上部8とにより所定
の折り曲げ形状に成形する。この場合、上型の成形上部
8が下型方向に下降して成形が行われる。
次いで、第4工程として、第4図(al、(blに示す
ように、上型のタイバー切り落とし上部9を下型のタイ
バー切り落とし下部5の方向に下降させることにより、
成形後のリードフレームlのタイバー12を切断し、該
リードフレーム1から切り離す。
それにより、リードフレーム1の切断成形」工程は終了
し、その後は下型の各部分4.5.6および上型の各部
分7.8.9.10を開放位置に移動させ、図示しない
エジェクタ等を利用して半導体製品3を型から取り出す
と、第5図(fl)、fblに示すように、所望形状に
切断成形済みのり一部13を四方向に持つ半導体製品3
が得られる。
このように、本実施例によれば、フラット型パッケージ
の四方向に突出する極細の多数のリードの切断成形を切
断成形型の1ストロークで自動的に行うことができ、切
断成形後のり一部13の先端の方向が不揃いになること
を防止できる。
[効果] (l)、リードの付は根を固定する部分と、リードフレ
ームのクイバーのコーナ一部を切断する部分と、タイバ
ーの付いたままのリードフレームを成形する部分と、リ
ードフレームの成形後にタイバーの切断を行う手段とを
備えてなる上型および下型を有することにより、切断成
形後のリードの先端の方向にばらつきがなく、高精度の
切断成形を行うことができる。
(21,特に、フラットパッケージ型のリードフレーム
のように、多数本の極細のリードを有するリードフレー
ムに使用すれば、極めて良好な効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、リードの折り曲げ形状や金型の動作方向等は
何ら前記実施例に限定されるものではない。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフラットパッケージ
型の半導体装置用のり一トフレームに通用した場合につ
いて説明したが、それに限定されるものではなく、たと
えば、フラットパッケージ型以外の半導体装置用のリー
ドフレーム等にも適用でき、さらに切断成形を必要とす
るあらゆる金属材料にも応用可能である。
【図面の簡単な説明】
第1図(a)、fblはそれぞれ本発明の一実施例であ
る切断成形技術の第1工程における状態を示ずリードフ
レームの部分平面図とそのA−A線位置の部分断面図、 第2図(al、(bl、(clはそれぞれ第2工程にお
けるリードフレームの部分平面図、その型の部分断面図
、同図(alのB−B線位置の部分断面図、第3図(a
l、(blはそれぞれ第3工程におけるリードフレーJ
・の部分平面図とその型の部分断面図、第4図(a)、
(b)はそれぞれ第4工程におけるリードフレームの部
分平面図とその型の部分断面図、第5図ta+、fbl
は切断成形終了後のリードフレームを示す、部分平面図
と半導体製品の全体的正面図である。 ■・−・’JJ断成形成形前−ドフレーム、2・・・パ
ッケージ本体、3−−一半導体製品、4・・・成形下部
、5・・・タイバー切り落とし下部、6・・・押さえ下
部、7・・・リード押さえ上部、8・・・形成上部、9
・・・タイバー切り落とし上部、IO・・・押さえ上部
、11・・・リードフレームのタイバーコーナ一部、1
2・・・リードフレームのタイバー、13・・・切断成
形後のリード。 代理人 弁理士 +T1i 橋 明 夫J (a−) 7 1図 (b) (5(C〕 第 (a、) 第 (”o−、) 2 / 第 (α) 3図 (b) 4図 (b) t21 (b)

Claims (1)

  1. 【特許請求の範囲】 1、パッケージの側方に突出しかつそのタイバ一部が接
    続されているリードフレームの切断成形型を有する切断
    成形機であって、リードの付は根部を固定する手段と、
    リードフレームのクイバーのコーナ一部を切断する手段
    と、タイバーの付いたままのリードフレームを成形する
    手段と、リードフレームの成形後にクイバーの切断を行
    う手段とを備えてなる上型および下型を備えている切断
    成形機。 2゜パッケージがフラン]・バフケージであることを特
    徴とする特許請求の範囲第1項記載の切断成形機。 3、リードがパッケージの複数方向において側方に突出
    していることを特徴とする特許請求の範囲第1項または
    第2項のいずれかに記載の切断成形機。
JP14387883A 1983-08-08 1983-08-08 切断成形機 Pending JPS6035549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14387883A JPS6035549A (ja) 1983-08-08 1983-08-08 切断成形機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14387883A JPS6035549A (ja) 1983-08-08 1983-08-08 切断成形機

Publications (1)

Publication Number Publication Date
JPS6035549A true JPS6035549A (ja) 1985-02-23

Family

ID=15349109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14387883A Pending JPS6035549A (ja) 1983-08-08 1983-08-08 切断成形機

Country Status (1)

Country Link
JP (1) JPS6035549A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115150A (ja) * 1986-12-08 1989-05-08 Internatl Business Mach Corp <Ibm> 電子部品のリードの平面性を保持する方法
JPH0370165A (ja) * 1989-08-09 1991-03-26 Yamada Seisakusho:Kk 樹脂封止半導体装置の外部リードの折曲方法およびフォーミング装置
JPH04171852A (ja) * 1990-11-05 1992-06-19 Nec Kyushu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115150A (ja) * 1986-12-08 1989-05-08 Internatl Business Mach Corp <Ibm> 電子部品のリードの平面性を保持する方法
JPH0465545B2 (ja) * 1986-12-08 1992-10-20 Intaanashonaru Bijinesu Mashiinzu Corp
JPH0370165A (ja) * 1989-08-09 1991-03-26 Yamada Seisakusho:Kk 樹脂封止半導体装置の外部リードの折曲方法およびフォーミング装置
JPH04171852A (ja) * 1990-11-05 1992-06-19 Nec Kyushu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH036663B2 (ja)
US5440170A (en) Semiconductor device having a die pad with rounded edges and its manufacturing method
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6035549A (ja) 切断成形機
US3882807A (en) Method of separating dual inline packages from a strip
JPH05206213A (ja) デバイスの外部リード形成方法および装置
JP2580740B2 (ja) リードフレーム
JPH0444424B2 (ja)
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
TW518734B (en) Leadframe for preventing delamination of QFN semiconductor package
JP2861350B2 (ja) 半導体装置の製造方法
JPH0719866B2 (ja) 半導体装置の外部リ−ド加工方法
JP2990455B2 (ja) 集積回路装置とその製造方法及び製造装置及び梱包ケース
KR0170022B1 (ko) 반도체 패키지용 리드프레임의 구조
JPH0464256A (ja) 半導体装置の製造方法
JPH0297048A (ja) リードフレーム
JPS60195958A (ja) リ−ドフレ−ム
JPS62123751A (ja) リ−ド成形型
JPS5921172B2 (ja) リ−ドフレ−ムの連結片の切断装置
JPH04271151A (ja) 半導体装置用リードフレーム
JPH0215661A (ja) 半導体装置のリード成形方法
KR920004761Y1 (ko) 반도체칩 성형기의 팩키지(package)지지구
JPH01243565A (ja) 半導体装置のリード切断装置
JP2736123B2 (ja) 半導体用リードフレーム
JPH0228963A (ja) 半導体の切断整形金型