JP2736123B2 - 半導体用リードフレーム - Google Patents

半導体用リードフレーム

Info

Publication number
JP2736123B2
JP2736123B2 JP1193732A JP19373289A JP2736123B2 JP 2736123 B2 JP2736123 B2 JP 2736123B2 JP 1193732 A JP1193732 A JP 1193732A JP 19373289 A JP19373289 A JP 19373289A JP 2736123 B2 JP2736123 B2 JP 2736123B2
Authority
JP
Japan
Prior art keywords
lead frame
runner
tip
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1193732A
Other languages
English (en)
Other versions
JPH0357254A (ja
Inventor
康 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1193732A priority Critical patent/JP2736123B2/ja
Publication of JPH0357254A publication Critical patent/JPH0357254A/ja
Application granted granted Critical
Publication of JP2736123B2 publication Critical patent/JP2736123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はリード部とそれに連なる枠部とを備え一方の
面に装着された半導体素子が樹脂封止された後枠部が除
去される半導体用リードフレームに関する。
(従来の技術) 一般に、IC等の半導体部品1は、第8図に示すよう
に、半導体素子2を樹脂により封止したパッケージ3の
側面から多数本のリード脚4を導出した形状として供さ
れている。かかる半導体部品1は、第9図に示すよう
に、リード部5aとそれに連なる枠部5bとを備えたリード
フレーム5の一面に、半導体素子2を装着し、その半導
体素子2と各リード部5aとをボンディングワイヤ6にて
接続した後、樹脂封止が行われ、しかる後、リードフレ
ーム5のうちの不要な枠部5bを除去することにより製作
される。
前記リードフレーム5を製作するにあたっては、第10
図に示すように、下金型7とこれに接離する上金型8と
を有するプレス装置を用い、導電板9から不要部を上方
から下方に向けて打抜く方法が採用され、大量生産及び
加工精度の均一化が図られている。
而して、一般に打抜き加工にあっては、切断縁部にい
わゆるだれ及びかえりが生ずる。このため、前記リード
フレーム5の切断縁部にあっても、第11図に示すよう
に、上面側にだれ部10が、下面側にかえり部11が発生す
ることになる。この場合、リードフレーム5のうち半導
体素子2が装着される側の面にかえり部11が生じている
と、半導体素子2のリードフレーム5への装着時や、ボ
ンディングワイヤ6の取付け時に、そのかえり部11に半
導体素子2やボンディングワイヤ6が引っ掛かってしま
う不具合が起こる。従って、前述の打抜き方向は、半導
体素子2が装着されない側の面にかえり部11が来るよう
に設定されている。
(発明が解決しようとする課題) ところで、上述の樹脂封止の工程においては、半導体
素子2を装着したリードフレーム5を、第9図で二点鎖
線で示すようなキャビティ12を備える成形型内に収容
し、樹脂を注入して硬化させるものである。このとき、
樹脂注入ゲート13(同図に二点鎖線で示す)はリードフ
レーム5の枠部5bの上面部分に位置し、第12図及び第13
図に示すように、樹脂封止により、その樹脂注入ゲート
13に相当するランナ14がパッケージ3につながった状態
に成形される。そして、この後図示しないゲートリムー
バル装置によって、ランナ14は、第14図に示すように支
点aを中心に矢印A方向に相対的に回動され、折られる
ようにしてパッケージ3から切離されるようになってい
る。
しかしながら、パッケージ3から切離されるランナ14
の先端部分は、上面側は成形型により鋭角的に形成され
ているものの、下面側はリードフレーム5の枠部5bの内
縁部上面部分、即ちだれ部10に相当する丸みをおびた形
状となる。このため、ゲートリムーバル装置による切離
し作業時に、ランナ14の先端部分下面側では、応力が先
端に集中せずに分散してしまって先端にて適切に切断さ
れないことがあり、この結果、第14図に示すようなラン
ナ残り15が生ずることがある。このようなランナ残り15
が生ずると、この後行われるリードフレーム5の枠部5b
の切断工程における切断刃の寿命低下を招いてしまう等
の不具合がある。
本発明は上記事情に鑑みてなされたもので、その目的
は、ランナをパッケージから切離す工程において、ラン
ナ先端での適切な切断ができてパッケージにランナの一
部が残ることを極力防止できる半導体用リードフレーム
を提供するにある。
[発明の構成] (課題を解決するための手段) 本発明の半導体用リードフレームは、切断線に沿う縁
部のうち、樹脂封止の工程における樹脂注入ゲートの先
端部が位置される部位に、切断線に沿って不要部を打抜
き除去する工程において形成されその樹脂注入ゲート内
に突出するかえり部を設けたところに特徴を有する。
(作用) 上記手段によれば、パッケージにつながるランナは、
その先端部にかえり部が鋭角的にくい込んだ形状に形成
される。従って、ランナをパッケージから切離す工程に
おいて、ランナの先端に応力が集中するようになり、ラ
ンナ先端での適切な切断がなされる。
(実施例) 以下本発明の第1実施例について、第1図乃至第5図
を参照して説明する。
第3図は本実施例に係るリードフレーム21を示してい
る。このリードフレーム21は、後述する方法によって、
導電板から不要部を切断線に沿って切断除去して形成さ
れ、装着部22,複数本例えば16本のリード部23及びそれ
らに連なる枠部24を一体に備えて構成されている。その
うち、装着部22はその上面に半導体素子25(第1図,第
2図参照)が装着されるようになっており、リード部23
は半導体部品のリード脚となるものである。また、枠部
24はそれらを一体に保持するものであると共に、搬送用
孔24a及び位置決め用孔24bを有し後述の半導体部品の製
造工程における搬送,位置決めのための役割を果たすも
のである。尚、この場合、図示上下に長い導電板に、連
続的に複数個のリードフレーム21が形成され、後の枠部
24を除去する工程において夫々が切離されるようになっ
ている。
ここで、半導体部品の製造工程について第1図及び第
2図を参照して簡単に述べておく。まず、前記リードフ
レーム21の装着部22に半導体素子25を装着し、その半導
体素子25と各リード部23とをボンディングワイヤ26にて
接続する。次に、このものを、第3図及び第5図に二点
鎖線で示すようなキャビティ27及びこれに樹脂を注入す
るための樹脂注入ゲート28とを有する成形型内に収納
し、例えばエポキシ樹脂による樹脂封止を行ってパッケ
ージ29を形成する。成形型から取出した後、ゲートリム
ーバル装置によりランナ30をパッケージ29から切離し、
しかる後、リード部23同士間の連結部分及び枠部24の切
除を行うと共に、リード部23を所定形状に折曲げて半導
体部品ができあがる。
さて、前記リードフレーム21は、この場合プレス装置
を用いて導電板から不要部を打抜く方法により形成され
るものであるが、この打抜きと同時に、切断線に沿う縁
部のうち前記樹脂注入ゲート28の先端部が位置される部
位21a(第3図参照)に、その樹脂注入ゲート28内に突
出するかえり部31が形成されるようになっている。
即ち、第4図に示すように、プレス装置は、下金型32
とこれに接離する上金型33とを備えて構成され、上金型
33はパンチ33aを有し、下金型32そのパンチ33aに対応す
るダイス32aを有している。上金型33のパンチ33aは、導
電板の不要部のうち、第5図に示すような切除代34を残
した部分を打抜くように設けられている。そして、第4
図に示すように、下金型32には、その切除代34を下方か
ら打抜くためのパンチ35が設けられている。導電板は、
半導体素子25が装着される側の面を上面として、下金型
32上に配置され、上金型33が下降されることにより第5
図に示すように切除代34を残した不要部が下方に向けて
打抜かれ、この後、パンチ35の上昇により切除代34が上
方に向けて打抜かれる。これにより、導電板から不要部
全体が切断除去されたリードフレーム21が形成される。
このとき、第1図及び第2図に示すように、パンチ33a
及びパンチ35の打抜き方向に基づいて、リードフレーム
21の切断線に沿う縁部のうち、樹脂注入ゲート28の先端
部が位置される部位21aには、上面側にかえり部31が形
成される。そして、その他の部位ではその反対に下面側
にかえり,上面側にだれが形成される。
上記構成のリードフレーム21では、上述の樹脂封止の
工程において、樹脂注入ゲート28が枠部24の上面部分に
位置し、第1図及び第2図に示すように、樹脂封止によ
り、かえり部31が位置する部位にて、パッケージ29とラ
ンナ30とがつながった状態に成形される。そして、この
後、図示しないゲートリムーバル装置によって、ランナ
30は、第2図に示すように支点bを中心に矢印B方向に
相対的に回動され、折られるようにしてパッケージ29か
ら切離される。このとき、ランナ30は、その先端部にか
えり部31が鋭角的にくい込んだ形状に形成されているか
ら、ランナ30の先端に応力が集中するようになり、先端
での適切な切断がなされる。また、半導体素子25の装着
の工程及びボンディングワイヤ26の接続の工程において
は、リードフレーム21の縁部のうちそれらの作業が行わ
れる部位の面には、かえりは生じていないから、半導体
素子25やボンディングワイヤ26の引っ掛かりもなく、確
実な作業を行うことができる。
このように、本実施例のリードフレーム21によれば、
半導体素子25の装着の工程及びボンディングワイヤ26の
接続の工程においては、従来と同様に引っ掛かりもなく
確実な作業を行うことができ、樹脂注入ゲート28の先端
部が位置される部位21aに、その樹脂注入ゲート28内に
突出するかえり部31を形成したことによって、従来のも
ののようなランナ残り15が生ずる虞のあるものと異な
り、ランナ30先端での適切な切断ができてパッケージ29
にランナ30の一部が残ることを防止できるものである。
第6図及び第7図は本発明の第2実施例を示すもの
で、リードフレームを製作する方法が上記第1実施例と
異なっており、本実施例に係るリードフレーム41は、2
種類の金型を用いて2度に分けて、導電板から不要部を
打抜いて形成されたものである。即ち、まず1回目の打
抜きでは、第6図に示すように、装着部42とその周囲部
分のリード部43が、上面側(半導体素子が装着される
側)から下方に向けて打抜かれる。そして、2回目の打
抜きにより、第7図に示すように、残りの不要部(便宜
上斜線を付して示す)が下面側から上方に向けて打抜か
れる。これにより、リードフレーム41の縁部のうち半導
体素子の装着及びボンディングワイヤの接続の作業が行
われる部位にはかえりは生じず、その他の部位には上面
にかえりが生ずることになる。従って、樹脂注入ゲート
の先端部が位置される部位には上面側にかえり部が形成
されており、以て、上記第1実施例と同様に、ランナ先
端での適切な切断ができてパッケージにランナの一部が
残ることを防止できるものである。尚、上記の打抜きの
順序は逆であっても良い。
その他、本発明は上記各実施例に限定されるものでは
なく、要旨を逸脱しない範囲内で便宜変更して実施し得
るものである。
[発明の効果] 以上の説明にて明らかなように、本発明の半導体用リ
ードフレームによれば、切断線に沿う縁部のうち、樹脂
封止の工程における樹脂注入ゲートの先端部が位置され
る部位に、切断線に沿って不要部を打抜き除去する工程
において形成されその樹脂注入ゲート内に突出するかえ
り部を設けたので、ランナをパッケージから切離す工程
において、ランナ先端での適切な切断ができてパッケー
ジにランナの一部が残ることを極力防止できるという優
れた効果を奏する。
【図面の簡単な説明】
第1図乃至第5図は本発明の第1実施例を示すもので、
第1図は樹脂封止工程後の要部の縦断面図、第2図はラ
ンナをパッケージから切離す工程における要部の縦断面
図、第3図はリードフレームの平面図、第4図はプレス
装置の要部の断面図、第5図は切除代を切除する前のリ
ードフレームの平面図である。また、第6図及び第7図
は、本発明の第2実施例を示すもので、第6図は1回目
の打抜き後の導電板の平面図、第7図はリードフレーム
の平面図である。そして、第8図は半導体部品の一部を
破断した斜視図であり、第9図乃至第14図は従来例を示
すもので、第9図は第3図相当図、第10図は第4図相当
図、第11図は切断された縁部の拡大縦断面図、第12図は
樹脂封止工程後の斜視図、第13図は第1図相当図、第14
図は第2図相当図である。 図面中、21,41はリードフレーム、22,42は装着部、23,4
3はリード部、24は枠部、25は半導体素子、28は樹脂注
入ゲート、29はパッケージ、30はランナ、31はかえり部
を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】導電板から切断線に沿って不要部を打抜き
    除去して形成されリード部とそれに連なる枠部とを備え
    るものであって、一方の面に装着された半導体素子が樹
    脂封止された後前記枠部が除去されるものにおいて、前
    記切断線に沿う縁部のうち、前記樹脂封止の工程におけ
    る樹脂注入ゲートの先端部が位置される部位に、前記不
    要部の打抜きにより形成され前記樹脂注入ゲート内に突
    出するかえり部を備えてなることを特徴とする半導体用
    リードフレーム。
JP1193732A 1989-07-25 1989-07-25 半導体用リードフレーム Expired - Lifetime JP2736123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1193732A JP2736123B2 (ja) 1989-07-25 1989-07-25 半導体用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193732A JP2736123B2 (ja) 1989-07-25 1989-07-25 半導体用リードフレーム

Publications (2)

Publication Number Publication Date
JPH0357254A JPH0357254A (ja) 1991-03-12
JP2736123B2 true JP2736123B2 (ja) 1998-04-02

Family

ID=16312889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193732A Expired - Lifetime JP2736123B2 (ja) 1989-07-25 1989-07-25 半導体用リードフレーム

Country Status (1)

Country Link
JP (1) JP2736123B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135145A (ja) * 1984-12-06 1986-06-23 Fujitsu Ltd リ−ドフレ−ム
JP2669670B2 (ja) * 1988-11-22 1997-10-29 アピックヤマダ株式会社 リードフレームおよびこのリードフレームを用いたゲートの分離方法

Also Published As

Publication number Publication date
JPH0357254A (ja) 1991-03-12

Similar Documents

Publication Publication Date Title
US6664647B2 (en) Semiconductor device and a method of manufacturing the same
KR100244966B1 (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
US5359761A (en) Method of making a header or housing for electrical connection to a hybrid circuit including an in-cavity trim of a terminal frame
JPH08125097A (ja) リードフレーム
JP2736123B2 (ja) 半導体用リードフレーム
KR101979519B1 (ko) 리드 프레임, 반도체 장치의 제조 방법
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
JPH1079463A (ja) 半導体装置製造用切断装置
JP4426685B2 (ja) 電子部品のリード加工方法
JPH11330112A (ja) 半導体装置の製造方法およびトランスファモールド装置
JP2862585B2 (ja) 樹脂封止型半導体装置とその製造方法
JP3200670B2 (ja) 樹脂モールドパッケージ型電子部品の本体部の形成方法
JPS63257256A (ja) リ−ドフレ−ム
KR100342815B1 (ko) 반도체패키지용 핀치컷 작업공정 및 구조
JPH0464256A (ja) 半導体装置の製造方法
KR920006175Y1 (ko) 리드프레임 패드지지부재 절단장치
JPS6373545A (ja) 半導体装置の外部リ−ド加工方法
JPH0839617A (ja) モールド成形品およびその金型
JPH029156A (ja) 半導体装置の製造方法
JPH0817191B2 (ja) 半導体装置及びその製造方法
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
JPH08250640A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法
JPS63107124A (ja) 半導体デバイスの製造方法およびその方法に用いるモ−ルド型