JP2003142898A - 電子回路ユニットの製造方法 - Google Patents
電子回路ユニットの製造方法Info
- Publication number
- JP2003142898A JP2003142898A JP2001338221A JP2001338221A JP2003142898A JP 2003142898 A JP2003142898 A JP 2003142898A JP 2001338221 A JP2001338221 A JP 2001338221A JP 2001338221 A JP2001338221 A JP 2001338221A JP 2003142898 A JP2003142898 A JP 2003142898A
- Authority
- JP
- Japan
- Prior art keywords
- board
- sized
- electronic circuit
- circuit unit
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【課題】 大判基板に多数のチップ部品をマウントした
後、この大判基板を細分割して多数個取りされる電子回
路ユニットにおいて、大判基板の反りを矯正して歩留ま
りを高めること。 【解決手段】 大判基板１Ａの部品実装エリアＳに配線
パターン２や半田ランド２ａを有する多数組の導電パタ
ーンを形成すると共に、部品実装エリアＳ内の複数箇所
をチップ部品３が実装されないダミースペース６とす
る。そして、この大判基板１Ａをマウンタ装置のベース
盤４上に搬送し、その周縁部をサイドクランプ５で側方
から挟持して位置決めすると共に、ダミースペース６を
押圧ピン７で上方から押圧して大判基板１Ａの反りを矯
正した状態で、多数のチップ部品３を対応する半田ラン
ド２ａ上にマウントした後、大判基板１をリフロー炉に
搬送して半田ランド２ａ上に塗布されたクリーム半田を
溶融し、しかる後、大判基板１を細分割することにより
個々の基板１上にチップ部品３を実装した電子回路ユニ
ットを多数個取りする。
後、この大判基板を細分割して多数個取りされる電子回
路ユニットにおいて、大判基板の反りを矯正して歩留ま
りを高めること。 【解決手段】 大判基板１Ａの部品実装エリアＳに配線
パターン２や半田ランド２ａを有する多数組の導電パタ
ーンを形成すると共に、部品実装エリアＳ内の複数箇所
をチップ部品３が実装されないダミースペース６とす
る。そして、この大判基板１Ａをマウンタ装置のベース
盤４上に搬送し、その周縁部をサイドクランプ５で側方
から挟持して位置決めすると共に、ダミースペース６を
押圧ピン７で上方から押圧して大判基板１Ａの反りを矯
正した状態で、多数のチップ部品３を対応する半田ラン
ド２ａ上にマウントした後、大判基板１をリフロー炉に
搬送して半田ランド２ａ上に塗布されたクリーム半田を
溶融し、しかる後、大判基板１を細分割することにより
個々の基板１上にチップ部品３を実装した電子回路ユニ
ットを多数個取りする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板にチップ部品
が実装された電子回路ユニットの製造方法に係り、特
に、大判基板に多数のチップ部品をマウントした後、こ
の大判基板を細分割して多数個取りするようにした電子
回路ユニットの製造方法に関する。
が実装された電子回路ユニットの製造方法に係り、特
に、大判基板に多数のチップ部品をマウントした後、こ
の大判基板を細分割して多数個取りするようにした電子
回路ユニットの製造方法に関する。
【０００２】
【従来の技術】図３は例えば高周波デバイスとして使用
される電子回路ユニットの断面図であり、この電子回路
ユニットは、ガラスエポキシ樹脂等の絶縁材料からなる
基板１と、この基板１上に設けられた配線パターン２の
半田ランド２ａに半田付けされたチップ部品３とで構成
されている。基板１は大判基板１Ａを細分割することに
より形成され、図４に示すように、この大判基板１Ａは
方形状に形成されている。大判基板１Ａの周縁部を除く
内側の領域は部品実装エリアＳとなっており、この部品
実装エリアＳには基板１の配線パターン２や半田ランド
２ａに対応する多数組の導電パターンが形成されてお
り、各組の導電パターンはマトリクス状に配列されてい
る。
される電子回路ユニットの断面図であり、この電子回路
ユニットは、ガラスエポキシ樹脂等の絶縁材料からなる
基板１と、この基板１上に設けられた配線パターン２の
半田ランド２ａに半田付けされたチップ部品３とで構成
されている。基板１は大判基板１Ａを細分割することに
より形成され、図４に示すように、この大判基板１Ａは
方形状に形成されている。大判基板１Ａの周縁部を除く
内側の領域は部品実装エリアＳとなっており、この部品
実装エリアＳには基板１の配線パターン２や半田ランド
２ａに対応する多数組の導電パターンが形成されてお
り、各組の導電パターンはマトリクス状に配列されてい
る。
【０００３】図５は従来より知られている電子回路ユニ
ットの製造工程を説明するものであり、まず、同図
（ａ）に示すように、大判基板１Ａの部品実装エリアＳ
内に形成された各半田ランド２ａにクリーム半田を塗布
した後、この大判基板１Ａをマウンタ装置のベース盤４
上に搬送し、大判基板１Ａの周縁部をサイドクランプ５
で側方から挟持してベース盤４上に位置決めする。次
に、同図（ｂ）に示すように、多数のチップ部品３をバ
キューム吸着によって対応する半田ランド２ａ上にマウ
ントする。しかる後、大判基板１をリフロー炉に搬送
し、このリフロー炉でクリーム半田を溶融することによ
り、各チップ部品３の電極３ａを対応する半田ランド２
ａに半田付けする。その後、大判基板１を縦横の分割線
Ｐ１，Ｐ２に沿ってマトリクス状に細分割することによ
り、同３に示すように、基板１上にチップ部品３を実装
した電子回路ユニットが多数個取りされる。
ットの製造工程を説明するものであり、まず、同図
（ａ）に示すように、大判基板１Ａの部品実装エリアＳ
内に形成された各半田ランド２ａにクリーム半田を塗布
した後、この大判基板１Ａをマウンタ装置のベース盤４
上に搬送し、大判基板１Ａの周縁部をサイドクランプ５
で側方から挟持してベース盤４上に位置決めする。次
に、同図（ｂ）に示すように、多数のチップ部品３をバ
キューム吸着によって対応する半田ランド２ａ上にマウ
ントする。しかる後、大判基板１をリフロー炉に搬送
し、このリフロー炉でクリーム半田を溶融することによ
り、各チップ部品３の電極３ａを対応する半田ランド２
ａに半田付けする。その後、大判基板１を縦横の分割線
Ｐ１，Ｐ２に沿ってマトリクス状に細分割することによ
り、同３に示すように、基板１上にチップ部品３を実装
した電子回路ユニットが多数個取りされる。
【０００４】
【発明が解決しようとする課題】ところで、前述した製
造工程の中で用いられる大判基板１Ａは必ずしも平坦で
あると限らず、特に、大判基板１Ａの面積が大きくなる
ほど反りが発生しやすくなる傾向にある。この場合にお
いて、大判基板１Ａの反りが下側に凸となるように発生
していれば、大判基板１Ａの周縁部をサイドクランプ５
で下方へ押圧することにより、大判基板１Ａの反りをほ
ぼ矯正することができる。しかしながら、大判基板１Ａ
の反りが上側に凸となるように発生していると、大判基
板１Ａの反りをサイドクランプ５で矯正することができ
ず、図６に示すように、大判基板１Ａの下面中央がベー
ス盤４から大きく浮いた状態となる。その結果、チップ
部品３を大判基板１Ａにマウントする時に、大判基板１
Ａが過度の押し込み力によって下側へ変形し、チップ部
品３が半田ランド２ａに対して位置ズレする虞がある。
なお、このようにチップ部品３が位置ズレした状態でマ
ウントされると、その後のリフロー半田時に半田ボール
が発生したり、チップ部品３が一方の半田ランド２ａ側
に引っ張られて起立することがあり、それによって電子
回路ユニットの歩留まりが低下するという問題があっ
た。
造工程の中で用いられる大判基板１Ａは必ずしも平坦で
あると限らず、特に、大判基板１Ａの面積が大きくなる
ほど反りが発生しやすくなる傾向にある。この場合にお
いて、大判基板１Ａの反りが下側に凸となるように発生
していれば、大判基板１Ａの周縁部をサイドクランプ５
で下方へ押圧することにより、大判基板１Ａの反りをほ
ぼ矯正することができる。しかしながら、大判基板１Ａ
の反りが上側に凸となるように発生していると、大判基
板１Ａの反りをサイドクランプ５で矯正することができ
ず、図６に示すように、大判基板１Ａの下面中央がベー
ス盤４から大きく浮いた状態となる。その結果、チップ
部品３を大判基板１Ａにマウントする時に、大判基板１
Ａが過度の押し込み力によって下側へ変形し、チップ部
品３が半田ランド２ａに対して位置ズレする虞がある。
なお、このようにチップ部品３が位置ズレした状態でマ
ウントされると、その後のリフロー半田時に半田ボール
が発生したり、チップ部品３が一方の半田ランド２ａ側
に引っ張られて起立することがあり、それによって電子
回路ユニットの歩留まりが低下するという問題があっ
た。
【０００５】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、大判基板の反りを矯
正して歩留まりが高い電子回路ユニットの製造方法を提
供することにある。
みてなされたもので、その目的は、大判基板の反りを矯
正して歩留まりが高い電子回路ユニットの製造方法を提
供することにある。
【０００６】
【課題を解決するための手段】本発明による電子回路ユ
ニットの製造方法では、ベース盤上に載置した大判基板
を側方からクランプして位置決めすると共に、前記大判
基板の部品実装エリア内の任意箇所を上方から前記ベー
ス盤に向けて押圧し、この状態で前記押圧部位を除く部
品実装エリア上に多数のチップ部品をマウントした後、
前記大判基板を細分割してチップ部品が搭載された基板
を多数個取りするようにした。
ニットの製造方法では、ベース盤上に載置した大判基板
を側方からクランプして位置決めすると共に、前記大判
基板の部品実装エリア内の任意箇所を上方から前記ベー
ス盤に向けて押圧し、この状態で前記押圧部位を除く部
品実装エリア上に多数のチップ部品をマウントした後、
前記大判基板を細分割してチップ部品が搭載された基板
を多数個取りするようにした。
【０００７】このように構成すると、チップ部品のマウ
ント時に大判基板の反りを矯正できるため、過度の押し
込み力によってチップ部品が半田ランド２ａに対して位
置ズレすることを防止でき、歩留まりが向上する。
ント時に大判基板の反りを矯正できるため、過度の押し
込み力によってチップ部品が半田ランド２ａに対して位
置ズレすることを防止でき、歩留まりが向上する。
【０００８】上記の構成において、大判基板の部品実装
エリア内の複数箇所をチップ部品が実装されないダミー
スペースとなし、これらダミースペースを押圧ピンによ
って上方から押圧することが好ましい。
エリア内の複数箇所をチップ部品が実装されないダミー
スペースとなし、これらダミースペースを押圧ピンによ
って上方から押圧することが好ましい。
【０００９】
【発明の実施の形態】以下、本発明の実施形態例につい
て図面を参照して説明すると、図１は大判基板の平面
図、図２は電子回路ユニットの製造工程を示す説明図で
あり、図３〜図５に対応する部分には同一符号を付して
ある。
て図面を参照して説明すると、図１は大判基板の平面
図、図２は電子回路ユニットの製造工程を示す説明図で
あり、図３〜図５に対応する部分には同一符号を付して
ある。
【００１０】図１に示すように、ガラスエポキシ樹脂等
の絶縁材料からなる大判基板１Ａは方形状に形成されて
おり、その周縁部を除く内側の領域が部品実装エリアＳ
となっている。この部品実装エリアＳには配線パターン
２や半田ランド２ａを有する多数組の導電パターンが形
成されており、各組の導電パターンはマトリクス状に配
列されている。ただし、同図のハッチングで示す部分は
ダミースペース６となっており、このダミースペース６
は部品実装エリアＳの中心付近を含む複数箇所に設定さ
れている。ダミースペース６に配線パターン２と半田ラ
ンド２ａが形成されていても良いが、後述するように、
これらダミースペース６にはチップ部品３が実装されな
いため、本実施形態例では、大判基板１Ａの全面に設け
られた銅箔パターンをエッチングして導電パターンを形
成する際、ダミースペース６の全面に銅箔パターンを残
して露出させるようにしている。
の絶縁材料からなる大判基板１Ａは方形状に形成されて
おり、その周縁部を除く内側の領域が部品実装エリアＳ
となっている。この部品実装エリアＳには配線パターン
２や半田ランド２ａを有する多数組の導電パターンが形
成されており、各組の導電パターンはマトリクス状に配
列されている。ただし、同図のハッチングで示す部分は
ダミースペース６となっており、このダミースペース６
は部品実装エリアＳの中心付近を含む複数箇所に設定さ
れている。ダミースペース６に配線パターン２と半田ラ
ンド２ａが形成されていても良いが、後述するように、
これらダミースペース６にはチップ部品３が実装されな
いため、本実施形態例では、大判基板１Ａの全面に設け
られた銅箔パターンをエッチングして導電パターンを形
成する際、ダミースペース６の全面に銅箔パターンを残
して露出させるようにしている。
【００１１】図１に示す大判基板１Ａから個々の電子回
路ユニットを多数個取りする製造工程について説明する
と、まず、大判基板１Ａの部品実装エリアＳ内に形成さ
れた各半田ランド２ａにクリーム半田を塗布した後、図
２（ａ）に示すように、この大判基板１Ａをマウンタ装
置のベース盤４上に搬送し、大判基板１Ａの周縁部をサ
イドクランプ５で側方から挟持してベース盤４上に位置
決めする。本実施形態例において、ベース盤４は上端面
が同一高さの多数本のバックアップピン４ａによって構
成され、大判基板１Ａの下面が各バックアップピン４ａ
によって散点支持されるようになっているが、前述した
従来例と同様のベース盤４を用いても良い。この時、大
判基板１Ａの反りが下側に凸となるように発生していれ
ば、大判基板１Ａの周縁部をサイドクランプ５で下方へ
押圧することにより、大判基板１Ａの反りを矯正するこ
とができるが、大判基板１Ａの反りが上側に凸となるよ
うに発生していると、図２（ａ）に示すように、大判基
板１Ａの下面中央がベース盤４から大きく浮いた状態と
なる。
路ユニットを多数個取りする製造工程について説明する
と、まず、大判基板１Ａの部品実装エリアＳ内に形成さ
れた各半田ランド２ａにクリーム半田を塗布した後、図
２（ａ）に示すように、この大判基板１Ａをマウンタ装
置のベース盤４上に搬送し、大判基板１Ａの周縁部をサ
イドクランプ５で側方から挟持してベース盤４上に位置
決めする。本実施形態例において、ベース盤４は上端面
が同一高さの多数本のバックアップピン４ａによって構
成され、大判基板１Ａの下面が各バックアップピン４ａ
によって散点支持されるようになっているが、前述した
従来例と同様のベース盤４を用いても良い。この時、大
判基板１Ａの反りが下側に凸となるように発生していれ
ば、大判基板１Ａの周縁部をサイドクランプ５で下方へ
押圧することにより、大判基板１Ａの反りを矯正するこ
とができるが、大判基板１Ａの反りが上側に凸となるよ
うに発生していると、図２（ａ）に示すように、大判基
板１Ａの下面中央がベース盤４から大きく浮いた状態と
なる。
【００１２】次に、図２（ｂ）に示すように、大判基板
１Ａの各ダミースペース６を押圧ピン７によって下方へ
押圧し、大判基板１Ａの下面を各バックアップピン４ａ
の上端面に押し付けると、上側に凸となった大判基板１
Ａの反りが矯正される。その際、各ダミースペース６の
全面に銅箔パターンが形成されているため、押圧ピン７
からの押圧力によって大判基板１Ａが損傷することを確
実に防止できる。次いで、同図（ｃ）に示すように、多
数のチップ部品３をバキューム吸着によって対応する半
田ランド２ａ上にマウントする。この場合、押圧ピン７
によって押し付けられているダミースペース６上にはチ
ップ部品３はマウントされない。
１Ａの各ダミースペース６を押圧ピン７によって下方へ
押圧し、大判基板１Ａの下面を各バックアップピン４ａ
の上端面に押し付けると、上側に凸となった大判基板１
Ａの反りが矯正される。その際、各ダミースペース６の
全面に銅箔パターンが形成されているため、押圧ピン７
からの押圧力によって大判基板１Ａが損傷することを確
実に防止できる。次いで、同図（ｃ）に示すように、多
数のチップ部品３をバキューム吸着によって対応する半
田ランド２ａ上にマウントする。この場合、押圧ピン７
によって押し付けられているダミースペース６上にはチ
ップ部品３はマウントされない。
【００１３】しかる後、大判基板１をリフロー炉に搬送
し、このリフロー炉でクリーム半田を溶融することによ
り、各チップ部品３の電極３ａを半田ランド２ａに半田
付けする。その後、前述した従来例と同様に、大判基板
１を縦横の分割線Ｐ１，Ｐ２に沿ってマトリクス状に細
分割することにより、個々の基板１上にチップ部品３を
実装した電子回路ユニットが多数個取りされる（図３参
照）。この場合、大判基板１のダミースペース６は製品
として使用されずに破棄されるが、部品実装エリアＳの
全面積に占めるダミースペース６の比率は極めて少ない
ため、破棄される部分は極僅かなものとなる。
し、このリフロー炉でクリーム半田を溶融することによ
り、各チップ部品３の電極３ａを半田ランド２ａに半田
付けする。その後、前述した従来例と同様に、大判基板
１を縦横の分割線Ｐ１，Ｐ２に沿ってマトリクス状に細
分割することにより、個々の基板１上にチップ部品３を
実装した電子回路ユニットが多数個取りされる（図３参
照）。この場合、大判基板１のダミースペース６は製品
として使用されずに破棄されるが、部品実装エリアＳの
全面積に占めるダミースペース６の比率は極めて少ない
ため、破棄される部分は極僅かなものとなる。
【００１４】上記した実施形態例によれば、ベース盤４
上に載置した大判基板１Ａをサイドクランプ５で側方か
ら挟持して位置決めすると共に、この大判基板１Ａの部
品実装エリアＳ内の複数箇所に設定されたダミースペー
ス６を押圧ピン７で上方から押圧するようにしたため、
大判基板１Ａの反りを矯正した状態で各チップ部品３を
所定位置にマウントすることができる。したがって、マ
ウント時に過度の押し込み力によってチップ部品３が半
田ランド２ａに対して位置ズレすることを防止し、リフ
ロー後の半田ボールの発生やチップ部品３の起立等の不
良を解消できるため、その分、電子回路ユニットの歩留
まりを高めることができる。
上に載置した大判基板１Ａをサイドクランプ５で側方か
ら挟持して位置決めすると共に、この大判基板１Ａの部
品実装エリアＳ内の複数箇所に設定されたダミースペー
ス６を押圧ピン７で上方から押圧するようにしたため、
大判基板１Ａの反りを矯正した状態で各チップ部品３を
所定位置にマウントすることができる。したがって、マ
ウント時に過度の押し込み力によってチップ部品３が半
田ランド２ａに対して位置ズレすることを防止し、リフ
ロー後の半田ボールの発生やチップ部品３の起立等の不
良を解消できるため、その分、電子回路ユニットの歩留
まりを高めることができる。
【００１５】また、ダミースペース６に配線パターン２
と半田ランド２ａを形成せず、ダミースペース６の全面
に銅箔パターンを露出させたため、押圧ピン７からの押
圧力をダミースペース６を介して大判基板１Ａに加える
ことにより、大判基板１Ａの損傷を確実に防止すること
ができるのみならず、大判基板１Ａを個々の基板１に細
分割した際、製品となる基板と破棄される基板を簡単に
仕分けすることができる。
と半田ランド２ａを形成せず、ダミースペース６の全面
に銅箔パターンを露出させたため、押圧ピン７からの押
圧力をダミースペース６を介して大判基板１Ａに加える
ことにより、大判基板１Ａの損傷を確実に防止すること
ができるのみならず、大判基板１Ａを個々の基板１に細
分割した際、製品となる基板と破棄される基板を簡単に
仕分けすることができる。
【００１６】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００１７】ベース盤上に載置した大判基板を側方から
クランプして位置決めすると共に、この大判基板の部品
実装エリア内の任意箇所を上方からベース盤に向けて押
圧するようにしたので、大判基板の反りを矯正した状態
で各チップ部品を部品実装エリアの所定位置にマウント
することができ、それ故、過度の押し込み力によってチ
ップ部品が半田ランド２ａに対して位置ズレすることが
なくなり、リフロー後の半田ボールの発生やチップ部品
の起立等の不良を解消し、歩留まりを高めることができ
る。
クランプして位置決めすると共に、この大判基板の部品
実装エリア内の任意箇所を上方からベース盤に向けて押
圧するようにしたので、大判基板の反りを矯正した状態
で各チップ部品を部品実装エリアの所定位置にマウント
することができ、それ故、過度の押し込み力によってチ
ップ部品が半田ランド２ａに対して位置ズレすることが
なくなり、リフロー後の半田ボールの発生やチップ部品
の起立等の不良を解消し、歩留まりを高めることができ
る。
【図１】実施形態例に用いられる大判基板の平面図であ
る。
る。
【図２】実施形態例に係る電子回路ユニットの製造工程
を示す説明図である。
を示す説明図である。
【図３】電子回路ユニットの断面図である。
【図４】大判基板の平面図である。
【図５】従来例に係る電子回路ユニットの製造工程を示
す説明図である。
す説明図である。
【図６】従来例の問題点を示す説明図である。
１Ａ 大判基板
２ 配線パターン
２ａ 半田ランド
３ チップ部品
４ ベース盤
４ａ バックアップピン
５ サイドクランプ
６ ダミースペース
７ 押圧ピン
Ｓ 部品実装エリア
Ｐ１，Ｐ２ 分割線
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 横山 加奈子
東京都大田区雪谷大塚町１番７号 アルプ
ス電気株式会社内
Ｆターム(参考） 5E313 AA02 AA11 CC09 EE24 FF12
5E319 AA03 AA07 AB06 AC02 BB05
CC36 CD46 GG09
Claims (2)
- 【請求項１】 ベース盤上に載置した大判基板を側方か
らクランプして位置決めすると共に、前記大判基板の部
品実装エリア内の任意箇所を上方から前記ベース盤に向
けて押圧し、この状態で前記押圧部位を除く部品実装エ
リア上に多数のチップ部品をマウントした後、前記大判
基板を細分割してチップ部品が搭載された基板を多数個
取りすることを特徴とする電子回路ユニットの製造方
法。 - 【請求項２】 請求項１の記載において、前記大判基板
の部品実装エリア内の複数箇所をチップ部品が実装され
ないダミースペースとなし、これらダミースペースを押
圧ピンによって上方から押圧することを特徴とする電子
回路ユニットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001338221A JP3830803B2 (ja) | 2001-11-02 | 2001-11-02 | 電子回路ユニットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001338221A JP3830803B2 (ja) | 2001-11-02 | 2001-11-02 | 電子回路ユニットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142898A true JP2003142898A (ja) | 2003-05-16 |
| JP3830803B2 JP3830803B2 (ja) | 2006-10-11 |
Family
ID=19152750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001338221A Expired - Fee Related JP3830803B2 (ja) | 2001-11-02 | 2001-11-02 | 電子回路ユニットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830803B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245471A (ja) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 電子部品接合装置及び接合方法 |
| CN100374298C (zh) * | 2004-03-05 | 2008-03-12 | 松下电器产业株式会社 | 接合材料的印刷装置以及印刷方法 |
| JP2008135577A (ja) * | 2006-11-28 | 2008-06-12 | Fuji Mach Mfg Co Ltd | プリント基板保持装置 |
| US7600313B2 (en) | 2004-02-24 | 2009-10-13 | Daisho Denshi Co., Ltd. | Part cartridge for mounter device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110996644B (zh) * | 2019-11-14 | 2020-10-16 | 深圳市旗众智能科技有限公司 | 贴片机多吸杆高度调节方法 |
-
2001
- 2001-11-02 JP JP2001338221A patent/JP3830803B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7600313B2 (en) | 2004-02-24 | 2009-10-13 | Daisho Denshi Co., Ltd. | Part cartridge for mounter device |
| US8196292B2 (en) | 2004-02-24 | 2012-06-12 | Daisho Denshi Co., Ltd. | Method for holding and carrying substrate |
| CN100374298C (zh) * | 2004-03-05 | 2008-03-12 | 松下电器产业株式会社 | 接合材料的印刷装置以及印刷方法 |
| US7712432B2 (en) | 2004-03-05 | 2010-05-11 | Panasonic Corporation | Printing apparatus and method for bonding material |
| JP2006245471A (ja) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 電子部品接合装置及び接合方法 |
| JP4560427B2 (ja) * | 2005-03-07 | 2010-10-13 | パナソニック株式会社 | 電子部品接合装置及び接合方法 |
| JP2008135577A (ja) * | 2006-11-28 | 2008-06-12 | Fuji Mach Mfg Co Ltd | プリント基板保持装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3830803B2 (ja) | 2006-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4836435A (en) | Component self alignment | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US20070164083A1 (en) | Alignment plate | |
| US7503767B2 (en) | Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments | |
| JP2003142898A (ja) | 電子回路ユニットの製造方法 | |
| US7063797B2 (en) | Mounting electronic components | |
| JP2004327944A (ja) | 配線基板の実装方法 | |
| US20070164082A1 (en) | Alignment plate | |
| US4761880A (en) | Method of obtaining surface mount component planarity | |
| JPH07195657A (ja) | クリーム半田の塗布装置 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
| JPH09260794A (ja) | 電子回路用基板 | |
| JP4013860B2 (ja) | スクリーン印刷装置およびスクリーン印刷方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| CN110944462A (zh) | 一种设有金属弹片开关的pcb电路板焊接方法及制品 | |
| JPS58134454A (ja) | リ−ドボンデイング構造 | |
| JP2001267715A (ja) | 電子回路装置および基板接続用弾性体 | |
| JP2000022031A (ja) | 導電性ボールの実装方法 | |
| JP2001127496A (ja) | 半導体装置の実装方法 | |
| US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
| JPH04243187A (ja) | プリント基板 | |
| JP3270997B2 (ja) | 表面実装用電子部品 | |
| JP5371730B2 (ja) | プリント基板、電子部品の実装方法 | |
| JP2005347711A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |