JPH09260794A - 電子回路用基板 - Google Patents
電子回路用基板Info
- Publication number
- JPH09260794A JPH09260794A JP8090224A JP9022496A JPH09260794A JP H09260794 A JPH09260794 A JP H09260794A JP 8090224 A JP8090224 A JP 8090224A JP 9022496 A JP9022496 A JP 9022496A JP H09260794 A JPH09260794 A JP H09260794A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit board
- printed wiring
- solder
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 回路構成素子の浮き上がりや位置ずれがな
く、しかも、ランド間の導通不良が起こらない構造の電
子回路用基板の提供。 【解決手段】 プリント配線された電子回路用基板２上
の回路構成素子１を搭載する部分に半田溜め用の溝５を
設けた電子回路用基板。
く、しかも、ランド間の導通不良が起こらない構造の電
子回路用基板の提供。 【解決手段】 プリント配線された電子回路用基板２上
の回路構成素子１を搭載する部分に半田溜め用の溝５を
設けた電子回路用基板。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電化製品や移
動体通信等の分野に用いられる電子回路用基板に関する
ものである。
動体通信等の分野に用いられる電子回路用基板に関する
ものである。
【０００２】
【従来の技術】図面を参照して、従来の電子回路用基板
を説明する。図３は、従来の回路基板パターンの説明図
であり、図３（ａ）は断面図であり、図３（ｂ）は、半
田ペースト多量により素子が浮き上がった状態を示す正
面図であり、図３（ｃ）は、素子が斜め実装された状態
を示す平面図である。図４は、素子を実装する際に、素
子の位置決めのための凹部を設けた従来の回路基板パタ
ーンの断面図である。
を説明する。図３は、従来の回路基板パターンの説明図
であり、図３（ａ）は断面図であり、図３（ｂ）は、半
田ペースト多量により素子が浮き上がった状態を示す正
面図であり、図３（ｃ）は、素子が斜め実装された状態
を示す平面図である。図４は、素子を実装する際に、素
子の位置決めのための凹部を設けた従来の回路基板パタ
ーンの断面図である。
【０００３】従来、回路構成素子をプリント配線上に搭
載する場合、プリント配線上の回路構成素子搭載部に半
田等の接合材を塗布する等し、回路構成素子を接合して
いた。
載する場合、プリント配線上の回路構成素子搭載部に半
田等の接合材を塗布する等し、回路構成素子を接合して
いた。
【０００４】しかし、微妙な半田量の違いにより、半田
接合がうまくいかずに回路構成素子の電極の片側のみし
か接合がされずに、回路構成素子が立ち上がってしまう
マンハッタン現象が発生したり、あるいは半田接合はな
されているが、図３（ｂ）に示すように、回路構成素子
１がプリント配線された電子回路用基板２に対し、若干
浮いてしまったり、更には、図３（ｃ）に示すように、
半田溶融時の張力により正規に実装されるべき位置とな
るランド３に対して、回路構成素子１が斜め向きに実装
される場合等があり、特性に悪影響を及ぼす原因となっ
ていた。
接合がうまくいかずに回路構成素子の電極の片側のみし
か接合がされずに、回路構成素子が立ち上がってしまう
マンハッタン現象が発生したり、あるいは半田接合はな
されているが、図３（ｂ）に示すように、回路構成素子
１がプリント配線された電子回路用基板２に対し、若干
浮いてしまったり、更には、図３（ｃ）に示すように、
半田溶融時の張力により正規に実装されるべき位置とな
るランド３に対して、回路構成素子１が斜め向きに実装
される場合等があり、特性に悪影響を及ぼす原因となっ
ていた。
【０００５】その対策の一つとして、図４に示すよう
に、プリント配線された電子回路用基板２に、回路構成
素子の位置決めのための凹部４を設け、位置ずれを防止
する方法がとられていた。
に、プリント配線された電子回路用基板２に、回路構成
素子の位置決めのための凹部４を設け、位置ずれを防止
する方法がとられていた。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
対策では、プリント配線された電子回路用基板２に設け
た凹部４に半田が溜り、ランド３ａとランド３ｂとが導
通してしまう等の不良発生が多かった。又、このような
半田接合不良の場合には、手作業による修正が必要とな
り、多くの時間と工数を費やすことが強いられるという
問題があった。
対策では、プリント配線された電子回路用基板２に設け
た凹部４に半田が溜り、ランド３ａとランド３ｂとが導
通してしまう等の不良発生が多かった。又、このような
半田接合不良の場合には、手作業による修正が必要とな
り、多くの時間と工数を費やすことが強いられるという
問題があった。
【０００７】本発明の技術的課題は、上記欠点を解決
し、回路構成素子の浮き上がりや位置ずれがなく、しか
も、ランド間の導通不良が起こらない構造の電子回路用
基板を提供することである。
し、回路構成素子の浮き上がりや位置ずれがなく、しか
も、ランド間の導通不良が起こらない構造の電子回路用
基板を提供することである。
【０００８】
【課題を解決するための手段】本発明は、従来技術では
補うことのできない回路構成素子の浮き上がり、位置ず
れを半田溜め用の溝を設けることで防止するものであ
る。更に、溝に隣接して回路構成部品とほぼ同じ大きさ
であり、かつ前記溝より浅い凹部を設けることで、同時
に導通不良を起こすことなく、位置決めをも可能とする
電子回路用基板である。又、部品実装時において、実装
位置にばらつきが生じると、特性のばらつきの要因の一
つとなっていたため、特性面においても優れた技術とい
える。
補うことのできない回路構成素子の浮き上がり、位置ず
れを半田溜め用の溝を設けることで防止するものであ
る。更に、溝に隣接して回路構成部品とほぼ同じ大きさ
であり、かつ前記溝より浅い凹部を設けることで、同時
に導通不良を起こすことなく、位置決めをも可能とする
電子回路用基板である。又、部品実装時において、実装
位置にばらつきが生じると、特性のばらつきの要因の一
つとなっていたため、特性面においても優れた技術とい
える。
【０００９】即ち、本発明は、回路形成用のパターンと
接地電極パターンが形成されたプリント配線上に、複数
の回路構成素子が搭載される電子回路用基板において、
前記プリント配線上の回路構成素子搭載部に、半田溜め
用の溝を設けることを特徴とする電子回路用基板であ
る。
接地電極パターンが形成されたプリント配線上に、複数
の回路構成素子が搭載される電子回路用基板において、
前記プリント配線上の回路構成素子搭載部に、半田溜め
用の溝を設けることを特徴とする電子回路用基板であ
る。
【００１０】本発明は、前記プリント配線された電子回
路用基板の溝に隣接して、前記素子搭載部に搭載される
回路構成素子とほぼ同じ大きさであり、かつ前記溝より
浅い凹部を設けることを特徴とする電子回路用基板であ
る。
路用基板の溝に隣接して、前記素子搭載部に搭載される
回路構成素子とほぼ同じ大きさであり、かつ前記溝より
浅い凹部を設けることを特徴とする電子回路用基板であ
る。
【００１１】
【実施例】本発明の実施例を図を用いて詳細に説明す
る。
る。
【００１２】（実施例１）図１は、本発明の第１の実施
例による電子回路用基板の説明図を示し、図１（ａ）は
上面図を示し、図１（ｂ）は、図１（ａ）のＡ−Ａ断面
図を示し、図１（ｃ）は部品搭載図を示す。なお、回路
構成素子には、チップコンデンサを用いた。図１におい
て、プリント配線された電子回路用基板２のランド３に
設けられた溝５にチップコンデンサ１の電極７が掛かる
ように載置し、電子回路用基板２上にプリント配線され
たパターンに半田ペースト６を一定量塗布し、リフロー
炉で２４０℃に加熱し、チップコンデンサ１と電子回路
用基板２とを接合した。
例による電子回路用基板の説明図を示し、図１（ａ）は
上面図を示し、図１（ｂ）は、図１（ａ）のＡ−Ａ断面
図を示し、図１（ｃ）は部品搭載図を示す。なお、回路
構成素子には、チップコンデンサを用いた。図１におい
て、プリント配線された電子回路用基板２のランド３に
設けられた溝５にチップコンデンサ１の電極７が掛かる
ように載置し、電子回路用基板２上にプリント配線され
たパターンに半田ペースト６を一定量塗布し、リフロー
炉で２４０℃に加熱し、チップコンデンサ１と電子回路
用基板２とを接合した。
【００１３】このように実装されたチップコンデンサ
と、従来の方式で実装されたチップコンデンサとの実装
結果の比較を表１に示す。
と、従来の方式で実装されたチップコンデンサとの実装
結果の比較を表１に示す。
【００１４】（表１）
【００１５】この結果から判るように、搭載部に半田溜
め用の溝を設けたことにより、浮きや立ち上がりを無く
すことができた。一方、比較例においては、正常に半田
接合される割合は低く、実施例に比べて大きく差がでて
いる。
め用の溝を設けたことにより、浮きや立ち上がりを無く
すことができた。一方、比較例においては、正常に半田
接合される割合は低く、実施例に比べて大きく差がでて
いる。
【００１６】（実施例２）図２は、本発明の第２の実施
例による電子回路用基板の説明図を示し、図２（ａ）は
上面図を示し、図２（ｂ）は断面図を示し、図２（ｃ）
は部品搭載図を示す。一般的に、回路構成素子が小さく
なると、素子を電子回路用基板に位置決めして実装する
ことが難しくなるが、本実施例では、図２に示すよう
に、チップコンデンサ１とほぼ同じ大きさであり、か
つ、半田溜め用の溝５より浅い凹部８を設けることで、
導通不良を起こすことなく位置決めがなされ、浮きや立
ち上がりを無くすことができた。
例による電子回路用基板の説明図を示し、図２（ａ）は
上面図を示し、図２（ｂ）は断面図を示し、図２（ｃ）
は部品搭載図を示す。一般的に、回路構成素子が小さく
なると、素子を電子回路用基板に位置決めして実装する
ことが難しくなるが、本実施例では、図２に示すよう
に、チップコンデンサ１とほぼ同じ大きさであり、か
つ、半田溜め用の溝５より浅い凹部８を設けることで、
導通不良を起こすことなく位置決めがなされ、浮きや立
ち上がりを無くすことができた。
【００１７】次に、従来品と本発明品の特性面について
比較する。従来において、図３のように、チップコンデ
ンサ１が電子回路用基板２から浮いて実装されてしまう
と、チップコンデンサ１の電極７の下部に回り込んだ半
田ペースト６により、容量が微妙に変化してしまうこと
が解っている。なお、本実施例において、チップコンデ
ンサは、インダクタとの並列接続により回路上、減衰極
を形成しているものである。
比較する。従来において、図３のように、チップコンデ
ンサ１が電子回路用基板２から浮いて実装されてしまう
と、チップコンデンサ１の電極７の下部に回り込んだ半
田ペースト６により、容量が微妙に変化してしまうこと
が解っている。なお、本実施例において、チップコンデ
ンサは、インダクタとの並列接続により回路上、減衰極
を形成しているものである。
【００１８】表２に、チップコンデンサが浮き上がった
り、あるいは、斜めに実装される等の実装ばらつきによ
る減衰極のばらつきを示した。
り、あるいは、斜めに実装される等の実装ばらつきによ
る減衰極のばらつきを示した。
【００１９】（表２）
【００２０】表２より、減衰極のターゲット周波数は、
１８００ＭＨｚとしているが、実施例２のばらつきが小
さいのに対して、比較例においては、大きなばらつきが
見られる。これは、半田付け状態が悪く、実装不良が発
生していることを示している。以上のことから、従来の
方法に比べて実施例は優れていることがわかる。
１８００ＭＨｚとしているが、実施例２のばらつきが小
さいのに対して、比較例においては、大きなばらつきが
見られる。これは、半田付け状態が悪く、実装不良が発
生していることを示している。以上のことから、従来の
方法に比べて実施例は優れていることがわかる。
【００２１】
【発明の効果】以上、説明したように、本発明によれ
ば、電気的・機械的接合を十分確保した上で、回路構成
素子の浮きや立ち上がりの発生を防ぎ、更に、確実な位
置決めをなすことが可能となった。また、それにより、
従来手作業にて行われていた半田修正の時間と工数の削
減が可能となり、生産効率の向上につながった。
ば、電気的・機械的接合を十分確保した上で、回路構成
素子の浮きや立ち上がりの発生を防ぎ、更に、確実な位
置決めをなすことが可能となった。また、それにより、
従来手作業にて行われていた半田修正の時間と工数の削
減が可能となり、生産効率の向上につながった。
【図１】本発明の第１の実施例による電子回路用基板の
説明図。図１（ａ）は上面図。図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図。図１（ｃ）は部品搭載図。
説明図。図１（ａ）は上面図。図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図。図１（ｃ）は部品搭載図。
【図２】本発明の第２の実施例による電子回路用基板の
説明図。図２（ａ）は上面図。図２（ｂ）は断面図。図
２（ｃ）は部品搭載図。
説明図。図２（ａ）は上面図。図２（ｂ）は断面図。図
２（ｃ）は部品搭載図。
【図３】従来の電子回路用基板の説明図。図３（ａ）は
断面図。図３（ｂ）は半田ペースト多量により素子が浮
き上がった状態を示す正面図。図３（ｃ）は素子が斜め
に実装された状態を示す平面図。
断面図。図３（ｂ）は半田ペースト多量により素子が浮
き上がった状態を示す正面図。図３（ｃ）は素子が斜め
に実装された状態を示す平面図。
【図４】素子を実装する際に、素子の位置決めのための
凹部を設けた従来の電子回路用基板の断面図。
凹部を設けた従来の電子回路用基板の断面図。
【符号の説明】 １ 回路構成素子（又はチップコンデンサ） ２ （プリント配線された）電子回路用基板 ３，３ａ，３ｂ ランド ４，８ 凹部 ５ 溝 ６ 半田ペースト ７ 電極 ９ レジスト
Claims (2)
- 【請求項１】 回路形成用のパターンと接地電極パター
ンが形成されたプリント配線上に、複数の回路構成素子
が搭載される電子回路用基板において、前記プリント配
線上の回路構成素子搭載部に、半田溜め用の溝を設ける
ことを特徴とする電子回路用基板。 - 【請求項２】 請求項１記載の電子回路用基板におい
て、前記プリント配線基板の溝に隣接して、前記回路構
成素子搭載部に搭載される回路構成素子とほぼ同じ大き
さであり、かつ前記溝より浅い凹部を設けることを特徴
とする電子回路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090224A JPH09260794A (ja) | 1996-03-19 | 1996-03-19 | 電子回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090224A JPH09260794A (ja) | 1996-03-19 | 1996-03-19 | 電子回路用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260794A true JPH09260794A (ja) | 1997-10-03 |
Family
ID=13992524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8090224A Pending JPH09260794A (ja) | 1996-03-19 | 1996-03-19 | 電子回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260794A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005112A (ja) * | 2004-06-17 | 2006-01-05 | Shinko Electric Ind Co Ltd | 半導体装置およびこれに用いる回路基板 |
| JP2012227349A (ja) * | 2011-04-19 | 2012-11-15 | Hitachi Ltd | 電子部品の実装方法 |
| CN103338598A (zh) * | 2013-06-08 | 2013-10-02 | 湖南众信电子科技有限公司 | 一种自动传送装置及电子装联系统 |
| JP2013254870A (ja) * | 2012-06-07 | 2013-12-19 | Fujitsu Ltd | プリント配線基板及び半田付け方法 |
| CN108513433A (zh) * | 2018-04-24 | 2018-09-07 | 苏州维信电子有限公司 | 一种隔锡的柔性线路板pad及其制造方法 |
| CN110062526A (zh) * | 2019-04-24 | 2019-07-26 | 南京工程学院 | 一种基于安全的贴片电子元件的pcb电路板 |
-
1996
- 1996-03-19 JP JP8090224A patent/JPH09260794A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005112A (ja) * | 2004-06-17 | 2006-01-05 | Shinko Electric Ind Co Ltd | 半導体装置およびこれに用いる回路基板 |
| JP2012227349A (ja) * | 2011-04-19 | 2012-11-15 | Hitachi Ltd | 電子部品の実装方法 |
| JP2013254870A (ja) * | 2012-06-07 | 2013-12-19 | Fujitsu Ltd | プリント配線基板及び半田付け方法 |
| CN103338598A (zh) * | 2013-06-08 | 2013-10-02 | 湖南众信电子科技有限公司 | 一种自动传送装置及电子装联系统 |
| CN108513433A (zh) * | 2018-04-24 | 2018-09-07 | 苏州维信电子有限公司 | 一种隔锡的柔性线路板pad及其制造方法 |
| CN110062526A (zh) * | 2019-04-24 | 2019-07-26 | 南京工程学院 | 一种基于安全的贴片电子元件的pcb电路板 |
| CN110062526B (zh) * | 2019-04-24 | 2021-10-15 | 南京工程学院 | 一种基于安全的贴片电子元件的pcb电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2000124588A (ja) | 電子回路ユニット、並びに電子回路ユニットの製造方法 | |
| US6612023B1 (en) | Method for registering a component lead with a U-shaped metalized pad | |
| JPH09260794A (ja) | 電子回路用基板 | |
| JP2000208935A (ja) | プリント配線板製造方法およびプリント配線板ならびにそれらに使用される両面パタ―ン導通用部品 | |
| JPH06334294A (ja) | プリント配線構造 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| CN216146519U (zh) | 表贴元件的连接结构 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JP2003142898A (ja) | 電子回路ユニットの製造方法 | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| JP3248343B2 (ja) | フレキシブルプリント基板のハンダ接続方法 | |
| JPH0356068Y2 (ja) | ||
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JP3627895B2 (ja) | 配線板 | |
| JPH08116152A (ja) | 回路基板構体 | |
| JPS6352795B2 (ja) | ||
| JP2005347660A (ja) | 面実装部品の取付構造、及びその取付方法 | |
| JPH04262376A (ja) | 混成集積回路装置 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH02216891A (ja) | 回路基板の接続方法 | |
| JPS6097656A (ja) | 混成集積回路の実装方法 | |
| JPH0631170U (ja) | プリント基板接続構造 | |
| JP2530783Y2 (ja) | チップ部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |