JP2013254870A - プリント配線基板及び半田付け方法 - Google Patents
プリント配線基板及び半田付け方法 Download PDFInfo
- Publication number
- JP2013254870A JP2013254870A JP2012130136A JP2012130136A JP2013254870A JP 2013254870 A JP2013254870 A JP 2013254870A JP 2012130136 A JP2012130136 A JP 2012130136A JP 2012130136 A JP2012130136 A JP 2012130136A JP 2013254870 A JP2013254870 A JP 2013254870A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- printed wiring
- wiring board
- conductor
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/045—Solder-filled plated through-hole [PTH] during processing wherein the solder is removed from the PTH after processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】電子部品が実装されるプリント配線基板において、リフロー半田付け実装時における半田及びフラックスの過剰な濡れ上がりを抑制する技術を提供する。
【解決手段】プリント配線基板は、基材と、基材に設けられて電子部品を半田接合するための半田接合部とを備え、半田接合部は、半田ペーストを塗布するための第1導体部と、第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する。
【選択図】図2
【解決手段】プリント配線基板は、基材と、基材に設けられて電子部品を半田接合するための半田接合部とを備え、半田接合部は、半田ペーストを塗布するための第1導体部と、第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する。
【選択図】図2
Description
本発明は、プリント配線基板及び半田付け方法に関する。
プリント配線基板に実装される電子部品として、挿入実装部品(IMD:Insert Mounting
Device)や表面実装部品(SMD:Surface Mounting Device)等がある。挿入実装部品や
表面実装部品をプリント配線基板に実装する方式の一例として、リフロー半田付け実装が知られている。リフロー半田付け実装は、ペースト状の半田が予め塗布又は印刷された基板上に電子部品を載置した後、リフロー炉と呼ばれる加熱装置で基板全体を加熱して半田を溶融させ、電子部品側の端子を基板上の所定位置に半田接合する実装方式である。リフロー炉は、炉内の温度を制御することによって基板上の半田を均一に溶融することができる。
Device)や表面実装部品(SMD:Surface Mounting Device)等がある。挿入実装部品や
表面実装部品をプリント配線基板に実装する方式の一例として、リフロー半田付け実装が知られている。リフロー半田付け実装は、ペースト状の半田が予め塗布又は印刷された基板上に電子部品を載置した後、リフロー炉と呼ばれる加熱装置で基板全体を加熱して半田を溶融させ、電子部品側の端子を基板上の所定位置に半田接合する実装方式である。リフロー炉は、炉内の温度を制御することによって基板上の半田を均一に溶融することができる。
リフロー半田付け実装は、基板上の半田を均一に加熱するため、半田及びフラックスが濡れ広がり易い。その結果、リフロー加熱時に溶融した半田及びフラックスの電子部品側への過剰な濡れ上がりが起こり、半田及びフラックスが電子部品の内部に浸入する場合がある。例えば、電子部品の一例としてコネクタを実装する際に、コネクタのプラグ嵌合部まで半田及びフラックスが濡れ上がる場合がある。そうすると、コネクタにプラグを接続する際に硬化後の半田、或いはフラックス残渣とプラグが干渉し、プラグをコネクタに挿入することが阻害される虞がある。
挿入実装部品のリフロー半田付け実装は、半田ペーストが充填された基板のスルーホールに挿入実装部品のリード端子を挿入させた状態で行われる。そのため、リフロー加熱時に挿入実装部品のリード端子を伝って半田及びフラックスが濡れ上がり易く、上記問題が起こり易い。ここで、半田及びフラックスの過剰な濡れ上がりを抑制する観点から、基板に対する半田の印刷量自体を少なくする方法が考えられるが、そうすると、スルーホール内における半田の充填不足が起こる虞がある。一方、従来から、手作業により電子部品を基板に半田付けする手法がある。手作業による半田付けによれば、例えば基板の裏側から局所的に加熱することができるため、半田及びフラックスの過剰な濡れ上がりを抑制する上では有効と考えられる。しかしながら、手作業による半田付けは、工数の増加に繋がり易いという問題がある。
本件は、上記の問題点に鑑みてなされたものであり、電子部品が実装されるプリント配線基板において、リフロー半田付け実装時における半田及びフラックスの過剰な濡れ上がりを抑制する技術を提供することを目的とする。
本件の一観点によるプリント配線基板は、基材と、前記基材に設けられ、電子部品を半田接合するための半田接合部と、を備え、前記半田接合部は、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数
の第2導体部とを有する。
の第2導体部とを有する。
また、本件の一観点による半田付け方法は、プリント配線基板に実装される電子部品の半田付け方法であって、前記プリント配線基板は、基材に設けられて前記電子部品を半田接合するための半田接合部であって、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する半田接合部を備え、前記第1導体部に半田ペーストを供給する工程と、前記電子部品を前記プリント配線基板に搭載した状態で加熱するリフロー工程と、を有し、前記リフロー工程において、溶融した半田ペーストの一部を前記第1導体部から前記第2導体部に流動させる。
本件によれば、電子部品が実装されるプリント配線基板において、リフロー半田付け実装時における半田及びフラックスの過剰な濡れ上がりを抑制する技術を提供できる。
以下、図面を参照して、発明を実施するための実施形態に係るプリント配線基板、及びプリント配線基板に実装される電子部品の半田付け方法について例示的に詳しく説明する。
〈実施形態1〉
《プリント配線基板》
図1は、実施形態1に係るプリント配線基板1の断面図である。プリント配線基板1は、板状に形成した基材10の表面に、信号回路や電源回路等となる導体層を形成し、この導体層をソルダーレジスト11で被覆して形成されている。プリント配線基板1には、コネクタ2及びチップ部品3が実装されている。なお、ソルダーレジスト11は、例えば、エポキシ樹脂等の熱硬化性樹脂であってもよい。また、ソルダーレジスト11の形成方法は、例えば、スクリーン印刷等の印刷法を用いてもよい。
《プリント配線基板》
図1は、実施形態1に係るプリント配線基板1の断面図である。プリント配線基板1は、板状に形成した基材10の表面に、信号回路や電源回路等となる導体層を形成し、この導体層をソルダーレジスト11で被覆して形成されている。プリント配線基板1には、コネクタ2及びチップ部品3が実装されている。なお、ソルダーレジスト11は、例えば、エポキシ樹脂等の熱硬化性樹脂であってもよい。また、ソルダーレジスト11の形成方法は、例えば、スクリーン印刷等の印刷法を用いてもよい。
コネクタ2はリード端子21及び部品本体22を有する挿入実装部品であり、半田部材6を介してプリント配線基板1に接合されている。チップ部品3は、例えば2端子を有する表面実装部品であり、半田部材32を介してプリント配線基板1に接合されている。なお、コネクタ2は挿入実装部品の一例であり、他の電子部品をプリント配線基板1に実装するようにしてもよい。また、チップ部品3は表面実装部品の一例であり、他の電子部品をプリント配線基板1に実装するようにしてもよい。
プリント配線基板1には、プリント配線基板1を厚さ方向に貫通するスルーホール12が設けられている。プリント配線基板1の表面には、スルーホール12の周囲を囲むようにランド13が露出形成されている。このランド13は、コネクタ2をプリント配線基板1に半田接合するための半田ペーストを塗布するためのフットプリントであり、プリント配線基板1の上面及び下面の双方に形成されている。また、プリント配線基板1の上面には、チップ部品3をプリント配線基板1に半田接合するためのフットプリントであるパッド14が露出形成されている。
コネクタ2及びチップ部品3は、リフロー半田付け実装(リフローソルダリング)によってプリント配線基板1に実装されている。コネクタ2及びチップ部品3の実装に際して、プリント配線基板1にパターン開口を有するステンシルマスク(図示せず)を基板上に載置し、例えば印刷装置を用いて半田ペーストを印刷する。ステンシルマスクは、プリント配線基板1の表面に載置した状態で、ランド13及びパッド14の上部が露出するように開口部が形成されており、印刷装置から供給される半田ペーストはランド13及びパッド14に塗布(転写)される。また、印刷装置からの半田ペーストは、スルーホール12の内部に充填される。
その後、コネクタ2及びチップ部品3をプリント配線基板1の所定位置にマウントし、図示しないリフロー炉にてプリント配線基板1全体を加熱する。このようにして、プリント配線基板1に供給された半田ペーストが一旦溶融した後に硬化することで、コネクタ2及びチップ部品3がランド13及びパッド14に夫々接合される。なお、半田ペーストは、半田粒子及びフラックスを含有する粘性材料である。
リフロー炉は、例えば遠赤外線ヒータや温風ヒータ等を内蔵しており、炉内の温度を制御することによってプリント配線基板1上の半田ペーストは均一に加熱される。従来のプリント配線基板における電子部品のリフロー半田付け実装では、リフロー加熱時に半田ペーストに含まれる半田(半田粒子)及びフラックスが過剰に濡れ上がる場合があった。特に、リフロー半田付け実装時にスルーホール12へとリード端子21が挿入されるコネクタ2においては、半田やフラックスがリード端子21を伝わって部品本体22の内部に浸入する場合がある。その結果、例えばコネクタ2のプラグ挿入部(図示せず)にフラックス残渣や半田が固着する場合がある。そうすると、プリント配線基板1の使用者がプラグをコネクタ2に接続しようとする際、プラグ挿入部に固着した半田或いはフラックス残渣とプラグが干渉し、コネクタ2へのプラグの接続が困難となる虞がある。
そこで、本実施形態のプリント配線基板1では、挿入実装部品であるコネクタ2を半田接合する半田接合部4に独自の構造を採用することで上記不具合を抑制するようにした。以下、プリント配線基板1における半田接合部4について図面を参照して詳しく説明する。
図2は、プリント配線基板1における半田接合部4周辺の上面図である。図2は、コネクタ2の実装前におけるプリント配線基板1の上面を示している。なお、本実施形態では、プリント配線基板1の上面にコネクタ2及びチップ部品3が実装される。図3及び図4は、半田接合部4周辺におけるプリント配線基板1の断面構造を示す図である。図3は、図2の切断線A−Aにおける断面を模式的に示す図である。図4は、図2の切断線B−Bにおける断面を模式的に示す図である。
プリント配線基板1における上面のうち、半田接合部4の周辺領域はソルダーレジスト11が矩形型に抜かれている。図2に示す例では、矩形状をなす区画L1の内側に、ソルダーレジスト11による被覆が施されていないレジスト抜き領域A1が形成されている。本実施形態における半田接合部4は、基材10表面にパターン形成された導体層によって形成されており、上述したランド13及び複数の線状導体部41を含んでいる。なお、レジスト抜き領域A1のうち、半田接合部4に係る導体層が形成されていない部分は、基材10表面が最表層(最上層)として外部に露出している。
半田接合部4は、スルーホール12の周囲を囲むように形成されたランド13と、ランド13を基準として外方に向けてランド13から線状に延伸する複数の線状導体部41とを有している。線状導体部41は、基板表面に露出して配置されている。ランド13は、プリント配線基板1に実装するコネクタ2を半田付けするために用いられる半田付け用の導体部であり、コネクタ2を実装する際に半田ペーストが塗布(転写)される。ランド13は、第1導体部の一例である。また、線状導体部41は第2導体部の一例である。ランド13及び線状導体部41は、種々の形状を採用することができ、また、使用される材料も特定の種類に限定されるものではない。なお、本実施形態では、ランド13及び線状導体部41は銅箔によって形成されている。
本実施形態の半田接合部4は、同一方向に延伸する複数の線状導体部41によって形成される線状導体群40を複数有している。また、図2に示す例では、4つの線状導体群4
0が、ランド13を基端として基板平面上の4方向に伸びている。一の線状導体群40に含まれる複数の線状導体部41は、ランド13から基板平面上の外側に向かって延伸しており、互いに平行かつ等間隔に並んでいる。一の線状導体群40に含まれる線状導体部41の数は、少なくとも2本以上であればよく、特定の数には限定されない。また、図2に示す例では、線状導体群40が4つの線状導体群40を有する例を示しているが、線状導体群40の数は特段限定されず、線状導体群40は1又は複数の線状導体群40を有することができる。また、本実施形態の半田接合部4において、ランド13表面と線状導体部41表面との間には段差がなく、平滑となっている。
0が、ランド13を基端として基板平面上の4方向に伸びている。一の線状導体群40に含まれる複数の線状導体部41は、ランド13から基板平面上の外側に向かって延伸しており、互いに平行かつ等間隔に並んでいる。一の線状導体群40に含まれる線状導体部41の数は、少なくとも2本以上であればよく、特定の数には限定されない。また、図2に示す例では、線状導体群40が4つの線状導体群40を有する例を示しているが、線状導体群40の数は特段限定されず、線状導体群40は1又は複数の線状導体群40を有することができる。また、本実施形態の半田接合部4において、ランド13表面と線状導体部41表面との間には段差がなく、平滑となっている。
以上のように、プリント配線基板1は、互いに平行かつ隣接する一対の線状導体部41と、この一対の線状導体部41に挟まれる基材10の表面とによって、基板表面に溝部42が形成されている(図4を参照)。図4に示すように、溝部42の溝底は、基材10の表面によって形成されている。また、各線状導体部41の幅(延伸方向と直交する方向の寸法)は互いに等しい。そのため、溝部42の幅寸法は、線状導体部41の延伸方向に一定の寸法となっている。
《半田付け方法》
次に、プリント配線基板1の半田接合部4にコネクタ2を実装する際の半田付け方法を説明する。まず、図5に示すように、プリント配線基板1の上面に、ステンシルマスク51を載置した後、印刷装置(図示せず)を用いて基板上面に半田ペースト52を印刷する。ステンシルマスク51は、プリント配線基板1の上面に載置された状態で、ランド13、スルーホール12、及びパッド14に対応する部分に開口部51Aが形成されたマスクである。印刷装置は、例えばスキージを有しており、スキージを用いてステンシルマスク51の開口部51Aに半田ペースト52を供給(転写、塗布)する。これにより、プリント配線基板1の上面側からスルーホール12の内部及びランド13表面に半田ペースト52が供給される。なお、印刷装置から供給される半田ペースト52は、ステンシルマスク51の開口部を通じてパッド14表面にも転写されるが、図5においてはパッド14の図示を省略している。
次に、プリント配線基板1の半田接合部4にコネクタ2を実装する際の半田付け方法を説明する。まず、図5に示すように、プリント配線基板1の上面に、ステンシルマスク51を載置した後、印刷装置(図示せず)を用いて基板上面に半田ペースト52を印刷する。ステンシルマスク51は、プリント配線基板1の上面に載置された状態で、ランド13、スルーホール12、及びパッド14に対応する部分に開口部51Aが形成されたマスクである。印刷装置は、例えばスキージを有しており、スキージを用いてステンシルマスク51の開口部51Aに半田ペースト52を供給(転写、塗布)する。これにより、プリント配線基板1の上面側からスルーホール12の内部及びランド13表面に半田ペースト52が供給される。なお、印刷装置から供給される半田ペースト52は、ステンシルマスク51の開口部を通じてパッド14表面にも転写されるが、図5においてはパッド14の図示を省略している。
次に、図6に示すように、コネクタ2のリード端子21を、プリント配線基板1の上面側からスルーホール12内に挿入するとともに、コネクタ2をプリント配線基板1の上面に搭載し、リフロー処理(リフロー工程)を行う。リフロー処理においては、図6に示した状態のプリント配線基板1をリフロー炉にて加熱する。リフロー処理が行われると、半田ペースト52に含まれる半田が溶融して、凝集する。このようにして、スルーホール12全体に充填された半田を介してコネクタ2のリード端子21がスルーホール12内のメッキ層と接合される。これにより、コネクタ2がプリント配線基板1に機械的に接合されるとともに、コネクタ2がプリント配線基板1に電気的に接続される。
次に、リフロー処理時における半田ペースト52に含まれる半田52A及びフラックス52Bの挙動について説明する。本実施形態に係るコネクタ2の半田付け方法は、リフロー工程において、溶融した半田ペースト52の一部をランド13(第1導体部)から線状導体部41(第2導体部)に流動させることとしている。図7A〜Cは、リフロー処理中における半田ペースト52の挙動を説明する図である。図7A〜Cには、図2の切断線C−Cにおける断面を模式的に示している。図8は、リフロー処理終了時において、半田接合部4の半田52A及びフラックス52Bが濡れ広がる様子を模式的に示す図である。図8中、斜線のハッチングで示す領域は半田52Aの存在範囲を例示し、ドットのハッチングで示す領域はフラックス52Bの存在範囲を例示している。
リフロー処理が開始されると、ランド13上に転写されている半田ペースト52に含まれるフラックス52Bが溶融する。溶融したフラックス52Bは、ランド13から溝部4
2へと流入する。溝部42は、互いに平行に隣接配置された一対の線状導体部41に挟まれた細長い流路であり、溶融したフラックス52Bが毛細管力によって溝部42に吸引される。その結果、図7Aに示すように、溶融したフラックス52Bがランド13から溝部42へと流入し、溝部42を先端側に向かって流れる。
2へと流入する。溝部42は、互いに平行に隣接配置された一対の線状導体部41に挟まれた細長い流路であり、溶融したフラックス52Bが毛細管力によって溝部42に吸引される。その結果、図7Aに示すように、溶融したフラックス52Bがランド13から溝部42へと流入し、溝部42を先端側に向かって流れる。
溝部42は、線状導体部41の長手方向において、幅寸法が一定となっている。これにより、溝部42の長手方向の位置に関わらず、フラックス52Bを溝部42の先端側に移送するための毛細管力を安定して得ることができる。その結果、溶融したフラックス52Bを、ランド13からより離れた位置まで溝部42に沿って移送することができる。なお、溝部42の先端とは、ランド13に接する基端と逆方向の端部を指し、線状導体部41の先端側に対応する。
リフロー工程において、溝部42内を流れるフラックス52Bの液位が次第に増してゆくと、フラックス52Bが溝部42から溢れ出すようになる。図7Bに示すように、溝部42から溢れ出たフラックス52Bは、線状導体部41の表面上を濡らしつつ、線状導体部41の表面上を先端方向に向かって流れる。以上のように、リフロー工程では、溶融したフラックス52Bを溝部42及び線状導体部41の表面に沿って流すことで、図8に示すように、フラックス52Bを基板平面上において広げることが可能となる。
一方、フラックス52Bに遅れて溶融した半田52Aは、図7Cに示すように、ランド13から、濡れ性の高い線状導体部41へと移動する。ここで、線状導体部41は線状に形成されているため、ランド13上に存在する半田52Aは、毛細管力によって線状導体部41へと吸引される。これにより、ランド13から線状導体部41への半田52Aの流動が促進される。更に、線状導体部41の表面には、既にフラックス52Bが供給されている。このように、線状導体部41の表面がフラックスによって濡れているため、半田52Aの表面張力が低下する。その結果、半田52Aの流動性が高まり、線状導体部41の表面上を先端方向に向かって容易に移動させることができる。このように、ランド13上に塗布された半田52Aを線状導体部41に沿って流すことで、図8に示すように、半田52Aを基板平面方向に引き伸ばすことが可能となる。なお、図8に示す半田52A及びフラックス52Bの存在範囲は例示である。
以上のように、プリント配線基板1の半田接合部4によれば、ランド13から複数の線状導体部41を外方に向かって延伸配置させたので、以下の作用効果を奏する。すなわち、ランド13に転写した半田ペースト52が溶融した際に、フラックス52B及び半田52Aの一部を、ランド13から基板平面上を外側に向かって引き伸ばすことができる。これによれば、リフロー処理時に、フラックス52B及び半田52Aのリード端子21への濡れ上がりが過剰になることを抑制できる。従って、半田52Aやフラックス52Bがコネクタ2の内部に浸入することを抑制できる。
更に、本実施形態に係る半田接合部4によれば、線状導体部41に沿ってフラックス52B及び半田52Aが移動する。そのため、線状導体部41(線状導体群40)の配置する方向を予め設定しておくことで、リフロー処理時にフラックス52B及び半田52Aを引き伸ばす方向を自在にコントロールすることができる。
また、リフロー処理時におけるフラックス52B及び半田52Aのコネクタ2側への濡れ上がり量は、半田接合部4に設けられる線状導体部41の本数(総数)、線状導体部41の長さ、溝部42の幅等の各種パラメータによって影響を受ける。従って、これらのパラメータを調整することで、フラックス52B及び半田52Aの濡れ上がり量を自在にコントロールすることができる。例えば、線状導体部41の総数が多いほど、線状導体部41が長いほど、溝部42の幅が狭いほど、フラックス52B及び半田52Aの濡れ上がり
量を低減する効果が大きくなる。すなわち、フラックス52B及び半田52Aの濡れ上がり高さを低く抑えることができる。
量を低減する効果が大きくなる。すなわち、フラックス52B及び半田52Aの濡れ上がり高さを低く抑えることができる。
更に、本実施形態に係るプリント配線基板1によれば、半田付けを手作業で行う必要がない。従って、プリント配線基板1によれば、工数が増加することを抑制しつつ、コネクタ2の半田付け実装時における半田52A及びフラックス52Bの過剰な濡れ上がりを抑制できる。また、コネクタ2のリード端子に半田ダムやニッケルバリアを形成する等、電子部品側に半田52Aの濡れ上がりを防止するための特別な処理を施す必要が無い。従って、プリント配線基板1の汎用性を確保し、しかも電子部品側の製造コストの増加を抑制することができる。以上より、本実施形態に係るプリント配線基板1によれば、工数の増加、基板の汎用性の低下、製造コストの増加等といったデメリットを伴わずに、電子部品の半田付け実装時における半田等の過剰な濡れ上がりを抑制できる。
ここで、本実施形態に係る半田接合部4は、種々の変形例を採用することができる。図1から図8において示したプリント配線基板1を第1構成例とする。図9は、第1構成例を変形させた第1変形例に係る半田接合部4´を示す図である。第1変形例に係る半田接合部4´は、線状導体群40の数が第1構成例に係る半田接合部4と相違しており、ランド13から2方向に向けて線状導体群40が配置されている。例えば、プリント配線基板1には、コネクタ2の他に、チップ部品3をはじめとして種々の電子部品が実装されるため、線状導体群40を設けるスペースが制約を受ける場合がある。従って、ランド13の周囲に配置する線状導体群40の数及びその位置は、プリント配線基板1における諸条件に応じて適宜変更するとよい。
次に、図10〜図14を参照して、第2構成例に係るプリント配線基板1Aを説明する。
図10は、第2構成例に係るプリント配線基板1Aの半田接合部4A周辺の上面図である。図10は、コネクタ2の実装前におけるプリント配線基板1Aの上面を示している。第2構成例に係るプリント配線基板1Aは、半田接合部4Aの構造が第1構成例に係る半田接合部4と相違している。図11及び図12は、半田接合部4Aの周辺におけるプリント配線基板1Aの断面構造を示す図である。図11は、図10の切断線D−Dにおける断面を模式的に示す図である。図12は、図10の切断線E−Eにおける断面を模式的に示す図である。
図10は、第2構成例に係るプリント配線基板1Aの半田接合部4A周辺の上面図である。図10は、コネクタ2の実装前におけるプリント配線基板1Aの上面を示している。第2構成例に係るプリント配線基板1Aは、半田接合部4Aの構造が第1構成例に係る半田接合部4と相違している。図11及び図12は、半田接合部4Aの周辺におけるプリント配線基板1Aの断面構造を示す図である。図11は、図10の切断線D−Dにおける断面を模式的に示す図である。図12は、図10の切断線E−Eにおける断面を模式的に示す図である。
プリント配線基板1Aにおいても、基材10上に、回路や電源回路等となる導体層としての銅箔や、保護層であるソルダーレジスト11が積層されている。第2構成例に係る半田接合部4Aの周辺領域では、ソルダーレジスト11が矩形に抜かれる代わりに、半田接合部4Aのランド13及び線状導体部41を模った形に開口部が形成されている。そして、ソルダーレジスト11の開口部を通じて下層の導体層の一部が外部に露出している。第2構成例では、ソルダーレジスト11の開口部を通じて外部に露出する導体層によって、半田接合部4A(ランド13及び線状導体部41)が形成されている。
半田接合部4Aにおいて、線状導体部41は、第1構成例に係る半田接合部4と同様、ランド13から外方に向けて線状に延伸配置されている。また、半田接合部4Aにおいても、ランド13を基点として複数の線状導体部41が延伸しており、更に、同一方向に延伸する複数の線状導体部41を含んで線状導体群40が形成されている。図10に示す例では、4つの線状導体群40が、基板平面の4方向に夫々延伸するように配置されている。一の線状導体群40に含まれる各線状導体部41は、互いに平行且つ等間隔に並んでいる。第2構成例に係る半田接合部4Aでは、図12に示すように、一の線状導体部41と当該線状導体部41の両側を挟むソルダーレジスト11の表面によって溝部42Aが形成されている。図12から明らかなように、溝部42Aの溝底は、線状導体部41によって
形成されている。
形成されている。
次に、第2構成例に関して、リフロー処理時における半田ペースト52に含まれる半田52A及びフラックス52Bの挙動について説明する。図13A〜Cは、リフロー処理中における半田ペーストの挙動を説明する図である。図13A〜Cには、図10の切断線F−Fにおける断面を模式的に示している。図14は、リフロー処理終了時において、半田接合部4Aの半田52A及びフラックス52Bが濡れ広がる様子を模式的に示す図である。図14中、斜線のハッチングで示す領域は半田52Aの存在範囲を例示し、ドットのハッチングで示す領域はフラックス52Bの存在範囲を例示している。
リフロー処理が開始されると、まず、ランド13上に転写されている半田ペースト52に含まれるフラックス52Bが溶融する。溶融したフラックス52Bは、図13Aに示すように、ランド13から溝部42Aへと流入し、溝部42Aを先端側に向かって流れる。溝部42Aの溝底は、ソルダーレジスト11によって挟まれた一の線状導体部41によって形成されている。従って、リフロー加熱時に溶融したフラックス52Bは、毛細管力によって溝部42Aに吸引される。その結果、ランド13から溝部42Aへのフラックス52Bの流入が促進される。溝部42A内を流れるフラックス52Bの液位が次第に増してゆくと、フラックス52Bが溝部42Aから溢れ出す。そうすると、図13Bに示すように、溝部42Aから溢れ出たフラックス52Bは、ソルダーレジスト11の表面上を濡れ広がってゆく。これにより、図14に示すように、フラックス52Bを基板平面の広範囲に広げることが可能となる。
フラックス52Bに遅れて溶融した半田52Aは、図13Cに示すように、ランド13から、濡れ性の高い線状導体部41によって形成される溝部42Aへと移動する。ここで、線状導体部41は線状に形成されているため、ランド13上に存在する半田52Aは、毛細管力によって溝部42A(線状導体部41)へと吸引される。これにより、ランド13から溝部42A(線状導体部41)への半田52Aの流入が促進される。更に、溝部42A(線状導体部41)表面上には、既にフラックス52Bが供給されており、フラックス52Bによって濡れた状態となっている。その結果、溝部42A(線状導体部41)に流入した半田52Aの流動性が増し、溝部42A(線状導体部41)の先端方向に向かって半田52Aを容易に移動させることができる。これにより、図14に示すように、ランド13上に塗布された半田52Aを線状導体部41に沿って引き伸ばし、基板平面の広範囲に広げることが可能となる。よって、第1構成例に係る半田接合部4と同様に、リフロー処理時におけるフラックス52Bや半田52Aの過剰な濡れ上がりを抑制することができる。
図15は、第2構成例を変形させた第2変形例に係る半田接合部4A´を示す図である。第2変形例に係る半田接合部4A´は、線状導体群40の数が第1構成例に係る半田接合部4Aと相違しており、ランド13から2方向に向けて線状導体群40が配置されている。このように、半田接合部に設ける線状導体群40の数は、特定の数に限定されず、適宜変更することができる。
次に、図16〜図20を参照して、第3構成例に係るプリント配線基板1Bを説明する。プリント配線基板1Bにおいても、コネクタ2を半田接合する半田接合部4Bを有する。図16は、第3構成例に係るプリント配線基板1Bの半田接合部4B周辺の上面図である。図16は、コネクタ2の実装前におけるプリント配線基板1Bの上面を示している。第3構成例に係るプリント配線基板1Bは、半田接合部4Bの構造が第1及び第2構成例に係る半田接合部と相違している。図17及び図18は、半田接合部4Bの周辺におけるプリント配線基板1Bの断面構造を示す図である。図17は、図16の切断線G−Gにおける断面を模式的に示す図である。図18は、図16の切断線H−Hにおける断面を模式
的に示す図である。
的に示す図である。
第1構成例及び第2構成例に係る半田接合部4,4Aでは、リフロー処理時における半田52A及びフラックス52Bの濡れ上がり量をコントロールする例を説明したが、第3構成例に係る半田接合部4Bはフラックス52Bの濡れ上がり量を調整する。半田接合部4Bは、ランド13及びこのランド13から基板平面における外側に向かって延伸する複数の溝部42Bを有する。プリント配線基板1Bの上面における半田接合部4Bの周辺領域は、基材10に積層される導体層がランド13を形成する部分を除いて抜かれている。図16に示す例では、矩形状をなす破線L2の内側に導体層抜き領域A2が形成されている。
導体層抜き領域A2は、ランド13が形成される部分を除いて基材10上にソルダーレジスト11が直接積層されている。ソルダーレジスト11には開口部がパターン形成されており、この開口部を通じてランド13の全体と基材10の一部が外部に露出している。ソルダーレジスト11の開口部は、ランド13の上部と、溝部42Bを形成する部位の上部に対応する位置に形成されており、その開口形状は半田接合部4Bを模った形状に対応している。その結果、図16に示すように、ランド13から外方に向かって延伸する複数の溝部42Bが、基板表面に露出した態様で形成されている。すなわち、ソルダーレジスト11の開口部を通じて露出する基材10によって、溝部42Bが形成されている。
図16に示すように、本実施形態の半田接合部4Bは、同一方向に延伸する複数の溝部42Bによって形成される溝部集合体43を複数有している。一の溝部集合体43に含まれる溝部42Bは、互いに平行且つ等間隔に並んでいる。図16に示す例では、4つの溝部集合体43が、基板平面上の4方向に延伸して配置されている。なお、一の溝部集合体43に含まれる溝部42Bの数は、少なくとも2本以上であればよく、特定の数には限定されない。また、溝部集合体43に含まれる各溝部42Bの幅寸法は互いに等しくなっており、且つ、長手方向において一定の寸法になっている。また、図18に示すように、溝部42Bの溝底は基材10の表面によって形成されている。
次に、第3構成例に関して、リフロー処理時におけるフラックスの挙動について説明する。図19A、19Bは、リフロー処理中におけるフラックスの挙動を説明する図である。図19A、19Bには、図16の切断線I−Iにおける断面を模式的に示している。図20は、リフロー処理終了時において、半田接合部4Bの半田52A及びフラックス52Bが濡れ広がる様子を模式的に示す図である。図20中、斜線のハッチングで示す領域は半田52Aの存在範囲を例示し、ドットのハッチングで示す領域はフラックス52Bの存在範囲を例示している。
リフロー処理が開始されると、まず、ランド13上に転写されている半田ペースト52に含まれるフラックス52Bが溶融する。溶融したフラックス52Bは、毛細管力によって溝部42Bに吸引される。その結果、図19Aに示すように、ランド13上のフラックス52Bが溝部42Bへと流入し、溝部42Bの先端方向に向けてフラックスが流れてゆく。本構成例の半田接合部4Bでは、一の溝部集合体43に含まれる溝部42Bを互いに平行に配置し、各溝部42Bの幅寸法を一定に保ちながら延伸させている。これにより、溝部42Bの長手方向の位置に関わらず、フラックス52Bを溝部42Bの先端側に移送するための毛細管力を安定して得ることができる。その結果、溶融したフラックス52Bを、ランド13からより離れた位置まで溝部42Bに沿って移送することができる。
このように、溶融したフラックス52Bを溝部42Bに沿って流すことで、図20に示すように、フラックス52Bを基板平面の広範囲に広げることが可能となる。なお、溝部42B内を流れるフラックス52Bの液位が次第に増してゆくと、フラックス52Bが溝
部42Bから溢れ出す。そうすると、図19Bに示すように、溝部42Bから溢れ出たフラックス52Bがソルダーレジスト11の表面上を濡れ広がってゆく。
部42Bから溢れ出す。そうすると、図19Bに示すように、溝部42Bから溢れ出たフラックス52Bがソルダーレジスト11の表面上を濡れ広がってゆく。
ところで、本構成例に係る半田接合部4Bにおいて、ランド13の周囲には、基材10表面によって形成された溝部42B、或いは、溝部42B同士の間に形成されるソルダーレジスト11が配置されている。基材10の表面やソルダーレジスト11は、銅箔に比べて半田52Aの濡れ性が低い。そのため、リフロー処理において溶融した半田52Aの多くは溝部42Bにと移動せずに、ランド13上に留まる。すなわち、第3構成例に係る半田接合部4Bでは、リフロー処理時においてフラックス52Bのみを選択的に基板平面方向に広げることができる。つまり、半田接合部4Bによれば、半田ペースト52に含まれる半田52Aとフラックス52Bのうち、選択的にフラックス52Bの濡れ上がり量を低減することができる。従って、半田接合部4Bによれば、フラックス52Bがコネクタ2の内部に浸入することを抑制できる。
図21は、第3構成例を変形させた第3変形例に係る半田接合部4B´を示す図である。第3変形例に係る半田接合部4B´は、溝部集合体43の配置数が第3構成例に係る半田接合部4Bと相違しており、ランド13から2方向に向けて溝部集合体43が配置されている。このように、半田接合部に設ける溝部集合体43の数は、特定の数に限定されず、適宜変更することができる。
次に、第1乃至第3構成例に係るプリント配線基板1、1A、1Bにおいて、コネクタ2を半田接合する半田接合部4、4A、4Bと、チップ部品3を接合する半田接合部(以下、「一般用半田接合部」という)30との関係について説明する。図22A〜Cは、第1乃至第3構成例に係るプリント配線基板1、1A、1Bにおいて、半田接合部4、4A、4Bと一般用半田接合部30との関係を示す図である。図22A〜Cに示す半田接合部4、4A、4Bについては上述の通りであり、ここでの詳しい説明は省略する。
図22A〜C中、斜線のハッチング領域は、銅箔が基材に積層されることで導体層が形成されている。また、ドットのハッチング領域は、銅箔が抜かれている。また、便宜上、図22A〜Cにおいてソルダーレジスト11の図示を省略している。一般用半田接合部30は、二つのパッド14を有しており、各パッド14はチップ部品3の各端子に半田接合される(図1を参照)。なお、各パッド14を取り囲むように、パッド14の周囲は銅箔が抜かれており、これによって半田接合部4、4A、4Bに接合されるコネクタ2とチップ部品3がショートすることを抑制している。
〈実施例〉
次に、実施例について説明する。図2に示した第1構成例に係る半田接合部4及び図9に示した第1変形例に係る半田接合部4´について、リフロー処理時における半田の濡れ上がり低減効果を検証した。半田接合部4に関する実施例を実施例1とし、半田接合部4´に関する実施例を実施例2とし、各実施例における半田の濡れ上がり高さを下記の比較例と対比することで評価した。比較例に係る半田接合部としては、ランドの周囲に線状導体部41を配置しない構造を採用した。なお、比較例に係る半田接合部のランドは、実施例1、2に係るランド13と同様である。実施例1及び実施例2において、溝部42の幅を0.12mm、溝部42同士の間隔を0.12mm、溝部42の長さを1.3mmとした。また、実施例1においては溝部42の総数を24本とし(図2を参照)、実施例2においては溝部42の総数を14本とした(図9を参照)。
次に、実施例について説明する。図2に示した第1構成例に係る半田接合部4及び図9に示した第1変形例に係る半田接合部4´について、リフロー処理時における半田の濡れ上がり低減効果を検証した。半田接合部4に関する実施例を実施例1とし、半田接合部4´に関する実施例を実施例2とし、各実施例における半田の濡れ上がり高さを下記の比較例と対比することで評価した。比較例に係る半田接合部としては、ランドの周囲に線状導体部41を配置しない構造を採用した。なお、比較例に係る半田接合部のランドは、実施例1、2に係るランド13と同様である。実施例1及び実施例2において、溝部42の幅を0.12mm、溝部42同士の間隔を0.12mm、溝部42の長さを1.3mmとした。また、実施例1においては溝部42の総数を24本とし(図2を参照)、実施例2においては溝部42の総数を14本とした(図9を参照)。
本検証において、実施例1、実施例2、及び比較例の各々において、同一のステンシルマスク及び印刷装置を用いて半田ペーストをランド13に供給し、同一条件下においてリフロー処理を行った。リフロー処理の実行後、比較例における半田の濡れ上がり高さを測
定したところ、濡れ上がり高さは約1.23mmという結果を得た。これに対して、実施例2の濡れ上がり高さは約1.05mm、実施例1の濡れ上がり高さは約0.68mmという結果を得た。本検証により、ランド13から複数の線状導体部41を延伸して配置することで、リフロー処理時における半田の濡れ上がりを好適に抑制できることが確認された。
定したところ、濡れ上がり高さは約1.23mmという結果を得た。これに対して、実施例2の濡れ上がり高さは約1.05mm、実施例1の濡れ上がり高さは約0.68mmという結果を得た。本検証により、ランド13から複数の線状導体部41を延伸して配置することで、リフロー処理時における半田の濡れ上がりを好適に抑制できることが確認された。
〈実施形態2〉
次に、実施形態2について説明する。図23は、実施形態2に係るプリント配線基板1Cにおける半田接合部4C周辺の上面図である。実施形態2に係るプリント配線基板1Cは、半田接合部4Cに係る線状導体部41表面及び当該線状導体部41周囲の少なくとも何れかの部位に、基板上方に向けて開放された凹部が形成されている。その他の点については、実施形態1の第1構成例に係るプリント配線基板1と概ね同様である。以下、プリント配線基板1Cとプリント配線基板1との相違点を中心に説明する。
次に、実施形態2について説明する。図23は、実施形態2に係るプリント配線基板1Cにおける半田接合部4C周辺の上面図である。実施形態2に係るプリント配線基板1Cは、半田接合部4Cに係る線状導体部41表面及び当該線状導体部41周囲の少なくとも何れかの部位に、基板上方に向けて開放された凹部が形成されている。その他の点については、実施形態1の第1構成例に係るプリント配線基板1と概ね同様である。以下、プリント配線基板1Cとプリント配線基板1との相違点を中心に説明する。
図23に示すように、プリント配線基板1Cの半田接合部4Cは、4つの線状導体群40を有している。ここで、夫々の線状導体群40を40A〜40Dと表記する。一の線状導体群40Aに含まれる線状導体部41の表面及びその周辺領域には、第1凹部44A〜第4凹部44Dが形成されている。第1凹部44Aは、線状導体部41の表面に設けられた凹部である。第2凹部44Bは、線状導体部41における周囲領域のうち、溝部42に設けられた凹部である。図23に示される第2凹部44Bは、溝部42の長手方向における中央付近に配置されているが、溝部42の長手方向における第2凹部44Bの配置位置は特段限定されてない。第3凹部44Cは、線状導体部41における周囲領域のうち、線状導体部41の先端近傍の部位に設けられた凹部である。第4凹部44Dは、線状導体部41における周囲領域のうち、異なる線状導体群40に含まれる線状導体部41との間に設けられた凹部である。
各凹部44A〜Dにおいて、その穿孔深さや水平断面積等といった各寸法、形状は適宜変更することができる。また、凹部44A〜Dは、例えばビア、スルーホール、ノンスルーホールとして形成することができる。凹部44A〜Dは、上方に向けて開放された孔部の一例である。本実施形態における凹部44A〜Dは、プリント配線基板1の表面に設けた窪みとして形成されているが、プリント配線基板1を貫通する態様で設けられてもよい。
次に、リフロー処理時における各凹部44A〜Dの機能について説明する。リフロー処理時においては、溶融したフラックス52Bが溝部42及び線状導体部41の表面上を流れ、また、溶融した半田52Aが線状導体部41の表面上を流れる。プリント配線基板1Cでは、線状導体部41の表面上やその周囲の表面に凹部44A〜Dが形成されているため、溶融した半田52Aやフラックス52Bが凹部44A〜Dに流れ込む。凹部44A〜Dは、リフロー処理時に流れ込む半田52Aやフラックス52Bを貯留する。従って、プリント配線基板1Cによれば、リフロー処理時に溶融した半田52Aやフラックス52Bを、基板平面方向に広げるだけでなく厚さ方向にも分散させることで、半田52Aやフラックス52Bの過剰な濡れ上がりを抑制することが可能となる。
例えば、基板上における搭載スペースからの制約によって、線状導体部41及び溝部42の長さを十分に確保できない場合、線状導体部41の表面及びその周辺領域に凹部44A〜Dを設けるようにしてもよい。このように、基板平面方向に半田52Aやフラックス52Bを広げにくい条件下においても、凹部44A〜Dに溶融した半田52Aやフラックス52Bを流し込むことで、これらの濡れ上がり量を良好に低減することができる。
なお、図23に示す例では、一の線状導体群40Aに属する線状導体部41の表面やそ
の周囲のみに凹部44A〜Dを設けているが、他の線状導体群40B〜40Dに対しても同様に凹部44A〜Dを設けてもよい。また、凹部44A〜Dは、他の構成例に係るプリント配線基板1A、1B等に適用し、線状導体部41の表面やその周囲に設けてもよい。
の周囲のみに凹部44A〜Dを設けているが、他の線状導体群40B〜40Dに対しても同様に凹部44A〜Dを設けてもよい。また、凹部44A〜Dは、他の構成例に係るプリント配線基板1A、1B等に適用し、線状導体部41の表面やその周囲に設けてもよい。
上述までの実施形態では、コネクタ2等の挿入実装部品を実装するための半田接合部において、半田及びフラックスの濡れ上がり量をコントロールする例を説明したが、これには限定されない。例えば、チップ部品3等の表面実装部品を実装する一般半田接合部30において、リフロー処理時における半田及びフラックスの濡れ上がり量をコントロールしてもよい。この場合、パッド14から線状に延伸する複数の線状導体部をパッド14の外周に配置するとよい。これにより、パッド14上に供給された半田ペーストに含まれる半田及びフラックスが、リフロー処理時において過剰に濡れ上がることを抑制できる。なお、上述までの各実施形態は、可能な限り組み合わせて実施することができる。
以上の実施形態に関し、更に以下の付記を開示する。
(付記1)
基材と、
前記基材に設けられ、電子部品を半田接合するための半田接合部と、
を備え、
前記半田接合部は、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有するプリント配線基板。
(付記2)
互いに平行かつ隣接する一対の前記第2導体部と、当該一対の第2導体部に挟まれる基材表面とによって溝部が形成されている付記1に記載のプリント配線基板。
(付記3)
前記半田接合部は、前記基材に積層された導体層を被覆するソルダーレジストの開口部から当該導体層の一部が露出することで形成されており、
一の前記第2導体部と当該第2導体部の両側を挟む前記ソルダーレジスト表面によって溝部が形成されている付記1に記載のプリント配線基板。
(付記4)
プリント配線基板の表面のうち、前記第2導体部表面及び当該第2導体部周囲の少なくとも何れかの部位に、上方に向けて開放された孔部が形成されている付記1から3の何れかに記載のプリント配線基板。
(付記5)
前記基材には、当該基材を厚さ方向に貫通するスルーホールが設けられており、
前記第1導体部は、前記スルーホールの周囲を囲んで形成されている付記1から4の何れかに記載のプリント配線基板。
(付記6)
プリント配線基板に実装される電子部品の半田付け方法であって、
前記プリント配線基板は、基材に設けられて前記電子部品を半田接合するための半田接合部であって、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する半田接合部を備え、
前記第1導体部に半田ペーストを供給する工程と、
前記電子部品を前記プリント配線基板に搭載した状態で加熱するリフロー工程と、を有し、
前記リフロー工程において、溶融した半田ペーストの一部を前記第1導体部から前記第2導体部に流動させることを特徴とする半田付け方法。
(付記7)
互いに平行かつ隣接する一対の前記第2導体部と、当該一対の第2導体部に挟まれる基材表面とによって溝部が形成されている付記6に記載の半田付け方法。
(付記8)
前記半田接合部は、前記基材に積層された導体層を被覆するソルダーレジストの開口部から当該導体層の一部が露出することで形成されており、
一の前記第2導体部と当該第2導体部の両側を挟む前記ソルダーレジスト表面によって溝部が形成されている付記6に記載の半田付け方法。
(付記9)
プリント配線基板の表面のうち、前記第2導体部表面及び当該第2導体部周囲の少なくとも何れかの部位に、上方に向けて開放された孔部が形成されている付記6から8の何れかに記載の半田付け方法。
(付記10)
前記基材には、当該基材を厚さ方向に貫通するスルーホールが設けられており、
前記第1導体部は、前記スルーホールの周囲を囲んで形成されている付記6から9の何れかに記載の半田付け方法。
(付記1)
基材と、
前記基材に設けられ、電子部品を半田接合するための半田接合部と、
を備え、
前記半田接合部は、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有するプリント配線基板。
(付記2)
互いに平行かつ隣接する一対の前記第2導体部と、当該一対の第2導体部に挟まれる基材表面とによって溝部が形成されている付記1に記載のプリント配線基板。
(付記3)
前記半田接合部は、前記基材に積層された導体層を被覆するソルダーレジストの開口部から当該導体層の一部が露出することで形成されており、
一の前記第2導体部と当該第2導体部の両側を挟む前記ソルダーレジスト表面によって溝部が形成されている付記1に記載のプリント配線基板。
(付記4)
プリント配線基板の表面のうち、前記第2導体部表面及び当該第2導体部周囲の少なくとも何れかの部位に、上方に向けて開放された孔部が形成されている付記1から3の何れかに記載のプリント配線基板。
(付記5)
前記基材には、当該基材を厚さ方向に貫通するスルーホールが設けられており、
前記第1導体部は、前記スルーホールの周囲を囲んで形成されている付記1から4の何れかに記載のプリント配線基板。
(付記6)
プリント配線基板に実装される電子部品の半田付け方法であって、
前記プリント配線基板は、基材に設けられて前記電子部品を半田接合するための半田接合部であって、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する半田接合部を備え、
前記第1導体部に半田ペーストを供給する工程と、
前記電子部品を前記プリント配線基板に搭載した状態で加熱するリフロー工程と、を有し、
前記リフロー工程において、溶融した半田ペーストの一部を前記第1導体部から前記第2導体部に流動させることを特徴とする半田付け方法。
(付記7)
互いに平行かつ隣接する一対の前記第2導体部と、当該一対の第2導体部に挟まれる基材表面とによって溝部が形成されている付記6に記載の半田付け方法。
(付記8)
前記半田接合部は、前記基材に積層された導体層を被覆するソルダーレジストの開口部から当該導体層の一部が露出することで形成されており、
一の前記第2導体部と当該第2導体部の両側を挟む前記ソルダーレジスト表面によって溝部が形成されている付記6に記載の半田付け方法。
(付記9)
プリント配線基板の表面のうち、前記第2導体部表面及び当該第2導体部周囲の少なくとも何れかの部位に、上方に向けて開放された孔部が形成されている付記6から8の何れかに記載の半田付け方法。
(付記10)
前記基材には、当該基材を厚さ方向に貫通するスルーホールが設けられており、
前記第1導体部は、前記スルーホールの周囲を囲んで形成されている付記6から9の何れかに記載の半田付け方法。
1 プリント配線基板
2 コネクタ
3 チップ部品
4 半田接合部
10 基材
11 ソルダーレジスト
12 スルーホール
13 ランド
14 パッド
41 線状導体部
2 コネクタ
3 チップ部品
4 半田接合部
10 基材
11 ソルダーレジスト
12 スルーホール
13 ランド
14 パッド
41 線状導体部
Claims (6)
- 基材と、
前記基材に設けられ、電子部品を半田接合するための半田接合部と、
を備え、
前記半田接合部は、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有するプリント配線基板。 - 互いに平行かつ隣接する一対の前記第2導体部と、当該一対の第2導体部に挟まれる基材表面とによって溝部が形成されている請求項1に記載のプリント配線基板。
- 前記半田接合部は、前記基材に積層された導体層を被覆するソルダーレジストの開口部から当該導体層の一部が露出することで形成されており、
一の前記第2導体部と当該第2導体部の両側を挟む前記ソルダーレジスト表面によって溝部が形成されている請求項1に記載のプリント配線基板。 - プリント配線基板の表面のうち、前記第2導体部表面及び当該第2導体部周囲の少なくとも何れかの部位に、上方に向けて開放された孔部が形成されている請求項1から3の何れか一項に記載のプリント配線基板。
- 前記基材には、当該基材を厚さ方向に貫通するスルーホールが設けられており、
前記第1導体部は、前記スルーホールの周囲を囲んで形成されている請求項1から4の何れか一項に記載のプリント配線基板。 - プリント配線基板に実装される電子部品の半田付け方法であって、
前記プリント配線基板は、基材に設けられて前記電子部品を半田接合するための半田接合部であって、半田ペーストを塗布するための第1導体部と、前記第1導体部から外方に向けて互いに平行かつ線状に延伸する複数の第2導体部とを有する半田接合部を備え、
前記第1導体部に半田ペーストを供給する工程と、
前記電子部品を前記プリント配線基板に搭載した状態で加熱するリフロー工程と、を有し、
前記リフロー工程において、溶融した半田ペーストの一部を前記第1導体部から前記第2導体部に流動させることを特徴とする半田付け方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130136A JP2013254870A (ja) | 2012-06-07 | 2012-06-07 | プリント配線基板及び半田付け方法 |
US13/908,865 US20130327563A1 (en) | 2012-06-07 | 2013-06-03 | Printed wiring board and soldering method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130136A JP2013254870A (ja) | 2012-06-07 | 2012-06-07 | プリント配線基板及び半田付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013254870A true JP2013254870A (ja) | 2013-12-19 |
Family
ID=49714384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012130136A Pending JP2013254870A (ja) | 2012-06-07 | 2012-06-07 | プリント配線基板及び半田付け方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130327563A1 (ja) |
JP (1) | JP2013254870A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135529A (ja) * | 2016-01-27 | 2017-08-03 | セイコーエプソン株式会社 | 原子発振器 |
JP2019029565A (ja) * | 2017-08-01 | 2019-02-21 | 株式会社東芝 | プリント配線基板 |
CN109526152A (zh) * | 2017-09-19 | 2019-03-26 | 松下知识产权经营株式会社 | 部件安装方法以及部件安装基板的制造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014060211A (ja) * | 2012-09-14 | 2014-04-03 | Omron Corp | 基板構造、半導体チップの実装方法及びソリッドステートリレー |
US9564697B2 (en) * | 2014-11-13 | 2017-02-07 | Lear Corporation | Press fit electrical terminal having a solder tab shorter than PCB thickness and method of using same |
US9942993B2 (en) * | 2014-12-26 | 2018-04-10 | DISH Technologies L.L.C. | Method for back-drilling a through-hole onto a printed circuit board (PCB) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260794A (ja) * | 1996-03-19 | 1997-10-03 | Tokin Corp | 電子回路用基板 |
JP2009194205A (ja) * | 2008-02-15 | 2009-08-27 | Canon Inc | プリント配線板及びはんだ付け方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091737A (ja) * | 1998-09-11 | 2000-03-31 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
JP3610496B2 (ja) * | 2002-07-30 | 2005-01-12 | オリオン電機株式会社 | プリント基板及び電子部品のハンダ付け構造 |
-
2012
- 2012-06-07 JP JP2012130136A patent/JP2013254870A/ja active Pending
-
2013
- 2013-06-03 US US13/908,865 patent/US20130327563A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260794A (ja) * | 1996-03-19 | 1997-10-03 | Tokin Corp | 電子回路用基板 |
JP2009194205A (ja) * | 2008-02-15 | 2009-08-27 | Canon Inc | プリント配線板及びはんだ付け方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135529A (ja) * | 2016-01-27 | 2017-08-03 | セイコーエプソン株式会社 | 原子発振器 |
JP2019029565A (ja) * | 2017-08-01 | 2019-02-21 | 株式会社東芝 | プリント配線基板 |
CN109526152A (zh) * | 2017-09-19 | 2019-03-26 | 松下知识产权经营株式会社 | 部件安装方法以及部件安装基板的制造方法 |
JP2019054178A (ja) * | 2017-09-19 | 2019-04-04 | パナソニックIpマネジメント株式会社 | 部品実装方法および部品実装基板の製造方法 |
JP7022888B2 (ja) | 2017-09-19 | 2022-02-21 | パナソニックIpマネジメント株式会社 | 部品実装方法および部品実装基板の製造方法 |
CN109526152B (zh) * | 2017-09-19 | 2023-09-26 | 松下知识产权经营株式会社 | 部件安装方法以及部件安装基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130327563A1 (en) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142119B2 (ja) | 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造 | |
JP2013254870A (ja) | プリント配線基板及び半田付け方法 | |
KR101138599B1 (ko) | 실장 구조체 | |
JP2014192476A (ja) | プリント基板の半田実装方法及び半田実装構造 | |
WO2014171890A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
JP2006140327A (ja) | 配線基板およびこれを用いた電子部品の実装方法 | |
KR20110077042A (ko) | 인쇄회로기판조립체의 제조방법 | |
JP2011222742A (ja) | プリント基板及びその製造方法、電子部品の実装方法 | |
JP2011254050A (ja) | プリント基板の製造方法 | |
JP2011254050A5 (ja) | プリント基板の製造方法及びプリント基板 | |
JP2011108814A (ja) | 面実装電子部品の接合方法及び電子装置 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
JP6570728B2 (ja) | 電子装置およびその製造方法 | |
JP2021125552A (ja) | プリント回路板及びその製造方法並びにプリント配線板 | |
JP2017152459A (ja) | 基板及び半導体装置の基板実装方法 | |
JP2006237367A (ja) | プリント配線板 | |
JP7455078B2 (ja) | プリント配線板 | |
JP5168156B2 (ja) | Bga搭載用基板 | |
US20110174525A1 (en) | Method and Electronic Assembly to Attach a Component to a Substrate | |
WO2013136575A1 (ja) | プリント配線板及び回路基板 | |
JP2006120940A (ja) | 電子部品実装基板、加熱装置及びシールドケース装着方法 | |
JP2005129927A (ja) | 接合材料ステンシル | |
JP2013219284A (ja) | 電子部品実装基板の製造方法 | |
JP2005327895A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160524 |