JP2011254050A5 - プリント基板の製造方法及びプリント基板 - Google Patents

プリント基板の製造方法及びプリント基板 Download PDF

Info

Publication number
JP2011254050A5
JP2011254050A5 JP2010128821A JP2010128821A JP2011254050A5 JP 2011254050 A5 JP2011254050 A5 JP 2011254050A5 JP 2010128821 A JP2010128821 A JP 2010128821A JP 2010128821 A JP2010128821 A JP 2010128821A JP 2011254050 A5 JP2011254050 A5 JP 2011254050A5
Authority
JP
Japan
Prior art keywords
hole
circuit board
printed circuit
via hole
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010128821A
Other languages
English (en)
Other versions
JP2011254050A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010128821A priority Critical patent/JP2011254050A/ja
Priority claimed from JP2010128821A external-priority patent/JP2011254050A/ja
Publication of JP2011254050A publication Critical patent/JP2011254050A/ja
Publication of JP2011254050A5 publication Critical patent/JP2011254050A5/ja
Pending legal-status Critical Current

Links

Description

この発明は、電子部品がリフロー半田付けにより実装されるプリント基板の製造方法及びプリント基板に関し、特に、ビアホールの接続の信頼性を向上させたプリント基板の製造方法及びプリント基板に関するものである。
この発明は上記のような問題点を解消するためになされたもので、ビアホールの電気的接続の信頼性を向上させたプリント基板の製造方法及びプリント基板を提供することを目的とする。
この発明に係るプリント基板の製造方法は、絶縁基板の両面に配線パターンが形成され、両面の配線パターンを接続するビアホールを有し、表面実装部品をリフロー半田付けによって実装するプリント基板の製造方法において、ビアホールは、絶縁基板を貫通する貫通穴と、貫通穴の両端開口部の絶縁基板面に形成されたビアホールランドと、貫通穴の内面に形成されて両ビアホールランドを電気的に接続するめっき層とを備えており、ビアホールランドの表面に、貫通穴を覆って、めっき層を除く貫通穴の容積とほぼ同量のクリーム半田を塗布し、リフロー半田付けの工程でクリーム半田を溶融させてビアホールの貫通穴に流入させ、貫通穴のほぼ全体に半田を充填するものである。
また、この発明に係るプリント基板は、絶縁基板の両面に配線パターンが形成され、両面の配線パターンを接続するビアホールを有し、両面の実装部品をリフロー半田付けによって実装するプリント基板において、ビアホールは、絶縁基板を貫通する貫通穴と、貫通穴の両端開口部の絶縁基板面に形成されたビアホールランドと、貫通穴の内面に形成されて両ビアホールランドを電気的に接続するめっき層とを備えており、 貫通穴のほぼ全体に半田が充填されているものである。
この発明のプリント基板の製造方法によれば、絶縁基板に表面実装部品をリフロー半田付けによって実装するプリント基板の製造方法において、ビアホールランドの表面に、貫通穴を覆って、めっき層を除く貫通穴の容積とほぼ同量のクリーム半田を塗布し、リフロー半田付けの工程でクリーム半田を溶融させてビアホールの貫通穴に流入させ、貫通穴のほぼ全体に半田を充填するようにしたので、充填した半田と両面のビアホールランド及びめっき層とが一体となって電気的接続がなされた状態となるため、ビアホールの電気的接続の信頼性が向上する。
また、この発明のプリント基板によれば、貫通穴のほぼ全体に半田が充填されているので、上記と同様の効果を得ることができる。
また、ビアホールランドの表面へのクリーム半田の塗布は、絶縁基板の両面に形成されたビアホールランドのそれぞれに塗布するようにしたので、貫通穴の径やアスペクト比によっては片面からのみでは貫通穴内部に半田が充填しにくいような場合でも、内部まで充填することができる。
更にまた、この発明のプリント基板によれば、貫通穴のほぼ全体に半田が充填されているので、ビアホールの電気的接続の信頼性が向上する。

Claims (4)

  1. 絶縁基板の両面に配線パターンが形成され、前記両面の前記配線パターンを接続するビアホールを有し、表面実装部品をリフロー半田付けによって実装するプリント基板の製造方法において、
    前記ビアホールは、前記絶縁基板を貫通する貫通穴と、前記貫通穴の両端開口部の前記絶縁基板面に形成されたビアホールランドと、前記貫通穴の内面に形成されて前記両ビアホールランドを電気的に接続するめっき層とを備えており、
    前記ビアホールランドの表面に、前記貫通穴を覆って、前記めっき層を除く前記貫通穴の容積とほぼ同量のクリーム半田を塗布し、
    前記リフロー半田付けの工程で前記クリーム半田を溶融させて前記ビアホールの前記貫通穴に流入させ、前記貫通穴のほぼ全体に半田を充填することを特徴とするプリント基板の製造方法。
  2. 請求項1記載のプリント基板の製造方法にいて、
    前記ビアホールランドの表面への前記クリーム半田の塗布は、前記表面実装部品をパッドに半田付けするためのクリーム半田を印刷する印刷工程で、メタルマスクを用いて前記パッドへの印刷と同時に印刷により塗布することを特徴とするプリント基板の製造方法。
  3. 請求項1又は請求項2記載のプリント基板の製造方法にいて、
    前記ビアホールランドの表面への前記クリーム半田の塗布は、前記絶縁基板の両面に形成された前記ビアホールランドのそれぞれに塗布することを特徴とするプリント基板の製造方法。
  4. 絶縁基板の両面に配線パターンが形成され、前記両面の前記配線パターンを接続するビアホールを有し、前記両面の実装部品をリフロー半田付けによって実装するプリント基板において、
    前記ビアホールは、前記絶縁基板を貫通する貫通穴と、前記貫通穴の両端開口部の前記絶縁基板面に形成されたビアホールランドと、前記貫通穴の内面に形成されて前記両ビアホールランドを電気的に接続するめっき層とを備えており、
    前記貫通穴のほぼ全体に半田が充填されていることを特徴とするプリント基板。
JP2010128821A 2010-06-04 2010-06-04 プリント基板の製造方法 Pending JP2011254050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010128821A JP2011254050A (ja) 2010-06-04 2010-06-04 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010128821A JP2011254050A (ja) 2010-06-04 2010-06-04 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011254050A JP2011254050A (ja) 2011-12-15
JP2011254050A5 true JP2011254050A5 (ja) 2013-07-18

Family

ID=45417719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010128821A Pending JP2011254050A (ja) 2010-06-04 2010-06-04 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2011254050A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126651A (ja) * 2016-01-14 2017-07-20 日本精機株式会社 回路基板及び回路基板の製造方法
JP7184933B2 (ja) * 2019-02-14 2022-12-06 株式会社日立産機システム 電力変換装置
JP2021052941A (ja) * 2019-09-27 2021-04-08 株式会社平和 遊技機
CN110933873A (zh) * 2019-11-25 2020-03-27 江门市鼎峰照明电子科技有限公司 一种双面电路板的制造方法
CN115553072A (zh) * 2020-05-08 2022-12-30 康宁股份有限公司 用于过孔的倾斜的覆盖层及制造其的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673497A (en) * 1979-11-20 1981-06-18 Matsushita Electric Ind Co Ltd Method of fabricating bothhside printed circuit board
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
JPH098423A (ja) * 1995-06-16 1997-01-10 Murata Mfg Co Ltd 回路基板およびその製造方法
JPH11112144A (ja) * 1997-10-07 1999-04-23 Hitachi Cable Ltd 積層型配線基板の製造方法
JP2001168511A (ja) * 1999-12-07 2001-06-22 Toshiba Corp Bga実装方法
JP2001210958A (ja) * 2000-01-26 2001-08-03 Nec Corp 多層プリント配線板のスルーホール補強方法

Similar Documents

Publication Publication Date Title
WO2013171965A1 (ja) 配線基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011254050A5 (ja) プリント基板の製造方法及びプリント基板
JP2013171976A (ja) プリント配線板の製造方法及びプリント配線板
KR20110077042A (ko) 인쇄회로기판조립체의 제조방법
US20130327563A1 (en) Printed wiring board and soldering method
US20110094788A1 (en) Printed circuit board with insulating areas
JP2011254050A (ja) プリント基板の製造方法
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP2013065811A (ja) プリント回路基板及びその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2014045190A (ja) 印刷回路基板の製造方法
JP5836863B2 (ja) 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板
US8918990B2 (en) Method of forming a solderless printed wiring board
JP2012227349A (ja) 電子部品の実装方法
JPWO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
CN105208775B (zh) 一种防止bga焊接连锡的pcb设计方法
JP5067283B2 (ja) 部品実装方法
KR101292594B1 (ko) 금속 댐이 형성된 임베디드 인쇄회로기판 및 그 제조 방법
JP2926902B2 (ja) プリント配線基板
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2017143099A (ja) 配線構造体、回路基板及び配線構造体の製造方法
JP2011061010A (ja) 部品内蔵モジュールの製造方法
JP2021125552A (ja) プリント回路板及びその製造方法並びにプリント配線板
WO2013136575A1 (ja) プリント配線板及び回路基板