KR20110077042A - 인쇄회로기판조립체의 제조방법 - Google Patents

인쇄회로기판조립체의 제조방법 Download PDF

Info

Publication number
KR20110077042A
KR20110077042A KR1020090133496A KR20090133496A KR20110077042A KR 20110077042 A KR20110077042 A KR 20110077042A KR 1020090133496 A KR1020090133496 A KR 1020090133496A KR 20090133496 A KR20090133496 A KR 20090133496A KR 20110077042 A KR20110077042 A KR 20110077042A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
component
printed circuit
circuit board
Prior art date
Application number
KR1020090133496A
Other languages
English (en)
Other versions
KR101608745B1 (ko
Inventor
박민영
문영준
한현주
허균
장경운
홍상일
백동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090133496A priority Critical patent/KR101608745B1/ko
Priority to US12/926,923 priority patent/US8327534B2/en
Publication of KR20110077042A publication Critical patent/KR20110077042A/ko
Application granted granted Critical
Publication of KR101608745B1 publication Critical patent/KR101608745B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

솔더를 사용하지 않고 인쇄회로기판에 부품을 부착하는 인쇄회로기판조립체 제조방법을 개시한다. 이를 위해 잉크젯 프린팅 방식으로 도전체를 포함하는 제1잉크와 절연체를 포함하는 제2잉크를 도포하여 인쇄회로기판을 형성하고, 형성된 인쇄회로기판 위에 부품의 전극과 도전층이 접촉하도록 부품을 안착하고 고온에서 경화시킴으로써 인쇄회로기판조립체를 생성한다.

Description

인쇄회로기판조립체의 제조방법{Method of Making Printed Circuit Board Assembly}
잉크젯 프린팅 방식을 이용하여 인쇄회로기판조립체를 제조하는 방법에 관한 것이다.
최근 전자제품의 소형화 추세에 따라 반도체 등의 소자들의 집적화가 이루어지고 있고, 이에 따라 얇고 집적도가 높은 인쇄회로기판(Printed Circuit Board : PCB)의 제작이 요구되고 있다. 인쇄회로기판은 에칭을 이용한 리소그래피(Lithography) 기법으로 주로 제조된다. 이는 판 위에 도전막을 올려 놓아, 도전막 중에서 불필요한 부분을 식각하여 회로 이외의 도전막 부분은 부식액으로 용해 제거하여 필요한 도전 배선만을 남김으로써 도전성 도전 배선을 형성하는 방법이다.
또한, 최근 집적도를 향상시키기 위하여 다층 인쇄회로기판이 제조되고 있다. 다층 인쇄회로기판을 제조하기 위해서는 다층 기판간의 도통을 위하여 관통홀 및 비아홀 형서을 위한 드릴공정과 기판을 적층하는 공정, 부품 접합을 위하여 솔더링을 하는 등의 복잡한 공정이 필요하다. 인쇄회로기판과 부품을 접합하기 위하 여 솔더링을 하는 경우에는 솔더(solder)가 녹으면서 퍼지는 공간을 여분으로 배치해야 하므로 부품 자체의 크기보다 큰 크기로 부품을 배치 공간을 설계해야 하므로 소형화에 한계가 있다.
베이스판에 잉크젯 프린팅 방식으로 도전층과 절연층을 형성하여 인쇄회로기판을 생성하고, 생성된 인쇄회로기판에 부품을 안착시켜 경화시킴으로써 인쇄회로기판조립체를 제조하는 방법을 개시한다.
이를 위해 본 발명의 일측면에 의한 인쇄회로기판조립체의 제조방법은 베이스판 위에 회로패턴을 형성하도록 도전체를 포함하는 제1잉크를 도포하여 도전층을 형성하고, 도전층이 형성된 베이스판 위에 부품의 전극이 도전층과 접촉하도록 부품을 안착하고, 도전층을 경화시킴으로써 부품을 도전층이 형성된 베이스판에 접합한다.
이때, 도전층은 잉크젯 프린팅 방식으로 베이스판 위에 제1잉크를 도포함으로써 형성될 수 있으며, 도전층을 경화시키는 것은 도전층에 고온의 열을 가함으로써 수행될 수 있다.
또한, 부품을 안착하기 전에 도전층이 형성된 베이스판에 절연체를 포함하는 제2잉크를 도포하여 절연층을 형성하는 것을 더 포함할 수 있다.
이때, 절연층은 잉크젯 프린팅 방식으로 잉크를 도포함으로써 형성될 수 있고, 절연층을 경화시키도록 절연층에 고온의 열을 가하는 것을 더 포함할 수 있으며, 절연층의 높이를 도전층의 높이와 같거나 작게 형성시킬 수 있다.
또한, 본 발명의 다른 일측면에 의한 인쇄회로기판조립체의 제조방법은 베이 스판 위에 회로패턴을 형성하도록 도전체를 포함하는 제1잉크를 도포하여 제1도전층을 형성하고, 제1도전층이 형성된 베이스판에 절연체를 포함하는 제2잉크를 도포하여 절연층을 형성하고, 제1도전층과 절연층이 형성된 베이스판에 제1잉크를 도포하여 제1도전층과 부품을 전기적으로 도통시키기 위한 제2도전층을 형성하고, 제1도전층과 절연층 및 제2도전층이 형성된 베이스판 위에 부품의 전극이 제2도전층과 접촉하도록 부품을 안착하고, 제2도전층을 경화시킴으로써 부품을 제1도전층과 절연층 및 제2도전층이 형성된 베이스판에 접합할 수 있다.
이때, 제1도전층 또는 절연층 또는 제2도전층은 잉크젯 프린팅 방식으로 잉크를 도포함으로써 형성될 수 있고, 제2도전층을 경화시키는 것은 제2도전층에 고온의 열을 가함으로써 수행될 수 있다.
또한, 제1도전층 또는 절연층을 경화시키도록 제1도전층 또는 절연층에 고온의 열을 가하는 것을 더 포함할 수 있으며, 절연층의 높이는 제1도전층의 높이와 같거나 작게 형성시킬 수 있다.
위와 같은 구성으로 솔더를 사용하는 경우에 비해 더 집적도가 높은 인쇄회로기판조립체를 제조할 수 있게 된다. 또한, 솔더를 사용하지 않음으로써 솔더를 공급하기 위한 공정 등의 복잡한 공정이 불필요하게 되며 비용을 절감할 수 있는 효과가 발생한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법의 잉크젯 프린팅 방식으로 베이스판(10)에 회로패턴을 형성하는 것을 나타내는 사시도이다.
도 1에는 베이스판(10)과 잉크젯 헤더(20)가 도시되어 있다. 베이스판(10)은 보통 금속판(Metal plate)로 형성되며, 후술되는 제1잉크(30)와 제2잉크(40)으로 레이어층을 형성하여 인쇄회로기판(Printed Circuit Board : PCB)를 완성하는 기초가 된다. 잉크젯 헤더(20)는 제어부(미도시)로부터 요구되는 원하는 패턴으로 잉크를 도포하는 역할을 수행한다. 이하 도 2a 내지 도 2f 및 도 3a 내지 도 3i를 바탕으로 인쇄회로기판조립체의 제조방법에 대해 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 단층 인쇄회로기판에 부품(60)을 접합하는 공정을 나타내는 도면이다.
도 2a는 베이스판(10) 위에 회로패턴을 형성하도록 잉크젯 헤더(20)로 도전체를 포함하는 제1잉크(30)를 도포하여 도전층을 형성하는 것을 나타낸다. 제1잉크(30)는 은이나 구리와 같은 도전체와 폴리머 등과 같은 물질이 혼합되어 점성과 유동성이 있는 액체 상태의 물질이다. 잉크젯 헤더(20)는 앞에서 설명한 바와 같이 제어부(미도시)로부터 요구되는 원하는 패턴으로 제1잉크(30)를 도포하여 도전층을 형성한다.
도 2b는 도 2a에서 형성된 도전층에 부품(60)의 전극(50)이 도전층과 접촉하도록 부품(60)을 안착하고, 도전층을 경화시킴으로써 부품(60)을 도전층이 형성된 베이스판(10)에 접합하는 것을 나타낸다. 도전층을 경화시키는 것은 약 200도 정도의 고온의 열을 가함으로써 수행된다. 고온의 열을 가하면 도전층에서 일부 기화성 물질이 기화되고 폴리머 물질 등이 경화되게 된다. 이렇게 제1잉크(30)로 형성된 도전층이 경화되면 그 내부의 은과 같은 도전체에 의해서 전기를 도통시킬 수 있는 회로패턴이 형성된다. 즉, 별도의 솔더링과 같은 작업 없이 제1잉크(30)로 형성되는 도전층이 경화될 때 생기는 접착성을 이용하여 매우 간단한 공정으로 부품(60)을 인쇄회로기판에 접합시킬 수 있게 되는 것이다.
도 2b에서는 베이스판(10) 위에 제1잉크(30)로 형성된 절연층 위에 바로 부품(60)을 접합하는 것을 도시하였지만, 부품(60)을 안착하기 전에 제2잉크(40)로 절연층을 더 형성할 수도 있으며, 도전층과 부품을 전기적으로 도통시킬 수 있도록 하는 도전층을 추가로 형성시킬 수 도 있다. 이를 도 2c 내지 도 2f를 참조하여 상세히 설명한다.
도 2c는 도 2a의 공정 후에 제1잉크(30)로 형성된 도전층 주위의 빈 곳에 절연체를 포함하는 제2잉크(40)를 도포하여 절연층을 형성하는 것을 나타낸다. 제2잉크(40)는 절연성을 가지는 절연체로 이루어지며, 점성과 유동성이 있는 액체 상태의 물질이다. 잉크젯 헤더(20)는 제어부(미도시)로부터 요구되는 원하는 부분에 제2잉크(40)를 도포하여 절연층을 형성한다. 도 2c에서는 절연층 주위의 빈 곳 모두에 도전층과 같은 높이로 제2잉크(40)를 도포하여 절연층을 형성한 것을 예시하였지만, 설계 사양에 따라서 제2잉크(40)를 도전층의 일부분만 덮도록 할 수도 있으며, 도전층보다 더 높게 도포할 수도 있다. 하지만, 전기적으로 도통할 수 있도록 하는 도전층을 부품(60)과 더 잘 연결시킬 수 있도록 하기 위하여 제2잉크(40)로 형성되는 절연층은 도전층과 같은 높이 또는 더 낮은 높이로 도포하는 것이 일반적 이다. 이와 같은 과정으로 베이스판(10) 위에 도전층과 절연층으로 이루어지는 제1레이어층이 형성된다.
도 2d에는 이렇게 제1레이어층이 형성된 베이스판(10)에 부품(60)을 안착하는 것을 나타낸다. 이때, 설계 사양에 따라서 부품(60)의 전극(50)이 도전층의 원하는 부분과 접촉하도록 부품(60)을 제1레이어층이 형성된 베이스판(10)에 안착시킨다. 부품(60)이 베이스판(10)에 안착되면 위에서 언급한 바와 같이 도전층에 약 200도 정도의 고온의 열을 가하여 도전층을 경화시킴으로써 부품(60)을 베이스판(10)에 접합시킨다. 이렇게 도전층과 절연층을 포함하는 제1레이어층이 형성된 경우에는 도전층과 절연층에 동시에 고온의 열을 가함으로써 절연층도 동시에 경화시키는 것이 일반적이다.
도 2d에 도시된 바와 같이 제1레이어층이 형성된 베이스판(10)에 바로 부품(60)을 접합시킬 수도 있지만, 복잡한 회로패턴을 형성하도록 도전층이 형성된 경우나 부품(60)의 사이즈 등의 문제로 인하여 제1레이어층에 형성된 도전층에 부품(60)의 전극(50)을 연결시키기 어려운 경우에는 제1레이어층 위에 제1잉크(30)를 도포하여 도전층을 추가로 형성시킬 수도 있다. 이를 도 2e 및 도 2f를 참조하여 설명한다.
도 2e에는 도 2c에서 형성된 제1레이어층이 형성된 베이스판(10) 위에 제1잉크(30)를 도포하여 도전층을 추가로 형성하는 것을 나타낸다. 도 2e에서 볼 수 있듯이 부품(60)을 안착시키는 데 필요한 부분 즉, 좌측에서 첫 번째, 세 번째, 다섯 번째, 여섯 번째의 도전층에만 제1잉크(30)을 도포하여 도전층을 추가로 형성시킨 것을 볼 수 있다. 이렇게 도전층이 추가로 형성되면 도 2f에 도시된 바와 같이 부품(60)의 전극(50)이 추가로 형성된 도전층과 접촉하도록 부품(60)을 제1레이어층 및 추가로 형성된 도전층을 포함하는 베이스판(10)에 안착시킨다. 이렇게 부품(60)이 안착되면 약 200도 정도의 고온의 열을 가하여 도전층을 경화시킴으로써 부품(60)을 베이스판(10)에 접합시킨다. 이때, 부품(60)을 안착시키기 전에 제1레이어층에 고온의 열을 가하여 경화시킨 다음 부품(60)을 안착시킨 후 추가로 형성된 도전층에 고온의 열을 가하여 경화시킴으로써 부품(60)을 베이스판(10)에 접합할 수도 있으며, 부품(60)을 안착시킨 후 제1레이어층과 추가로 형성된 도전층 모두에 고온의 열을 가하여 경화시킴으로써 부품(60)을 베이스판(10)에 접합할 수도 있다. 지금까지 단층 인쇄회로기판에 부품을 접합하는 공정에 대해서 설명하였다. 이하 다층 인쇄회로기판에 부품을 접합하는 공정에 대해서 설명한다.
도 3a 내지 도 3i는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 다층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 도면이다.
도 3a 내지 도 3c는 앞에서 도 2a, 도 2c, 도 2e에서 설명한 것과 같은 공정을 나타내므로 설명을 생략하기로 한다. 도 3d는 도 3c의 공정 후에 제1잉크(30)로 형성된 도전층 주위의 빈 곳에 절연체를 포함하는 제2잉크(40)를 도포하여 절연층을 형성하는 것을 나타낸다. 이렇게 절연층을 형성하면 앞에서 형성된 제1레이어층 위에 제2레이어층이 형성된다.
도 3e와 도 3f는 앞에서 형성된 제2레이어층 위에 도전층과 절연층을 형성하여 제3레이어층을 형성하는 것을 나타낸다. 즉, 요구되는 설계사양에 따라서 제2레 이어층의 도전층과 도통되도록 제1잉크(30)를 도포하여 도전층을 형성하고, 도전층 주위의 빈 곳에 제2잉크(40)를 도포하여 절연층을 형성시킨다.
이렇게 베이스판(10) 위에 제1레이어층, 제2레이어층 및 제3레이어층이 형성되면 바로 부품(60)을 접합시키거나 추가로 도전층을 형성하여 부품(60)을 접합시킬 수 있다. 먼저 도 3g에서는 제3레이어층이 형성된 베이스판(10) 위에 바로 부품(60)을 안착시키는 것을 나타낸다. 도 2b에서 설명한 바와 같이 제3레이어층의 도전층에 부품(60)의 전극(50)이 도전층과 접촉하도록 부품(60)을 안착하고, 도전층을 경화시킴으로써 부품(60)을 도전층과 절연층이 형성된 베이스판(10)에 접합시킨다. 도전층을 경화시키는 것은 약 200도 정도의 고온의 열을 가함으로써 수행된다. 물론, 도전층과 절연층에 동시에 고온의 열을 가함으로써 도전층과 절연층을 동시에 경화시킬 수도 있다. 제1레이어층, 제2레이어층, 제3레이어층을 형성시켜 3층의 레이어를 형성시킨 경우에는 각 레이어층을 형성시킨 후 바로 경화시키는 작업을 수행할 수도 있으며, 제3레이어층까지 형성한 후 부품(60)을 안착 후에 한꺼번에 경화시킬 수도 있다.
도 3h와 도 3i는 제1레이어층, 제2레이어층 및 제3레이어층이 형성된 베이스판(10) 위에 추가로 도전층을 형성시킨 다음 부품(60)을 접합하는 것을 나타낸다. 도 2e 및 도 2f에서 설명한 바와 같이 부품(60)을 안착시키는 데 필요한 부분 즉, 좌측에서 첫 번째, 세 번째, 다섯 번째, 여섯 번째의 절연층에만 제1잉크(30)를 도포하여 도전층을 추가로 형성시킨 것을 볼 수 있다. 이렇게 도전층이 추가로 형성되면 부품(60)의 전극(50)이 추가로 형성된 도전층과 접촉하도록 부품(60)을 제1레 이어층, 제2레이어층, 제3레이어층 및 추가로 형성된 도전층을 포함하는 베이스판(10)에 안착시킨다. 이렇게 부품(60)이 안착되면 앞에서 설명한 바와 동일한 방식으로 경화 작업을 거쳐 부품(60)을 베이스판(10)에 접합시킨다. 다음 도 4와 도 5의 순서도를 참조하여 인쇄회로기판조립체의 제조방법을 전체적으로 설명한다.
도 4는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 단층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 순서도이다.
먼저, 베이스판(10) 위에 회로패턴을 형성하도록 잉크젯 헤더(20)로 도전체를 포함하는 제1잉크(30)를 도포하여 도전층을 형성시킨다.(100) 베이스판(10)에 도전층이 형성되면, 절연층에 부품(60)의 전극(50)의 도전층과 접촉하도록 부품(60)을 안착시킨다.(120) 도전층이 형성된 베이스판(10)에 부품(60)을 안착하면, 도전층을 경화시킴으로써 부품(60)을 도전층이 형성된 베이스판(10)에 접합시킨다.(140) 이와 같은 과정으로 인쇄회로기판에 부품(60)을 접합함으로써 인쇄회로기판조립체를 완성시킨다.(160) 물론, 앞에서 설명한 것처럼 베이스판(10) 위에 제1잉크(30)로 형성된 절연층 위에 바로 부품(60)을 접합할 수도 있지만, 부품(60)을 안착하기 전에 제2잉크(40)로 절연층을 더 형성할 수도 있으며, 도전층과 부품을 전기적으로 도통시킬 수 있도록 하는 도전층을 추가로 더 형성시킬 수도 있다.
도 5는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 다층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 순서도이다.
특히, 도 5는 제1레이어층, 제2레이어층, 제3레이어층을 포함하는 3층 인쇄회로기판에 부품을 접합하는 공정을 나타낸다. 먼저, 베이스판(10) 위에 회로패턴 을 형성하도록 잉크젯 헤더(20)로 도전체를 포함하는 제1잉크(30)를 도포하여 도전층을 형성시킨다.(200) 베이스판(10)에 도전층이 형성되면, 절연체를 포함하는 제2잉크(40)를 도포하여 절연층을 형성시킨다.(210) 이렇게 베이스판(10) 위에 제1레이어층이 형성되면 위와 같은 방식으로 도전체를 포함하는 제1잉크(30)를 도포하여 도전층을 형성하고(220), 절연체를 포함하는 제2잉크(40)를 도포하여 절연층을 형성하여(230) 제2레이어층을 완성한다. 제2레이어층이 완성되면 같은 방식으로 도전체를 포함하는 제1잉크(30)를 도포하여 도전층을 형성하고(240), 절연체를 포함하는 제2잉크(40)를 도포하여 절연층을 형성하여(250) 제3레이어층을 완성한다. 제3레이어층이 완성되면 부품(60)의 전극(50)이 제3레이어층의 도전층과 접촉하도록 부품(60)을 안착시킨다.(260) 부품(60)이 안착되면 도전층을 경화시킴으로써 부품(60)을 베이스판(10)에 접합시킨다.(270) 도 4에서 언급한 바와 같이 부품(60)을 안착하기 전에 추가로 도전층을 형성할 수도 있음은 물론이다. 이와 같은 과정으로 인쇄회로기판에 부품(60)을 접합함으로써 인쇄회로기판조립체를 완성시킨다.(280)
위와 같은 구성으로 솔더를 사용하는 경우와 비교하여 더 집적도가 높은 인쇄회로기판조립체를 제조할 수 있게 된다. 또한, 솔더를 사용하지 않음으로써 솔더를 공급하기 위한 공정 등의 복잡한 공정이 불필요하게 되며 비용을 절감할 수 있는 효과가 발생한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법의 잉크젯 프린팅 방식으로 베이스판에 회로패턴을 형성하는 것을 나타내는 사시도이다.
도 2a 내지 2f는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 단층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 도면이다.
도 3a 내지 도 3i는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 다층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 도면이다.
도 4는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 단층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 순서도이다.
도 5는 본 발명의 일실시예에 의한 인쇄회로기판조립체의 제조방법에 의한 다층 인쇄회로기판에 부품을 접합하는 공정을 나타내는 순서도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 베이스판 20 : 잉크젯 헤더
30 : 제1잉크 40 : 제2잉크
50 : 전극 60 : 부품

Claims (12)

  1. 베이스판 위에 회로패턴을 형성하도록 도전체를 포함하는 제1잉크를 도포하여 도전층을 형성하고,
    상기 도전층이 형성된 베이스판 위에 부품의 전극이 상기 도전층과 접촉하도록 상기 부품을 안착하고,
    상기 도전층을 경화시킴으로써 상기 부품을 상기 도전층이 형성된 상기 베이스판에 접합하는 인쇄회로기판조립체의 제조방법.
  2. 제1항에 있어서,
    상기 도전층은 잉크젯 프린팅 방식으로 상기 베이스판 위에 상기 제1잉크를 도포함으로써 형성되는 인쇄회로기판조립체의 제조방법.
  3. 상기 도전층을 경화시키는 것은 상기 도전층에 고온의 열을 가함으로써 수행되는 인쇄회로기판조립체의 제조방법.
  4. 제1항에 있어서,
    상기 부품을 안착하기 전에 상기 도전층이 형성된 상기 베이스판에 절연체를 포함하는 제2잉크를 도포하여 절연층을 형성하는 것을 더 포함하는 인쇄회로기판조립체의 제조방법.
  5. 제4항에 있어서,
    상기 절연층은 잉크젯 프린팅 방식으로 잉크를 도포함으로써 형성되는 인쇄회로기판조립체의 제조방법.
  6. 제4항에 있어서,
    상기 절연층을 경화시키도록 상기 절연층에 고온의 열을 가하는 것을 더 포함하는 인쇄회로기판조립체의 제조방법.
  7. 제4항에 있어서,
    상기 절연층의 높이를 상기 도전층의 높이와 같거나 작게 형성시키는 인쇄회로기판조립체의 제조방법.
  8. 베이스판 위에 회로패턴을 형성하도록 도전체를 포함하는 제1잉크를 도포하여 제1도전층을 형성하고,
    상기 제1도전층이 형성된 상기 베이스판에 절연체를 포함하는 제2잉크를 도포하여 절연층을 형성하고,
    상기 제1도전층과 상기 절연층이 형성된 상기 베이스판에 상기 제1잉크를 도포하여 상기 제1도전층과 부품을 전기적으로 도통시키기 위한 제2도전층을 형성하고,
    상기 제1도전층과 상기 절연층 및 상기 제2도전층이 형성된 상기 베이스판 위에 상기 부품의 전극이 상기 제2도전층과 접촉하도록 상기 부품을 안착하고,
    상기 제2도전층을 경화시킴으로써 상기 부품을 상기 제1도전층과 상기 절연층 및 상기 제2도전층이 형성된 상기 베이스판에 접합하는 인쇄회로기판조립체의 제조방법.
  9. 제8항에 있어서,
    상기 제1도전층 또는 상기 절연층 또는 상기 제2도전층은 잉크젯 프린팅 방식으로 잉크를 도포함으로써 형성되는 인쇄회로기판조립체의 제조방법.
  10. 제8항에 있어서,
    상기 제2도전층을 경화시키는 것은 상기 제2도전층에 고온의 열을 가함으로써 수행되는 인쇄회로기판조립체의 제조방법.
  11. 제8항에 있어서,
    상기 제1도전층 또는 상기 절연층을 경화시키도록 상기 제1도전층 또는 상기 절연층에 고온의 열을 가하는 것을 더 포함하는 인쇄회로기판조립체의 제조방법.
  12. 제8항에 있어서,
    상기 절연층의 높이는 상기 제1도전층의 높이와 같거나 작게 형성시키는 인 쇄회로기판조립체의 제조방법.
KR1020090133496A 2009-12-30 2009-12-30 인쇄회로기판조립체의 제조방법 KR101608745B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090133496A KR101608745B1 (ko) 2009-12-30 2009-12-30 인쇄회로기판조립체의 제조방법
US12/926,923 US8327534B2 (en) 2009-12-30 2010-12-17 Method of fabricating printed circuit board assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133496A KR101608745B1 (ko) 2009-12-30 2009-12-30 인쇄회로기판조립체의 제조방법

Publications (2)

Publication Number Publication Date
KR20110077042A true KR20110077042A (ko) 2011-07-07
KR101608745B1 KR101608745B1 (ko) 2016-04-05

Family

ID=44185737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133496A KR101608745B1 (ko) 2009-12-30 2009-12-30 인쇄회로기판조립체의 제조방법

Country Status (2)

Country Link
US (1) US8327534B2 (ko)
KR (1) KR101608745B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10426041B2 (en) 2014-10-23 2019-09-24 Samsung Electronics Co., Ltd Method of manufacturing printed-circuit board assembly

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3020258A1 (en) 2013-07-09 2016-05-18 Koninklijke Philips N.V. Method for manufacturing a printed circuit board assembly based on printed electronics and printed circuit board assembly
EP3090609B1 (en) 2014-01-02 2017-06-28 Philips Lighting Holding B.V. Method for manufacturing a non-planar printed circuit board assembly
US10414092B2 (en) 2015-02-09 2019-09-17 Voltera Inc. Interchangeable fabrication head assembly
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
US10842026B2 (en) 2018-02-12 2020-11-17 Xerox Corporation System for forming electrical circuits on non-planar objects
CN111972052B (zh) * 2018-04-12 2024-02-06 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN111010821A (zh) * 2019-12-31 2020-04-14 广州京写电路板有限公司 一种满足焊盘位置高精度要求的印制电路板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176394B (zh) * 2005-03-14 2012-10-10 株式会社理光 多层布线结构及其制造方法
JP2007035911A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
KR100704918B1 (ko) 2005-09-26 2007-04-09 삼성전기주식회사 다층기판의 형성방법 및 다층기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10426041B2 (en) 2014-10-23 2019-09-24 Samsung Electronics Co., Ltd Method of manufacturing printed-circuit board assembly

Also Published As

Publication number Publication date
US20110154661A1 (en) 2011-06-30
KR101608745B1 (ko) 2016-04-05
US8327534B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR20110077042A (ko) 인쇄회로기판조립체의 제조방법
KR100503399B1 (ko) 전력 소자용 지지 기판과 냉각체를 구비하는 장치 및 그 제조 방법
US20100202126A1 (en) Stacked Mounting Structure and Method of Manufacturing Stacked Mounting Structure
JP2014524671A (ja) 回路基板
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
JP2001332866A (ja) 回路基板及びその製造方法
JP2008060182A (ja) 車載用電子回路装置
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR20080061816A (ko) 인쇄회로기판 및 그의 제조방법
US20110094788A1 (en) Printed circuit board with insulating areas
WO2012161218A1 (ja) 配線板および配線板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN103635032A (zh) 一种印刷电路基板的制备方法
JP2014011288A (ja) 配線基板およびそれを用いた電子装置
WO2013038468A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
KR100657406B1 (ko) 다층 인쇄회로기판 제조방법
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
JP5639356B2 (ja) 半導体装置の製造方法
WO2022160459A1 (zh) 一种电路板及其制造方法、电子装置
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006156438A (ja) 電子部品搭載装置の製造方法及び電子部品搭載装置
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법
JP2023156805A (ja) プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体
JP2003110220A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 4