JP2017143099A - 配線構造体、回路基板及び配線構造体の製造方法 - Google Patents

配線構造体、回路基板及び配線構造体の製造方法 Download PDF

Info

Publication number
JP2017143099A
JP2017143099A JP2016021819A JP2016021819A JP2017143099A JP 2017143099 A JP2017143099 A JP 2017143099A JP 2016021819 A JP2016021819 A JP 2016021819A JP 2016021819 A JP2016021819 A JP 2016021819A JP 2017143099 A JP2017143099 A JP 2017143099A
Authority
JP
Japan
Prior art keywords
conductive paste
wiring pattern
wiring
wiring structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016021819A
Other languages
English (en)
Inventor
通昌 高橋
Michimasa Takahashi
通昌 高橋
勝敏 北川
Katsutoshi Kitagawa
勝敏 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016021819A priority Critical patent/JP2017143099A/ja
Publication of JP2017143099A publication Critical patent/JP2017143099A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線パターンの厚みを十分に確保可能な配線構造体、回路基板及び配線構造体の製造方法の提供を目的とする。【解決手段】本発明に係る配線構造体10、及び配線構造体10を備えた回路基板50は、絶縁性基材11(本発明の「絶縁層」に相当する。)の表面に配線パターン20が積層されていて、その配線パターン20が、銅箔21(本発明の「金属箔」に相当する。)と、銅箔21の上に配置されている導電性ペースト27が固化してなる導電性ペースト固化層25とを有している。【選択図】図1

Description

本発明は、絶縁層上に配線パターンが配置されている配線構造体、回路基板及び配線構造体の製造方法に関する。
従来、この種の配線構造体として、配線パターンが絶縁層上に印刷される導電性ペーストを焼成して形成されるものが知られている(例えば、特許文献1参照)。
特開2006−269557号公報([0035]、図6)
しかしながら、上述した従来の配線構造体では、配線パターンの厚みを十分に確保することが困難であると推考される。
本発明に係る配線構造体は、絶縁層と、前記絶縁層の表面に積層される配線パターンと、を有する配線構造体であって、前記配線パターンは、金属箔と、前記金属箔の上に配置された導電性ペーストが固化してなる導電性ペースト固化層とを有する。
本発明の第1実施形態に係る回路基板の側断面図 回路基板の側断面拡大図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す説明図 回路基板の製造工程を示す側断面図 回路基板の使用図 本発明の第2実施形態に係る回路基板の側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 変形例に係る回路基板の側断面図
[第1実施形態]
以下、第1実施形態では本発明の「配線構造体」を備えた回路基板50及びその製造方法を図1〜図7に基づいて説明する。図1には本実施形態の回路基板50の断面構造が示されている。
図1に示すように、回路基板50は絶縁性基材11(本発明の「絶縁層」に相当する。)と、その上面に形成される配線パターン20とを有している。絶縁性基材11は、有機系絶縁性基材であれば使用でき、具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、BT(ビスマレイミドトリアジン)樹脂基材、FR−4、FR−5から選ばれるリジッド(硬質)の積層基材、あるいは、ポリフェニレンエーテル(PPE)フィルム、ポリイミド(PI)などのフィルムからなるフレキシブル基材から選ばれる1種であることが望ましい。なお、配線パターン20と絶縁性基材11とをあわせたものが本発明の「配線構造体10」に相当する。
配線パターン20上には、ソルダレジスト層30が積層されている。ソルダレジスト層30には複数の開口31が設けられていて、配線パターン20のうち、ソルダレジスト層30に被覆される部分が本発明の「保護領域」に相当し、ソルダレジスト層30の開口31から露出する部分が本発明の「接続領域」に相当するパッド35になっている。
ここで、図2に示すように、配線パターン20は、銅箔21(本発明の「金属箔」に相当する。)と、銅箔21の上面に積層されている導電性ペースト固化層25との2層構造になっている。配線パターン20全体の厚みは10μm〜20μmで、そのうち銅箔21の厚みが3μm〜5μmであることが好ましい。また、配線パターン20の線幅L1は30μm〜50μmであることが好ましく、配線パターン20,20同士の間隔(ピッチ)L2も30μm〜50μmであることが好ましい。
図2に示すように、導電性ペースト固化層25は、銅からなる金属粒子25Aと、合成樹脂からなり、主に金属粒子25A間を埋める樹脂部25Bとを有している。導電性ペースト固化層25の表面には微細な凹部25Cが多数形成されている。その凹部25Cは導電性ペースト固化層25に含有される金属粒子25Aの外面に沿った形状の凹みであって、樹脂部25Bによって縁取られている。つまり、導電性ペースト固化層25の表面の一部は、凹部25Cを有する樹脂部25Bによって構成されている。また、パッド35においては、導電性ペースト固化層25のうち金属粒子25Aが一面に露出している。
また、銅箔21の上面は、図2で示すように粗面となっている。これにより、銅箔21と、その上に形成されている導電性ペースト固化層25の間でアンカー効果が得られ、密着性が向上する。なお、図2中の金属粒子25A及び樹脂部25Bの形状等は、実際よりも誇張して描かれている。
本実施形態の回路基板50は、以下のようにして製造される。
(1)図3(A)に示すように、絶縁性基材11が用意される。
(2)図3(B)に示すように、絶縁性基材11の表裏の両面に、銅箔21が積層される。その後、銅箔21の上面にエッチング処理が施され、銅箔21の表面が粗化される。なお、無電解めっき処理を行い、銅箔21上に無電解めっき膜(図示せず)を形成してもよい。なお、絶縁性基材11上に予め銅箔21が積層されている銅張積層板を用いることもでき、その銅箔21は密着性改善のためにマット処理されていてもよい。また、銅箔21が絶縁性基材11の片面にのみ積層されたものであってもよい。
(3)図3(C)に示すように、銅箔21の上面の所定の位置に導電性ペースト27が印刷される。具体的には、所定の位置に開口が設けられたメタルマスクを用いて導電性ペースト27がスクリーン印刷される。このとき、導電性ペースト27は、厚みが約15μm〜約25μmであることが好ましい。これにより、配線パターン20の厚みを10μm〜20μmにすることができる。なお、導電性ペースト27は銅の金属粒子27Aを、高い濃度で粘性のある樹脂製のバインダー27Bに混ぜてペースト状にしたものである。以下、導電性ペースト27と、銅箔21のうち導電性ペースト27が積層された部分を合わせて「配線パターン形成部」という。
(4)印刷された導電性ペースト27が、200度以下の温度で焼成される。これにより、図3(D)に示す導電性ペースト固化層25が得られる。図4に示すように、焼成後に得られた導電性ペースト固化層25(図4(B)参照)は、焼成前の導電性ペースト27(図4(A)参照)と比べ、全体の厚みが小さくなっている。具体的には、加熱により導電性ペースト27のうちバインダー27Bが分解されるので、バインダー27Bが凝固した樹脂部25Bの容積が小さくなっている。また、焼成温度が200度以下の比較的低温であることにより、絶縁性基材11として耐熱性の低い基板も使用することができる。
(5)図5に示すように、エッチングレジストを用いずに行うクイックエッチング処理が施されて、配線パターン形成部以外の銅箔21(図5における領域R1)が除去され、配線パターン20が形成される。このとき、銅箔21の配線パターン形成部上に形成されている導電性ペースト固化層25が、マスクの役割を果たしている。
また、クイックエッチング処理により、導電性ペースト固化層25のうち表面に露出する金属粒子25Aの一部(図5における領域R2)は除去されてしまうものの、樹脂部25Bが露出したところで導電性ペースト固化層25の浸食を防ぐことができる。なお、これにより、導電性ペースト固化層25の表面の一部が、金属粒子25Aの外面の形の凹部25Cが形成された樹脂部25Bで覆われている構成となる。
(6)図6に示すように、絶縁性基材11の上面にソルダレジスト層30が積層される。
(7)絶縁性基材11の上面のソルダレジスト層30の所定箇所にパッド用の開口31が形成され、絶縁性基材11の上面に設けられた配線パターン20のうち開口31から露出した部分がパッド35になる(図1参照)。開口31が形成されるとき、導電性ペースト固化層25の表面を覆う樹脂部25Bも共に除去されるので、導電性ペースト固化層25のうち金属粒子25Aをパッド35から露出させることができる(図2参照)。以上で回路基板50が完成する。
本実施形態の回路基板50の構造及び製造方法に関する説明は以上である。次に回路基板50の作用効果を、回路基板50の使用例と共に説明する。本実施形態の回路基板50は、例えば、以下のようにして使用される。即ち、図7に示すように、回路基板50のパッド35上に、それら各パッドの大きさに合った半田バンプ36が形成される。そして、例えば、パッド35群と同様の配置のパッド群を下面に有する電子部品80が、半田バンプ36上に搭載されて半田付けされる。なお、電子部品80と各パッド35との間をワイヤボンディングで接続してもよい。
ここで、一般的に、導電性ペーストは流動性により厚く盛ることが難しいため、導電性ペーストからなる配線パターンの厚みを十分に確保することは難しいと考えられる。これに対して本実施形態の回路基板50では、配線パターン20が、導電性ペースト27が固化してなる導電性ペースト固化層25の下に銅箔21を有しているため、従来よりも配線パターン20の厚みを十分に確保することができる。また、導電性ペースト27は、上述したように焼成によって体積が減少するが、銅箔21は焼成による体積減少が起こらないため、このことによっても、従来よりも配線パターン20に厚みをもたせることができる。また、銅箔21を有することや配線パターン20が厚くなることにより、従来よりも配線パターン20の抵抗を小さくすることもできる。
また、配線パターン20を形成するために配線パターン形成部以外の銅箔21を除去する処理を、クイックエッチング処理により行うので、エッチングレジストの形成及び除去等の工程が発生しない。
なお、クイックエッチング処理により、導電性ペースト固化層25が銅箔21と同じ分除去されることが懸念されるが、導電性ペースト固化層25では、表面の金属粒子25Aが除去されて樹脂部25Bが露出すると、その部分ではそれ以上の浸食が防がれるので、導電性ペースト固化層25の体積減少が抑えられる。また、導電性ペースト固化層25の表面を樹脂部25Bが覆う構成となっても、配線パターン20の上に積層されるソルダレジスト層30等に開口31を形成するときに、その樹脂部25Bも共に除去することができ、金属粒子25Aを露出させることができる。
[第2実施形態]
本実施形態の回路基板50Vは、絶縁性基材11の両面に配線パターン20Aが形成されている点、それら配線パターン20A,20Aを接続するビア29Aが設けられている点、ビルドアップ層61,61が積層されている点が第1実施形態と異なる。以下、上述した相違点を中心に本実施形態の回路基板50Vについて図8〜図11に基づいて説明する。
図8に示すように、回路基板50Vは、コア基板60の表裏の両面にビルドアップ層61,61、ソルダレジスト層30,30を有する構造になっている。コア基板60は、絶縁性基材11の表側の面であるF面11Fと裏側の面であるB面11Bとに配線パターン20A,20Aを有している。
コア基板60の表裏の両面に形成されているビルドアップ層61,61は、コア基板60側から順番に、絶縁樹脂層12、配線パターン20Bを積層してなる。なお、絶縁性基材11及び絶縁樹脂層12,12が本発明の「絶縁層」に相当する。
配線パターン20A,20Bは、第1実施形態における配線パターン20と同様に、銅箔21と銅箔21上に積層された導電性ペースト27が固化してなる導電性ペースト固化層25とを有している。なお、銅箔21上には無電解めっき膜28が形成されている
絶縁性基材11には、複数のビアホール11H(本発明の「貫通孔」に相当する。)が設けられている。ビアホール11Hは、絶縁性基材11のF面11F側からB面11Bに向かって徐々に縮径したテーパー形状をなしている。
ビア29Aは各ビアホール11H内に充填された導電性ペースト27が固化してなり、それらビア29AによってF面11Fの配線パターン20AとB面11Bの配線パターン20Aとの間が接続されている。具体的には、各ビア29Aは、F面11F側では配線パターン20Aのうち銅箔21を貫通して、導電性ペースト固化層25に接続され、B面11B側では配線パターン20Aのうち銅箔21に接続されている。なお、各ビア29Aと、銅箔21及び絶縁性基材11との間には無電解めっき膜28が形成されている。
絶縁性基材11と同様に、各絶縁樹脂層12,12にも、複数のビアホール12H,12Hが設けられている。それらビアホール12H,12Hは、コア基板60側に向かって徐々に縮径したテーパー状になっている。そして、各ビアホール12H,12H内に充填された導電性ペースト27が固化して複数のビア29B,29Bがそれぞれ形成され、それらビア29Bによって絶縁性基材11上の配線パターン20Aと、絶縁樹脂層12上の配線パターン20Bとの間が接続されている。具体的には、各ビア29Bは、絶縁性基材11上に形成されている配線パターン20A上に配置され、絶縁樹脂層12上の配線パターン20Bのうち銅箔21を貫通して、導電性ペースト固化層25に接続されている。なお、各ビア29Bと、銅箔21、絶縁樹脂層12及び配線パターン20Aと、の間には無電解めっき膜28が形成されている。
本実施形態の回路基板50Vは、以下のようにして製造される。
(1)図9(A)に示すように、絶縁性基材11の表裏の両面に、銅箔21が積層される。
(2)次いで、図9(B)に示すように、絶縁性基材11のF面11F側から例えばCO2レーザが照射されてビアホール11Hが穿孔される。ビアホール11Hは、B面側に向かって徐々に縮径したテーパー状をなしている。また、F面11Fに積層されている銅箔21と絶縁性基材11を貫通し、絶縁性基材11のB面11B側に形成されている銅箔21が露出する。
(3)図9(C)に示すように、無電解めっき処理が行われて、銅箔21上とビアホール11Hの内面に無電解めっき膜28が形成される。
(4)図9(D)に示すように、ビアホール11H内に導電性ペースト27がスクリーン印刷により充填される。このとき導電性ペースト27の上面が銅箔21の上面と略面一になるように導電性ペースト27が充填される。
(5)図10(A)に示すように、絶縁性基材11の表裏の両面に積層される各銅箔21,21上の所定の位置、及びビアホール11H内に充填されている導電性ペースト27上に導電性ペースト27が印刷され、配線パターン形成部が設けられる。その後、導電性ペースト27が200度以下の温度で焼成され、ビア29Aと導電性ペースト固化層25が得られる。このとき、導電性ペースト27を全体的に厚めに印刷すると共に、焼成時に平板プレスを用いることで、ビアホール11H上に局所的な窪みを出来難くすることが好ましい。なお、導電性ペースト27を、本実施形態のように、両面同時に印刷・焼成してもよいし、片面ずつ印刷・焼成してもよい。もちろん片面ずつ印刷して、同時に焼成してもよい。また、ビアホール11H内に充填された導電性ペースト27の焼成と、配線パターン形成部に形成された導電性ペースト27の焼成とを2回に分けておこなってもよい。
(6)次いで、エッチングレジストを用いずに行うクイックエッチング処理が施されて、配線パターン形成部以外の銅箔21が除去される。これにより、絶縁性基材11の両面に導電性ペースト固化層25と銅箔21とからなる配線パターン20A,20Aが形成されているコア基板60が得られる(図10(B)参照)。
(7)図10(C)に示すように、コア基板60の両面に絶縁樹脂層12,12及び銅箔21,21がそれぞれ積層される。
(8)図10(D)に示すように、各絶縁樹脂層12,12に、コア基板60側に向かって徐々に縮径したテーパー状のビアホール12H,12Hが形成される。そして、銅箔21,21の上面とビアホール12H,12Hの内面に無電解めっき処理が行われ、無電解めっき膜28,28が形成される。なお、ビアホール12Hが形成されるとき、配線パターン20Aのうち導電性ペースト固化層25の表面を覆う樹脂部25Bも共に除去される。これにより、導電性ペースト固化層25のうち金属粒子25Aをビアホール12Hに向けて露出させることができるので、配線パターン20Aと後述するビア29Bとの接続が良好となる。
(9)次に、各ビアホール12H,12Hに、導電性ペースト27が充填されると共に、各絶縁樹脂層12,12に積層された各銅箔21,21上の所定の位置、及びビアホール12H内に充填されている導電性ペースト27上に導電性ペースト27が印刷され、配線パターン形成部が設けられる。その後、図11(A)に示すように、200度以下の温度で焼成され、ビア29B,29Bと導電性ペースト固化層25が得られる。このとき、ビア29Aを形成するときと同様に、導電性ペースト27を全体的に厚めに印刷すると共に、焼成時に平板プレスを用いることで、ビアホール11H上に局所的な窪みを出来難くすることが好ましい。なお、ビア29Bの形成及び配線パターン20Bの形成に際し、導電性ペースト27を、本実施形態のように、両面同時に印刷・焼成してもよいし、片面ずつ印刷・焼成してもよい。もちろん片面ずつ印刷して、同時に焼成してもよい。
(10)次いで、エッチングレジストを用いずに行うクイックエッチング処理が施されて、配線パターン形成部以外の銅箔21が除去される。これにより、絶縁樹脂層12の両面に導電性ペースト固化層25と銅箔21とからなる配線パターン20B,20Bが形成され、ビルドアップ層61,61が得られる(図11(B)参照)。
(11)図11(C)に示すように、各ビルドアップ層61,61上にソルダレジスト層30,30が積層される。
(12)次いで、ソルダレジスト層30の所定箇所にパッド用の開口31が形成され、絶縁樹脂層12の上面に設けられた配線パターン20Bのうち開口31から露出した部分がパッド35になる(図8参照)。開口31が形成されるとき、導電性ペースト固化層25の表面を覆う樹脂部25Bも共に除去されるので、導電性ペースト固化層25のうち金属粒子25Aをパッド35から露出させることができる。以上で回路基板50Vが完成する。
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態では、導電性ペースト固化層25及び導電性ペースト27に含有される金属粒子25A,27Aとして銅が用いられているが、銀を用いてもよいし、銅合金や銀合金を用いてもよい。
(2)上記実施形態では、銅箔21の上面が粗面となっているが、粗面でなくてもよい。
(3)上記実施形態では、ビア29A,29Bは、導電性ペースト27が固化してなるが、めっき充填により形成されてもよい。
(4)上記実施形態の回路基板50Vでは、コア基板60の両面に積層されているビルドアップ層61,61が1層ずつであったが、2層以上積層されてもよい。
(5)図12で示すように、絶縁基材11に形成されている中間括れ形状の導電用貫通孔11ZAに導電性ペースト27が固化してなるスルーホール導電導体29AZが形成され、それらスルーホール導電導体29AZが、その上方及び下方の配線パターン20Aのうち銅箔21を貫通して導電性ペースト固化層25に接続する構成としてもよい。
10 配線構造体
11 絶縁性基材(絶縁層)
11H,12H ビアホール(貫通孔)
12 絶縁樹脂層(絶縁層)
20 配線パターン
21 銅箔
25 導電性ペースト固化層
27 導電性ペースト
28 無電解めっき膜
29A,29B ビア
30 ソルダレジスト層
50,50V 回路基板
60 コア基板
61 ビルドアップ層

Claims (18)

  1. 絶縁層と、
    前記絶縁層の表面に積層される配線パターンと、を有する配線構造体であって、
    前記配線パターンは、
    金属箔と、前記金属箔の上に配置された導電性ペーストが固化してなる導電性ペースト固化層とを有する。
  2. 請求項1に記載の配線構造体であって、
    前記配線パターンの厚みは10μm以上である。
  3. 請求項1又は2に記載の配線構造体であって、
    前記金属箔の厚みは3〜5μmである。
  4. 請求項1乃至3のうち何れか1の請求項に記載の配線構造体であって、
    前記導電性ペーストは銅又は銀を含み、
    前記金属箔は銅箔である。
  5. 請求項1乃至4のうち何れか1の請求項に記載の配線構造体であって、
    前記絶縁層を貫通する貫通孔と、
    前記貫通孔に充填された導電性ペーストが固化してなるビアとを有する。
  6. 請求項5に記載の配線構造体であって、
    前記ビアは、前記配線パターンの前記金属箔を貫通して前記配線パターンを構成する前記導電性ペースト固化層に接続されている。
  7. 請求項5に記載の配線構造体であって、
    前記ビアは前記配線パターンの前記金属箔に接続されている。
  8. 請求項5に記載の配線構造体であって、
    前記絶縁層の両面に1対の配線パターンが対向配置され、
    前記ビアの一端は、一方の前記配線パターンの前記金属箔を貫通して前記導電性ペースト固化層に接続されると共に、
    前記ビアの他端は、他方の前記配線パターンの前記金属箔に接続されている。
  9. 請求項1乃至8のうち何れか1の請求項に記載の配線構造体であって、
    前記金属箔の上面は粗面である。
  10. 請求項1乃至9のうち何れか1の請求項に記載の配線構造体であって、
    前記配線パターンを構成する前記導電性ペースト固化層と前記金属箔との間に無電解めっき膜を有する。
  11. 請求項1乃至10のうち何れか1の請求項に記載の配線構造体であって、
    前記配線パターンを構成する前記導電性ペースト固化層は、表面に複数の凹部が形成されている。
  12. 請求項1乃至11のうち何れか1の請求項に記載の配線構造体であって、
    前記配線パターンを構成する前記導電性ペースト固化層の表面には、複数の凹部が形成されている保護領域と、前記保護領域に囲まれて、金属粒子が一面に露出する接続領域とが形成されている。
  13. 請求項1乃至12のうち何れか1の請求項に記載の配線構造体を備えた回路基板。
  14. 絶縁層の表面に積層された金属箔上に導電性ペーストを印刷して配線パターン形成部を設けることと、
    前記導電性ペーストを固化させて導電性ペースト固化層を形成することと、
    前記配線パターン形成部以外の金属箔をエッチングにより除去して配線パターンを形成すること、を含む配線構造体の製造方法。
  15. 請求項14に記載の配線構造体の製造方法であって、
    前記導電性ペーストを200度以下の温度で固化させる。
  16. 請求項14又は15に記載の配線構造体の製造方法であって、
    前記エッチングは前記配線パターン形成部上にエッチングレジストを形成せずに行う。
  17. 請求項14乃至16のうち何れか1の請求項に記載の配線構造体の製造方法であって、
    さらに、前記絶縁層の表裏に前記配線パターンを形成することと、
    前記絶縁層に貫通孔を設けることと、
    前記貫通孔に前記導電性ペーストを充填して、表裏の前記配線パターンを接続するビアを形成することと、を行う。
  18. 請求項17に記載の配線構造体の製造方法であって、
    前記配線パターンを構成する導電性ペーストの固化と、前記ビアを構成する導電性ペーストの固化とを同時に行う。
JP2016021819A 2016-02-08 2016-02-08 配線構造体、回路基板及び配線構造体の製造方法 Pending JP2017143099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016021819A JP2017143099A (ja) 2016-02-08 2016-02-08 配線構造体、回路基板及び配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016021819A JP2017143099A (ja) 2016-02-08 2016-02-08 配線構造体、回路基板及び配線構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2017143099A true JP2017143099A (ja) 2017-08-17

Family

ID=59627865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016021819A Pending JP2017143099A (ja) 2016-02-08 2016-02-08 配線構造体、回路基板及び配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2017143099A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US11291110B2 (en) 2018-12-13 2022-03-29 Murata Manufacturing Co., Ltd. Resin substrate and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643534B (zh) * 2018-02-07 2018-12-01 欣興電子股份有限公司 線路板結構及其製作方法
US11291110B2 (en) 2018-12-13 2022-03-29 Murata Manufacturing Co., Ltd. Resin substrate and electronic device

Similar Documents

Publication Publication Date Title
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
TW200403016A (en) Multilayer wiring board, method of manufacturing the wiring board and substrate meterial for the wiring board
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JPWO2013014838A1 (ja) 配線基板
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP2016219478A (ja) 配線基板及びその製造方法
JP2015185564A (ja) プリント配線板及びプリント配線板の製造方法
JP2013048205A (ja) 配線基板の製造方法
JP2004311849A (ja) 配線基板およびその製造方法
JP2010238692A (ja) 多層配線基板、及びそれを用いた半導体装置
CN106888552B (zh) 印刷电路板及其制造方法
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP2017143099A (ja) 配線構造体、回路基板及び配線構造体の製造方法
TWI450656B (zh) 電路板及其製作方法
JP2015060981A (ja) プリント配線板
JP5432800B2 (ja) 配線基板の製造方法
JP4396493B2 (ja) 配線基板の製造方法
JP2012160559A (ja) 配線基板の製造方法
TW200522835A (en) Process for manufacturing a wiring substrate
JP2002076636A (ja) 配線基板及び配線基板の製造方法
JP3955799B2 (ja) 配線基板の製造方法
JP5621311B2 (ja) 回路基板の製造方法
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법