JP2001121490A - 表面実装部品用プリント配線板の製造方法 - Google Patents

表面実装部品用プリント配線板の製造方法

Info

Publication number
JP2001121490A
JP2001121490A JP29803699A JP29803699A JP2001121490A JP 2001121490 A JP2001121490 A JP 2001121490A JP 29803699 A JP29803699 A JP 29803699A JP 29803699 A JP29803699 A JP 29803699A JP 2001121490 A JP2001121490 A JP 2001121490A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
pin
mounting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29803699A
Other languages
English (en)
Inventor
Shuichi Furuichi
修一 古市
Hideo Nakanishi
秀雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP29803699A priority Critical patent/JP2001121490A/ja
Publication of JP2001121490A publication Critical patent/JP2001121490A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Punching Or Piercing (AREA)

Abstract

(57)【要約】 【課題】 打ち抜き金型を用いたスリット加工によって
形成した両端部を覆うように表面実装用電極をメッキ法
で形成したプリント配線板を構成材料とした表面実装部
品の実装に際しての、マンハッタン現象を防止して、実
装不良を削減することができる、表面実装部品用プリン
ト配線板の製造方法を提供する。 【解決手段】 スリット加工の際に使用するパンチピン
14が、パンチピン14の先端中央部にスリット加工す
る幅よりも狭い幅の突出部18を備え、この突出部18
とスリット加工面形成用の側端17との間に段部16を
設けている段付きピンであることを特徴とする製造方
法。また、前記段付きピンの段部6が前記側端17側か
ら前記突出部18側に向けて、段付きピン先端とは逆方
向に傾斜する段部6であることを特徴とする製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線板等
に表面実装する表面実装部品の製造に使用するプリント
配線板の製造方法に関するものである。
【0002】
【従来の技術】従来、プリント配線板等に表面実装する
表面実装部品の1種として、プリント配線板を構成材料
として使用したチップLED等の表面実装部品が知られ
ている。このような表面実装部品1には、図5に示すよ
うに、基板2の対向する端部に、夫々の端部3A、3B
を覆うように表面実装用電極4A、4Bがメッキ法で形
成されているプリント配線板5が使用される。そして、
表面実装部品1の構造としては、プリント配線板5の上
面に半導体素子6を装着し、半導体素子6とプリント配
線板5の電極とはボンディングワイヤ7で接続し、さら
に、半導体素子6とボンディングワイヤ7をモールド樹
脂8で封止している構造のものが知られている。そし
て、表面実装部品1の実装については、リフロー処理を
施して、表面実装部品1の両端の電極4A、4Bを母基
板(マザーボード)の導体回路にはんだ付けすることで
行っている。
【0003】上記表面実装部品1の製造に際しては、量
産性を考慮して、打ち抜き金型を用いて、基板に抜き落
とし加工(スリット加工)を行って、図1に示すように
対向する端部3A、3Bを形成し、さらに形成した両端
部3A、3Bを覆うように表面実装用電極4A、4Bを
メッキ法で形成する方法が採用されている。この方法の
場合、表面実装部品複数個分のプリント配線板を1枚の
基板に一括して形成しておき、一体化した状態になって
いる複数のプリント配線板の夫々に半導体素子の実装、
封止を行った後、基板にダイシング加工を施して、一個
一個に分離した表面実装部品が製造される。
【0004】
【発明が解決しようとする課題】上記の方法で製造され
た表面実装部品の実装は、通常、母基板のはんだ面にマ
ウントした表面実装部品を母基板と共にコンベヤにより
搬送させながら、リフロー処理を行ってはんだ付けする
方法がとられる。しかし、このリフロー処理の際の熱伝
導の微妙なばらつきにより、図6に示すように、表面実
装部品1の一方の端部3Bが持ち上がってしまい、片方
の端部3Aのみしか母基板10の導体回路11上のはん
だ12と接合されていない、いわゆるマンハッタン現象
が発生することがあった。そして、このマンハッタン現
象が発生したものは実装不良となり、歩留まりの低下を
招いているのが現状である。
【0005】本発明は、上記の事情に鑑みてなされたも
のであり、打ち抜き金型を用いたスリット加工によって
形成した基板の対向する端部夫々を覆うように表面実装
用電極をメッキ法で形成して製造したプリント配線板を
構成材料としている表面実装部品の実装に際しての、上
記マンハッタン現象を防止して、実装不良を削減するこ
とができる、表面実装部品用プリント配線板の製造方法
を提供することをその課題としている。
【0006】
【課題を解決するための手段】請求項1に係る発明は、
打ち抜き金型を用いたスリット加工によって形成した基
板の対向する端部夫々を覆うように表面実装用電極をメ
ッキ法で形成する表面実装部品用プリント配線板の製造
方法において、前記スリット加工の際に使用するパンチ
ピンが、パンチピンの先端中央部にスリット加工する幅
よりも狭い幅の突出部を備え、この突出部とスリット加
工面形成用の側端との間に段部を設けている段付きピン
であることを特徴とする表面実装部品用プリント配線板
の製造方法である。
【0007】この請求項1に係る発明では、スリット加
工の際に使用するパンチピンが、パンチピンの先端中央
部にスリット加工する幅よりも狭い幅の突出部を備え、
この突出部とスリット加工面形成用の側端との間に段部
を設けている段付きピンであるので、突出部のないパン
チピンを使用した場合に比べて、電極を形成する両端部
の形状が均一化する。
【0008】請求項2に係る発明は、前記段付きピンの
段部が前記側端側から前記突出部側に向けて、段付きピ
ン先端とは逆方向に傾斜する段部であることを特徴とす
る請求項1記載の表面実装部品用プリント配線板の製造
方法である。
【0009】この請求項2に係る発明では、断面形状が
略凸字状であり、その段部が側端側から突出部側に向け
て、段付きピン先端とは逆方向に傾斜する段部である段
付きピンを使用するので、電極を形成する両端部の形状
がより均一化する。
【0010】
【発明の実施の形態】本発明の実施形態を図面を参照し
ながら説明する。図1はスリット加工を施した基板2の
平面図である。例えば両面銅張積層板を基板2として準
備し、この銅張積層板に対して打ち抜き金型を用いてス
リット加工を施して、図1に示すように、抜き落とし部
13を基板2から抜き落とす。このスリット加工によ
り、図5に示す表面実装部品用プリント配線板5の端部
3A、3Bが図1に示す位置に形成されることになる。
次に、この抜き落とし部13を形成した基板2に対し、
メッキ加工、回路形成加工を施して、図5に示す端部3
A、3Bを覆う表面実装用電極4A、4Bを形成して、
基板2に多数個の表面実装部品用プリント配線板5を形
成する。なお、必要に応じて、表面実装用電極4A、4
Bには金メッキ等を施すことができる。次に、基板2と
してまだ一体化されている、分離前の複数個のプリント
配線板5に、図5に示す半導体素子6を実装した後、ボ
ンディングワイヤ7で半導体素子6とプリント配線板5
とを接続し、さらに、モールド樹脂8で封止する加工を
施す。次いで、上記の加工を終えたものにダイシング加
工を施して、図5に示すチップLED等の一個一個の表
面実装部品1を得る。図1における破線はこのダイシン
グ加工を施す位置を示している。
【0011】上記の加工工程中の打ち抜き金型を用いて
スリット加工する工程を説明する断面図が図2であり、
打ち抜き金型(金型セット)が備えるパンチピン14と
ダイ15によって、基板2に抜き落とし部を形成する。
この図2ではパンチピン14の先端の断面形状が略凸字
状をしているものを示している。なお、図2において、
12はパンチピン14の動きをガイドする金型セットの
上部を示している。
【0012】そして、パンチピン14の先端形状につい
ては、図3(A)のように段部16が水平段部である形
状、図3(B)のように段部16が側端17側から突出
部18側に向けて、段付きピン先端とは逆方向に傾斜す
る段部16である形状、図3(C)のように突出部18
の先端に断面略V字状の溝を形成している形状のものを
請求項1に係る発明で使用する形状として例示できる。
なお、図3の(A)、(B)、(C)は、パンチピンの
先端形状を示す側面図である。この図3に示すパンチピ
ンのように、パンチピンの先端中央部にスリット加工す
る幅よりも狭い幅の突出部18を備え、この突出部18
とスリット加工面形成用の側端17との間に段部16を
設けている段付きピンを使用した場合には、突出部のな
いパンチピン(図4に先端形状を示す。)を使用した場
合に比べて、電極を形成する両端部3A、3Bの基板形
状が均一化するという利点がある。そのため、図3
(A)、図3(B)、図3(C)に示すパンチピンを使
用した場合には、表面実装部品の実装に際して、母基板
のはんだ面にマウントした表面実装部品を母基板と共に
コンベヤにより搬送させながら、リフロー処理を行って
はんだ付けする場合に、リフロー処理の際の熱伝導のば
らつきが小さくなるためと推定されるが、いわゆるマン
ハッタン現象が発生しにくくなる。従って、図3に示す
パンチピンを使用した場合には、マンハッタン現象を防
止して、実装不良を削減することができるようになる。
【0013】また、図3(B)、図3(C)に示すパン
チピンを使用した場合には、電極を形成する両端部の形
状がより均一化するため、マンハッタン現象を防止し
て、実装不良を削減する効果がより確実に達成される。
【0014】以下、実施例に基づいて本発明を説明す
る。 (実施例、比較例)絶縁基板の厚みが0.2mmである
両面銅張積層板(ガラス布基材ビスマレイミド系樹脂使
用)を基板として使用し、パンチピンの幅を0.7mm
(図1における抜き落とし部13の幅に相当)、パンチ
ピッチ2.7mmで、スリット加工を施し、外形寸法が
87mm×55mmの抜き落とし部13を形成した基板
2を得た。このスリット加工を行う際のパンチピンの先
端形状として、実施例1では図3(A)に示す形状のも
のを、実施例2では図3(B)に示す形状のものを、実
施例3では図3(C)に示す形状のものを、比較例では
図4に示す形状のものを夫々使用した。
【0015】次いで、この抜き落とし部13を形成した
基板2に対し、パネルメッキ加工、回路形成加工、金メ
ッキ加工を施して、図5に示す端部3A、3Bを覆う表
面実装用電極4A、4Bを形成して、基板2としてまだ
一体化されている、分離前の複数個のプリント配線板5
を作成した。さらに、表面実装用電極4A、4Bを形成
した複数個のプリント配線板5の夫々に、図5に示す半
導体素子6を実装した後、ボンディングワイヤ7で半導
体素子6とプリント配線板5とを接続し、さらに、モー
ルド樹脂8で封止する加工を施し、次いで、ダイシング
加工を施して、一個一個に分離されたチップLEDを得
た。なお、一個のチップLEDにおけるプリント配線板
5の大きさは2mm×1.25mmと小さなサイズであ
る。
【0016】得られたチップLEDについて、リフロー
工程の処理を施して、表面実装部品(チップLED)の
両端の電極4A、4Bを母基板の導体回路にはんだ付け
する実装を行った。
【0017】実装を終えたチップLED各200個につ
いてマンハッタン現象発生個数を調べところ次の結果で
あった。 実施例1 マンハッタン現象発生個数:0個/200個 実施例2 マンハッタン現象発生個数:0個/200個 実施例3 マンハッタン現象発生個数:0個/200個 比較例 マンハッタン現象発生個数:4個/200個 上記の結果から、請求項1、請求項2に係る発明の実施
例ではマンハッタン現象が発生し難くなることが確認さ
れた。
【0018】
【発明の効果】上述の如く、請求項1に係る発明では、
突出部のないパンチピンを使用した場合に比べて、電極
を形成する両端部の形状が均一化する。従って、請求項
1に係る発明によれば、打ち抜き金型を用いたスリット
加工によって形成した基板の対向する端部夫々を覆うよ
うに表面実装用電極をメッキ法で形成して製造したプリ
ント配線板を構成材料としている表面実装部品の実装に
際しての、マンハッタン現象が防止され、実装不良を削
減することができる。
【0019】請求項2に係る発明では、断面形状が略凸
字状であり、その段部が側端側から突出部側に向けて、
段付きピン先端とは逆方向に傾斜する段部である段付き
ピンを使用するので、電極を形成する両端部の形状がよ
り均一化する。従って、請求項2に係る発明によれば、
より確実にマンハッタン現象が防止されて、実装不良を
より削減することができるようになる。
【図面の簡単な説明】
【図1】スリット加工を施した基板の平面図である。
【図2】本発明の実施形態における、打ち抜き金型を用
いてスリット加工する工程を説明する断面図である。
【図3】本発明の実施形態で使用するパンチピンの先端
形状を示す側面図である。
【図4】従来技術で使用するパンチピンの先端形状を示
す側面図である。
【図5】表面実装部品の構造を説明するための断面図で
ある。
【図6】表面実装部品を母基板に実装する際に生じるマ
ンハッタン現象を説明するための断面図である。
【符号の説明】
1 表面実装部品 2 基板 3A、3B 端部 4A、4B 電極 5 プリント配線板 6 半導体素子 7 ボンディングワイヤ 8 モールド樹脂 12 金型セットの上部 13 抜き落とし部 14 パンチピン 15 ダイ 16 段部 17 側端 18 突出部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 打ち抜き金型を用いたスリット加工によ
    って形成した基板の対向する端部夫々を覆うように表面
    実装用電極をメッキ法で形成する表面実装部品用プリン
    ト配線板の製造方法において、前記スリット加工の際に
    使用するパンチピンが、パンチピンの先端中央部にスリ
    ット加工する幅よりも狭い幅の突出部を備え、この突出
    部とスリット加工面形成用の側端との間に段部を設けて
    いる段付きピンであることを特徴とする表面実装部品用
    プリント配線板の製造方法。
  2. 【請求項2】 前記段付きピンの段部が前記側端側から
    前記突出部側に向けて、段付きピン先端とは逆方向に傾
    斜する段部であることを特徴とする請求項1記載の表面
    実装部品用プリント配線板の製造方法。
JP29803699A 1999-10-20 1999-10-20 表面実装部品用プリント配線板の製造方法 Pending JP2001121490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29803699A JP2001121490A (ja) 1999-10-20 1999-10-20 表面実装部品用プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29803699A JP2001121490A (ja) 1999-10-20 1999-10-20 表面実装部品用プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2001121490A true JP2001121490A (ja) 2001-05-08

Family

ID=17854302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29803699A Pending JP2001121490A (ja) 1999-10-20 1999-10-20 表面実装部品用プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2001121490A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560942B1 (ko) * 2013-12-24 2015-10-15 주식회사 포스코 버링 펀칭팁 및 이를 포함한 펀칭장치
JP2018167364A (ja) * 2017-03-30 2018-11-01 トタニ技研工業株式会社 パンチ刃

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560942B1 (ko) * 2013-12-24 2015-10-15 주식회사 포스코 버링 펀칭팁 및 이를 포함한 펀칭장치
JP2018167364A (ja) * 2017-03-30 2018-11-01 トタニ技研工業株式会社 パンチ刃

Similar Documents

Publication Publication Date Title
TWI645465B (zh) 半導體裝置及其製造方法
US7065869B2 (en) Method for plating of printed circuit board strip
JP4023971B2 (ja) チップ型半導体装置
US7354804B2 (en) Method for fabricating lead frame and method of fabricating semiconductor device using the same
JP4708915B2 (ja) 封止型プリント基板の製造方法
JP2001121490A (ja) 表面実装部品用プリント配線板の製造方法
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
US6319418B1 (en) Zig-zagged plating bus lines
US6894374B2 (en) Semiconductor package insulation film and manufacturing method thereof
US6875637B2 (en) Semiconductor package insulation film and manufacturing method thereof
JP2923012B2 (ja) プリント配線板
JP3263863B2 (ja) ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JP2001156208A (ja) 半導体パッケージの製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPH04333267A (ja) 表面実装半導体装置の製造方法
JP2006005035A (ja) 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP2006128299A (ja) 多数個取り配線基板および電子装置
JP2005093559A (ja) 半導体パッケージ及びその製造方法
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
KR20240047555A (ko) 주석도금홈으로 반도체 패키지와 기판간에 솔더층을 높게 형성하여 전기적 특성을 향상시키는 반도체 리드프레임의 리드 구조 및 가공 방법
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
KR20210123752A (ko) 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
JP3643399B2 (ja) 電子部品搭載用基板の製造方法
JP2004039709A (ja) リードフレームおよびその製造方法
JP2000012772A (ja) 集積化半導体装置の製造方法