JPH08130284A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08130284A
JPH08130284A JP26712694A JP26712694A JPH08130284A JP H08130284 A JPH08130284 A JP H08130284A JP 26712694 A JP26712694 A JP 26712694A JP 26712694 A JP26712694 A JP 26712694A JP H08130284 A JPH08130284 A JP H08130284A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
integrated circuit
circuit board
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26712694A
Other languages
English (en)
Inventor
Masao Gouki
正夫 合木
Kiwa Takamiya
喜和 高宮
Yoshiya Akanuma
慶也 赤沼
Masami Furuta
政美 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP26712694A priority Critical patent/JPH08130284A/ja
Publication of JPH08130284A publication Critical patent/JPH08130284A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Abstract

(57)【要約】 【目的】 集積回路基板の配線とリード端子を接続して
樹脂モールドで封止して成る半導体装置において、樹脂
成形工程での樹脂の流れ性を阻害しない形状のリードフ
レームを実現し、樹脂の未充填箇所の発生を無くし、歩
留まり向上を図る。 【構成】 隣接したリード同士が同電位である部位にお
いては、リード端子23は隣接する2本のリード部(柄
部)23b,23bを持ち、先端部に相互に連結した共
用固着片23aを有している。パッドダウン形の吊り上
げ屈曲部23d,23d間にもリード間スリット23e
が切込み形成されている。トランスファーモールドによ
る樹脂成形工程においては、吊り上げ屈曲部23d,2
3dが連結されておらず、樹脂の流れの障壁とはならな
いので、リード間スリット23eを通して円滑に流れ
る。このため、樹脂の行き渡りが充分となり、樹脂の未
充填部分の発生が無くなり、外観不良の発生率を減少さ
せることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、混成集積回路(ハイブ
リッドIC)等の表面実装形の半導体装置に関し、特
に、集積回路基板を樹脂パッケージで封止して成る半導
体装置に関する。
【0002】
【従来の技術】従来、混成集積回路(ハイブリッドI
C)のQFP(Quad Flat Package)パッケージ等による
表面実装構造は、図13に示す如く、半導体チップ1や
コンデンサ2等の各種電子部品を搭載した混成集積回路
の部品搭載基板(厚膜セラミック基板)3を基板保持用
の吊りリード4のアイランド(ダイパッド部)に載せて
位置決めした後、リードフレームのインナーリード(リ
ード端子)5の先端部と基板上に形成された膜配線のラ
ンド部とを金線6でボンディングを行い、トランスファ
ーモールドにより樹脂パッケージ(外囲器)7で封止し
た構造を有している。半導体チップ1と基板3の膜配線
のランド部との間も金線6でボンディングされている。
このような混成集積回路基板の樹脂パッケージの表面実
装構造にあっては、インナーリード5と基板3との電気
的接続は金線6で達成されるようになっているため、そ
のワイヤーボンディング工程前に基板3を基板保持用の
吊りリード4のアイランド上で機械的接続を行う必要が
ある。このため、吊りリード4が別部品として必須とな
ることから、樹脂パッケージの外形寸法が吊りリード4
の外形寸法に依存する場合があり、半導体装置のサイズ
小型化の障害になっていた。また、電気的接続工程(ワ
イヤーボンディング工程)以前に機械的接続工程(基板
3の吊りリード4への搭載)を別工程で行う必要がある
ため、工程数の削減が難しく、製造コスト高を招いてい
た。
【0003】上述の表面実装構造に対して、吊りリード
4を用いずに、図14に示す如く、混成集積回路の基板
3を樹脂パッケージ7で封止した表面実装構造を採用す
ることができる。各インナーリード5の先端部5aは基
板3の縁部に形成されたランド部3aに合わせて半田等
で固着接続されている。
【0004】しかしながら、インナーリード5の先端部
5aを基板3のランド部3aに半田接続した後、トラン
スファーモールドにより樹脂パッケージ7で基板3及び
リード5を封止した表面実装構造では、次のような問題
点がある。
【0005】 樹脂パッケージの外形寸法を縮小化す
る下では、リード端子5の幅寸法やリード間ピッチが縮
小化するため、半田の固着代が狭くなり、リード端子5
の固着強度(半田付け強度)が弱くなる。また、リード
間ピッチが狭いため、半田ブリッジが多発し、歩留まり
の低下を招いている。
【0006】 樹脂モールドの意義は基板の封止性と
リードの抜け止め保持にあるが、昨今では後者のリード
の抜け止め保持に力点が移りつつあり、トランスファー
モールド後は、リード端子5の先端部5aでの半田等の
固着力よりリード端子5の樹脂材の着き回りによる抜け
止め耐力の方が強くなくてはならない。しかし、リード
端子5の幅寸法が縮小化していくと、樹脂材との着き回
り部分が減少するので、リード端子の抜け止め耐力が減
少するという問題点があった。
【0007】このような問題点を解決するため、本発明
者は、隣接したリード同士が同電位である部位において
は、図15に示すような特殊形状のリードフレーム(リ
ード端子)8を提案する。このリード端子8は隣接する
2本のリード部(柄部)8b,8bを持ち、両者先端部
に相互に連結した共用固着片8aを有している。先端部
の共用固着片8aは集積回路基板3の縁部裏面を受けて
支持する基板吊り部となっており、リード端子8は連結
した吊り上げ屈曲部8cで屈曲したパッドダイン形のリ
ードフレームである。これに対し、回路基板3の縁部裏
面には共用固着片8aの合わせ代より幅広い幅広ランド
部9が形成されている。通常のリード端子は先端部まで
一様幅の1本のリード部を有しているが、上記リード端
子8は先端部にリード部8bの幅の和以上の幅寸法を持
つ共用固着片8aを有しているため、隣接のリード端子
の先端部を個別的に半田付けする場合に比し、共用固着
片8aで半田付けする方が固着代が広くなっているの
で、固着強度を高めることができる。この結果、リード
端子の接続強度が向上する。また、リード間ピッチを広
くすることができるので、半田ブリッジの発生率を減少
させることができる。
【0008】ここでまた、リード端子8の2本のリード
部(柄部)8b,8bの間にはリード間スリット8dが
切込み形成されており、リード方向に対して直交する方
向に連結部としての吊り上げ屈曲部8cが位置してい
る。この吊り上げ屈曲部8cは樹脂パッケージ7内に樹
脂封止されているため、投錨効果が発揮し、リード端子
の抜け止め耐力を増強しており、リード端子の接続強度
を高めている。
【0009】
【発明が解決しようとする課題】しかしながら、図15
に示す形状のリードフレームを有する半導体装置にあっ
ては、次のような問題点があった。
【0010】 このようなパッドダウン形のリードフ
レームで隣接リードの先端部が連結したものを用いる
と、トランスファーモールドによる樹脂成形工程におい
て、連結した吊り上げ屈曲部8cが障壁となり、樹脂の
流れ性が悪く、樹脂の未充填箇所が発生し易く、外観不
良となるものがあり、歩留まりの低下を招く。
【0011】 また、従来の集積回路基板の隅部が角
ばって突き出ているため、この部分でも樹脂の流れ性は
悪い。更に、樹脂パッケージの隅部では応力集中があ
り、クラックが発生し易く、信頼性が低下することがあ
る。
【0012】そこで上記問題点に鑑み、集積回路基板の
配線とリード端子を接続して樹脂モールドで封止して成
る半導体装置において、本発明の第1の課題は、トラン
スファーモールドによる樹脂成形工程において、樹脂の
流れ性を阻害しない形状のリードフレームを実現するこ
とにより、樹脂の未充填箇所の発生を無くし、歩留まり
の向上を図ることにあり、本発明の第2の課題は、集積
回路基板の隅歩形状を工夫することにより、樹脂の未充
填箇所の発生を無くし、歩留まりの向上を図ることにあ
る。
【0013】
【課題を解決するための手段】本発明の第1の課題を解
決するための第1の手段は、集積回路基板の配線とその
リード端子の先端部とを半田等で固着して導電接続し、
樹脂モールドで封止して成る半導体装置において、上記
リード端子の先端部が上記集積回路基板の縁部裏面を受
けて支持する基板吊り部となるパッドダウン形のリード
フレームを有し、隣接する2以上の上記リード端子の上
記基板吊り部は相互に連結した共用固着片を有してお
り、上記共用固着片を有する隣接のリード端子同士の吊
り上げ屈曲部にまでリード間スリットが切込み形成され
て成ることを特徴とする。
【0014】また本発明の第1の課題を解決するための
第2の手段は、集積回路基板の配線とそのリード端子と
を接続して樹脂モールドで封止して成る半導体装置にお
いて、上記集積回路基板に接続するリード端子とは別体
であって、上記集積回路基板の縁部裏面に固着された幅
広部及び上記幅広部から櫛歯状に延出する複数のリード
端子を備えたパッドダウン形のリードフレームを有し、
上記リードフレームの隣接する上記リード端子同士の吊
り上げ屈曲部にまでリード間スリットが切込み形成され
て成ることを特徴とする。
【0015】他方、本発明の第2の課題を解決するため
の第3の手段は、集積回路基板の配線とそのリード端子
を接続して樹脂モールドパッケージで封止して成る半導
体装置において、上記集積回路基板の隅部輪郭は角落と
し形状であることを特徴とする。ここで、角落とし形状
としてはアール(R)であっても良いし、また面取りで
あっても良い。そして、集積回路基板の隅部輪郭に臨む
上記樹脂モールドパッケージの隅部輪郭も角落とし形状
であることが望ましい。
【0016】
【作用】本発明は、共用固着片又は幅広部から櫛歯状に
延出する複数のリード端子を有するパッドダウン形のリ
ードフレームを用いてあるものの、リードフレームの隣
接するリード端子同士の吊り上げ屈曲部にまでリード間
スリットが切込み形成されている。このため、トランス
ファーモールドによる樹脂成形工程においては、吊り上
げ屈曲部が樹脂の流れの障壁とはならず、それに形成さ
れたリード間スリットを通して円滑に流れるようになっ
ているので、パッドダウン形のリードフレームの周りや
中央部分へも樹脂の行き渡りが充分となり、樹脂の未充
填部分の発生が無くなり、外観不良の発生率を減少させ
ることができる。
【0017】他方、本発明は、集積回路基板の隅部輪郭
が角落とし形状となっている。このため、トランスファ
ーモールドによる樹脂成形工程においては、隅部輪郭で
の樹脂の流れ性が向上し、この部分でも樹脂の未充填部
分の発生を無くすることができる。また同時に、樹脂モ
ールドパッケージの隅部輪郭も角落とし形状となってい
る場合は、応力集中を低減できるので、隅部でのクラッ
クの発生を無くすことができ、パッケージ信頼性が向上
する。
【0018】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
【0019】図1は本発明の実施例に係る半導体装置を
示す平面図、図2は同半導体装置の底面図、図3は図1
のA−A′線に沿って切断した状態を示す矢視図、図4
(a)は図1のB−B′線に沿って切断した状態を示す
切断図、図4(b)は図1のC−C′線に沿って切断し
た状態を示す切断図である。
【0020】本例の半導体装置の基本的な構成は、矩形
の混成集積回路基板10と、これに接続するアルミニウ
ム製のリードフレーム(タイバーを図示せず)20と、
パワー電子部品を専用的に搭載する4枚独立のリードフ
レーム31〜34と、これらを封止するためのトランス
ファーモールドにより成形した表面実装形の樹脂パッケ
ージ(QFP)40とから成る。混成集積回路基板10
はセラミック集積回路基板で、表面側に抵抗器R1,R
3〜R5,R7,R8,コンデンサC1〜C9、ダイオ
ードD2,D3を搭載すると共に、裏面側に抵抗器R
2,R6,R9,制御用半導体集積回路(IC1)チッ
プ(フリップ・チップ)15を搭載しており、厚膜配線
(図示せず)が表裏面に形成されている。W1はダイオ
ードD2のアノード(A)とボンディングパッドP5と
を接続するアルミニウム製のボンディングワイア、W2
はダイオードD3のアノード(A)とボンディングパッ
ドP7とを接続するアルミニウム製のボンディングワイ
アである。なお、混成集積回路基板10上に半導体IC
チップを搭載し、これと基板上の配線(ランド部)とを
ワイアボンディングしても良い。
【0021】この矩形の混成集積回路基板10に対して
はその三辺にQFP用リードフレーム20の多数のイン
ナーリード(リード端子)22,22′,23,2
3′,24,25の先端部が臨んでいる。数種類のリー
ド端子22,22′,23,23′,25は図3に示す
如く先端部側を下方に屈曲してから上方に戻して屈曲さ
せたスプーン状の屈曲部(パッドダウン形)となってい
る。そのうちリード端子22,22′,23,23′の
先端部は回路基板10の縁部裏面のランド部a,b,c
を受けて基板10を支持する基板吊り部22a,22′
a,23a,23′aとなっている。基板吊り部22
a,22′a,23a,23′aを半田又は導電性接着
剤で固着し、基板10に対し電気的接続と同時に機械的
接続が達成されている。このため、基板保持用の吊りリ
ードが不要となっている。従って、半導体装置の外形寸
法を制限する吊りリードが無くなっているので、小型パ
ッケージの半導体装置を実現できる。
【0022】ここで、回路基板10の縁部裏面のうち隣
接したリード同士が同電位である部位においては、図6
に示す如く、特殊形状のリード端子23が用いられてい
る。
【0023】このリード端子23は隣接する2本のリー
ド部(柄部)23b,23bを持ち、両者先端部に相互
に連結した共用固着片23aを有している。パッドダウ
ン形の吊り上げ屈曲部23d,23d間にもリード間ス
リット23eが切込み形成されている。これに対し、回
路基板10の縁部裏面には共用固着片23aの合わせ代
より幅広い幅広ランド部bが形成されている。通常のリ
ード端子22は先端部まで一様幅の1本のリード部を有
しているが、上記リード端子23は先端部にリード部2
3bの幅の和以上の幅寸法を持つ共用固着片23aを有
しているため、隣接のリード端子22の先端部を個別的
に半田付けする場合に比し、共用固着片23aで半田付
けする方が固着代が広くなっているので、固着強度を高
めることができる。この結果、リード端子の接続強度が
向上する。また、リード間ピッチを広くすることができ
るので、半田ブリッジの発生率を減少させることができ
る。
【0024】そして、リード端子23においては吊り上
げ屈曲部23d,23dまでリード間スリット23eが
食い込んで形成されている。従って、トランスファーモ
ールドによる樹脂成形工程においては、吊り上げ屈曲部
23d,23dが相互連結しておらず、樹脂の流れの障
壁とはならないので、図6(a)の矢印の如く、それに
形成されたリード間スリット23eを通して円滑に流れ
るようになる。このため、パッドダウン形で先端部を連
結したリードフレームでありながら、リードフレームの
周りや中央部分へも樹脂の行き渡りが充分となり、樹脂
の未充填部分の発生が無くなり、外観不良の発生率を減
少させることができる。
【0025】ここで、リード端子23の2本のリード部
(柄部)23b,23bの屈曲部内側には鉤形部23c
が形成されている。この鉤形部23cも図1及び図2に
示すように樹脂パッケージ40内に樹脂封止されている
ため、投錨効果が発揮し、リード端子の接続強度が増し
ている。
【0026】本例における1本リードの典型的なリード
端子22は一様幅となっているが、図7(a)に示す如
く、吊り上げ屈曲部において両側又は片側に鉤状部22
cを持つリード端子26でも良い。この鉤状部22cが
あり、先端部26aが幅広状(根太状)になっている
と、投錨効果が発揮でき、リード端子の樹脂モールド材
に対する抜け止め耐力が向上し、リード端子の接続強度
が増している。また、図7(b)に示すリード端子27
は先端部27a側に鉤状部27cが形成されており、先
端部27aは矩形状片となっている。更に、図8(a)
に示すリード端子28の先端部28aは錨状片となって
おり、図8(a)に示すリード端子29の先端部29a
は円板状片となっている。
【0027】本例においては、リード端子22とは形状
を異にした1本のリード部を持つリード端子22′が存
在する。リード端子22′の基板吊り部としての先端部
22′aはL形状で、リード部の幅の以上の幅寸法にな
っている。これに対し、回路基板10の縁部裏面には先
端部22′aの合わせ代より幅広い幅広ランド部bが形
成されている。
【0028】また、リード端子23′はリード端子23
と同様に2本のリード部を有するものの、その先端部に
は共用固着片23aよりも幅広いL形状の共用固着片2
3′aを有している。これに対し、回路基板10の縁部
裏面には共用固着片23′aの合わせ代より広い幅広ラ
ンド部cが形成されている。
【0029】リードフレーム20の複数の非連結リード
(NCピン)のうちリード端子24は位置決め用非連結
リード端子で、図9,図10(a)に示す如く、回路基
板10の側面に当接する突き当て部24aを有してい
る。本例における位置決め用非連結リード24の突き当
て部24aはリード端面となっている。この突き当て部
24aは図9に示すように樹脂パッケージ40との投錨
効果を持たせるために平面的にT字形となっている。な
お、図10(b)に示す如く、リード先端部を下方に折
り曲げた先端折曲部24bとしても良い。先端折曲部2
4bでは基板側面との突き当たりの合わせ代を広げるこ
とができる。ただ、折り曲げ加工等ではスプリングバッ
ク等により位置決めの精度が出し難い場合があるので、
突き当て部24aのようにリード端面のままの方がむし
ろ位置決め精度を高くすることができる。
【0030】なお、非連結リード(NCピン)のうちリ
ード端子25の先端部は平面的にT字形となっている。
これは投錨効果を持たせ抜け止め耐力を確保するためで
ある。
【0031】次に、パワー電子部品を搭載する4枚のリ
ードフレーム31〜34について説明する。アルミニウ
ム製の4枚のリードフレーム31〜34は、集積回路基
板10の隣接領域で樹脂シールパッケージ40の一方の
短辺側に位置している。リードフレーム31〜34は、
それぞれ電子部品等を搭載するための平坦状の幅広部
(部品搭載部)31b〜34bと、これより分岐して連
結した多数のパッドダウン形のリード端子31c〜34
cとから成る。リードフレーム31の幅広部31bは矩
形状で、集積回路基板10のコーナ縁部において片側傾
斜辺の部分が半田又は導電性接着剤(固着部位)31a
を以て固着されており、幅広部31bからはパッケージ
長辺側に4本のリード端子31cが櫛歯状に分岐して延
出している。パッケージ長辺側近傍の幅広部31b上に
はシャント抵抗R1のチップ抵抗器の一方の端子面が半
田又は導電性接着剤で固着されている。
【0032】リードフレーム32の幅広部32bは平面
凸形状で、集積回路基板10の辺縁部において先端辺の
部分が半田又は導電性接着剤(固着部位)32aを以て
固着されており、図11に示す如く、幅広部32bの基
部からはパッケージ短辺側に4本のリード端子32cが
櫛歯状に分岐して延出している。これら4本のリード端
子32cの右側リード端子からその最外右側にリード端
子32c′が分岐している。このリードフレーム32の
パッドダウン形の吊り上げ屈曲部32d,32d間にも
リード間スリット32eが切込み形成されている。従っ
て、トランスファーモールドによる樹脂成形工程におい
ては、吊り上げ屈曲部32d,32dの間が連結されて
おらず、樹脂の流れの障壁とはならないので、図11
(a)の矢印の如く、それに形成されたリード間スリッ
ト32eを通じて円滑に流れるようになる。このため、
パッドダウン形で先端部を連結したリードフレームであ
りながら、リードフレームの周りや中央部分への樹脂の
行き渡りが充分となり、樹脂の未充填部分の発生が無く
なり、外観不良の発生率を減少させることができる。
【0033】なお、他のリードフレーム31,33,3
4の吊り上げ屈曲部間にもリード間スリットは切込み形
成されており、上記と同様の効果を奏する。
【0034】ところで、幅広部32b上にはパワーMO
Sトランジスタ・チップQ1が搭載され、そのドレイン
端子面が半田又は導電性接着剤で固着されている。パワ
ーMOSトランジスタ・チップQ1の上面にはゲート端
子面G及びソース端子面Sが形成されており、ゲート端
子面Gと集積回路基板10上に形成されたボンディング
パッドP4とがアルミニウム製のボンディングワイアW
3で接続されている。
【0035】また、そのソース端子面Sと後述するリー
ドフレーム33の幅広部33b上に形成されたボンディ
ングパッドP6とがアルミニウム製のボンディングワイ
アW4で接続されている。
【0036】リードフレーム33の幅広部33bは平面
略L字形状で、集積回路基板10の辺縁部において先端
辺の部分が半田又は導電性接着剤(固着部位)33aを
以て固着されており、幅広部33bの基部からはパッケ
ージ短辺側に6本のリード端子33cが分岐して延出し
ている。幅広部33b上の先端部側には前述のボンディ
ングパッドP6が形成されていると共に、比較的小規模
のMOSトランジスタ・チップQ3が搭載され、そのド
レイン端子面が半田又は導電性接着剤で固着されてい
る。MOSトランジスタ・チップQ3の上面にはゲート
端子面G及びソース端子面Sが形成されており、ゲート
端子面Gと集積回路基板10上に形成されたボンディン
グパッドP2とがアルミニウム製のボンディングワイア
W5で接続されている。また、そのソース端子面Sと集
積回路基板10上に形成されたボンディングパッドP1
とがアルミニウム製のボンディングワイアW6で接続さ
れている。幅広部33bの基部上には、パワーMOSト
ランジスタ・チップQ2が搭載され、そのドレイン端子
面が半田又は導電性接着剤で固着されている。パワーM
OSトランジスタ・チップQ2の上面にはゲート端子面
G及びソース端子面Sが形成されており、ゲート端子面
Gと集積回路基板10上に形成されたボンディングパッ
ドP3とがアルミニウム製のボンディングワイアW7で
接続されている。また、そのソース端子面Sと後述する
リードフレーム34の幅広部34b上に形成されたボン
ディングパッドP8とがアルミニウム製のボンディング
ワイアW8で接続されている。リードフレーム33の幅
広部33bの基部にはダイオード・チップD1が搭載さ
れ、そのカソード端子面が半田又は導電性接着剤で固着
されている。ダイオード・チップD1の上面に形成され
たアノード端子面Aと後述するリードフレーム34の幅
広部34b上に形成されたボンディングパッドP8とが
アルミニウム製のボンディングワイアW9で接続されて
いる。リードフレーム34の幅広部34bは矩形状で、
集積回路基板10の他方のコーナ縁部において曲線辺の
部分が半田又は導電性接着剤(固着部位)34aを以て
固着されており、幅広部34bからは他方のパッケージ
長辺側に5本のリード端子34cが櫛歯状に分岐して延
出している。幅広部34b上にはボンディングパッドP
8のみが形成され、前述したように、このボンディング
パッドP8にはボンディングワイアW8,W9が接続さ
れている。なお、リードフレーム31〜34の裏面側に
はセラミック板(メタライズ板)50が裏打ちされてい
る。
【0037】図5はパワー電子部品を搭載する4枚のリ
ードフレーム31〜34の領域における回路構成を説明
する模式的回路図である。図5中の矢印は電子部品から
の発熱の熱伝導の方向を示す。シャント抵抗R1は大き
な電流が流れることで電圧降下を検出するためのチップ
抵抗器となっており、一方の端子面がリードフレーム3
1の幅広部31b上に導電固着されていると共に他方の
端子面がリードフレーム32の幅広部31bの先端部側
に導電固着されている。シャント抵抗R1の発熱量が大
きくても、2枚のリードフレーム31,32に熱伝導
し、幅広部31b,32bを介して放熱フィンとしての
多数のリード端子31c,32cから樹脂シールパッケ
ージ40の外に放熱されるようになっている。特に、リ
ードフレーム31の幅広部31bは樹脂パッケージの輪
郭の近傍にあるため、リードフレーム32による放熱よ
りもリードフレーム31による放熱の方が優性である。
リードフレーム32上ではパワーMOSトランジスタ・
チップQ1による発熱量はシャント抵抗R1のそれに比
し相当なものである。このためパワーMOSトランジス
タ・チップQ1は幅広部32bの基部すなわちリード端
子32c側に搭載して、熱を外部へ低い熱伝導抵抗で速
やかに放熱するようにしており、逆に平面凸形状の先端
部は先細状にして熱伝導抵抗を高め、チップQ1からの
熱が先端部側に波及し難くしている。チップQ1とシャ
ント抵抗R1との間は積極的に括れ状にしても良いが、
レイアウト等が許せば、それぞれ別のリードフレームに
搭載する方が良い。ここで、パワーMOSトランジスタ
・チップQ1の発熱は、制御端子としてのゲート端子面
Gでは問題にならず、ドレイン端子面とソース端子面S
で問題となるため、ドレイン端子面にリードフレーム3
2を導電固着すると共に、ソース端子面Sでは熱伝導性
の良いアルミニウム製のボンディングワイアW4をボン
ディングし、その他端をリードフレーム33のボンディ
ングパッドP6にボンディングしてある。ソース端子面
Sでの発熱はボンディングワイアW4を介してリードフ
レーム33に伝導する。リードフレーム33の幅広部3
3c上ではパワーMOSトランジスタ・チップQ2のド
レイン端子面とソース端子面S及びダイオード・チップ
D1のカソード端子面とアノード端子面Aでの発熱が問
題である。トランジスタ・チップQ2及びダイオード・
チップD1はリード端子33c寄りに位置しているの
で、ドレイン端子面及びカソード端子面の熱は外部へ低
い熱伝導抵抗で速やかに放熱する。トランジスタ・チッ
プQ2のソース端子面Sでの発熱はボンディングワイア
W8を介してリードフレーム34に伝導し、ダイオード
・チップD1のアノード端子面Aでの発熱はボンディン
グワイアW9を介してリードフレーム34に伝導する。
リードフレーム34は電子部品を搭載せず、単にボンデ
ィングパッドP8が形成され、その上に2本のボンディ
ングワイアW8,9がボンディングされているだけであ
る。同電位の給電作用と放熱作用を果たしている。事情
が許せば、ボンディングパッドP8とアノード端子面A
又はソース端子面Sとの間で2本以上のボンディングワ
イアをボンディングしても良い。
【0038】このように、リードフレーム31〜34の
幅広部31b〜34bにシャント抵抗R1,パワーMO
Sトランジスタ・チップQ1,Q2,ダイオード・チッ
プD1が導電固着されており、且つ、その固着端子面に
対する反対極性の端子面(ソース端子面S,アノード端
子面A)も熱伝導性に富むアルミニウムのボンディング
ワイアW4,W8,W9で他のリードフレームに接続し
ている。パワー電子部品の熱発生部はすべてリードフレ
ームやボンディングワイアを介して集積回路基板10を
経由せずに放熱フィンとしての多数のリード端子31c
〜34cへ伝導し、そこから樹脂パッケージ外へ放熱さ
れるようになっている。表面実装形の樹脂シールパッケ
ージ40で封止された状態でも、パワー電子部品から発
生する熱は幅広部31b〜34bから外部に露出するリ
ード端子31〜34cへ良く熱伝導するので、放熱特性
が良好となる。
【0039】リードフレーム31〜34の幅広部31b
〜34bは集積回路基板10の縁部裏面31a〜34a
で固着されているが、この固着部位は一部の重なりであ
るから、幅広部31b〜34bから集積回路基板10へ
の熱の伝導は問題とならない。集積回路基板10に直接
パワー電子部品を搭載する場合に比して、集積回路基板
10の電子部品への熱的影響を頗る軽減できる。
【0040】リードフレーム31〜34にチップ抵抗
器,トランジスタ・チップQ1,Q2,ダイオード・チ
ップD1が導電固着されているので、集積回路基板の印
刷配線等に比して配線インピーダンスが遙に低い。特
に、シャント抵抗R1に関する配線部の電圧ドロップを
低減できる。
【0041】リードフレーム31〜34と集積回路基板
10とは固着部位31a〜34aにおいて固着され、一
体化されている。このため、パッド部分のブレ等を抑え
ることができるので、ワイアボンディング工程では超音
波ボンディングを用いることができる。また、樹脂成形
時での位置決めが容易である。本例ではリードフレーム
31〜34の板厚は0.25mm、ボンディングワイヤの太さ
は0.25mmであるため、超音波ボンディング工程ではボン
ディング性が安定しないことを考慮して裏打ち部材とし
てセラミック板50を固着してある。
【0042】シャント抵抗R1が跨がって搭載されるリ
ードフレーム31,32はリード端子配列辺同士が直交
関係になっている。また、チップQ2が搭載されるリー
ドフレーム33と、そのソース端子面Sがボンディング
ワイアW8を介して接続されたリードフレーム34はリ
ード端子配列辺同士が直交関係になっている。このよう
に隣接するリードフレーム同士を直交方向に配向した場
合、平坦性が高くなり、歩留まりの向上に資する。
【0043】本例においては、幅広部31b〜34bか
ら多数のリード端子31c〜34cが分岐させてある。
集積回路基板10側のリード端子22を半田付けで基板
に接続するような場合、半田溶融の際、瞬間的に微小な
リードの浮き上がりが生じるが、これとバランスさせて
同様な浮き上がりをもたせるため、リード端子22と同
等なリード端子31c〜34cにしてあり、半田接続の
信頼性を高めるようにしている。勿論、櫛歯状に多数の
リード端子31c〜34cが半田接続されると、リード
の厚みの側面も電気的且つ機械的に接続されるので、放
熱特性や配線インピーダンスの低減が一層顕著になる。
ここで、本例においては多数のリード端子31c〜34
cの分岐位置が樹脂シールパッケージ40の輪郭の内側
にある。
【0044】リード端子32c′に見られるように、パ
ッケージ40の輪郭の内側で隣接のリード端子32cか
ら分岐している。リード端子間にも樹脂材が付き回るの
で、投錨効果が発揮されており、相互固定が安定且つ確
実になる。
【0045】リードフレーム31〜34の幅広部31b
〜34bは集積回路基板10の縁部上面ではなく縁部裏
面にて固着されている。このため、集積回路基板10の
板厚の分だけ厚い電子部品を幅広部31b〜34b上に
搭載可能となっており、厚みのあるパワーデバイスの搭
載の余裕を生じている。また、幅広部裏面側の樹脂厚は
薄いので、放熱性を確保するに好都合となっている。
【0046】図12は本例の混成集積回路基板10と樹
脂パッケージ40との関係を示す概略的平面図である。
本例においては、集積回路基板10の隅部輪郭10a,
10bは丸み状のいわゆるアール(R)となっている。
このように、隅部輪郭10a,10bを角取り形状にす
ると、トランスファーモールドによる樹脂成形工程にお
いては、隅部輪郭での樹脂の流れ性が向上し、この部分
でも樹脂の未充填分の発生を無くすことができる。従っ
て、歩留まりが向上する。なお、隅部輪郭10a,10
bの角落とし形状としてはラウンド状(R)に限らず、
面取りでも良い。
【0047】そしてまた本例においては、樹脂パッケー
ジ40の隅部輪郭40bも角落とし形状としてある。こ
の角落とし形状はアールに限らず、面取りでも良い。外
囲器としての樹脂パッケージ40の隅部は衝撃が加わり
易く、応力の集中するポイントであるため、角落とし形
状にすることにより応力集中を低減でき、隅部でのクラ
ックの発生を無くすことができる。従って、パッケージ
信頼性が向上する。
【0048】
【発明の効果】以上説明したように、本発明は次のよう
な効果を奏する。
【0049】 本発明では、共用固着片又は幅広部か
ら櫛歯状に延出する複数のリード端子を有するパッドダ
ウン形のリードフレームを用いてあるものの、リードフ
レームの隣接するリード端子同士の吊り上げ屈曲部にま
でリード間スリットが切込み形成されている。このた
め、トランスファーモールドによる樹脂成形工程におい
ては、吊り上げ屈曲部が樹脂の流れの障壁とはならず、
それに形成されたリード間スリットを通して円滑に流れ
るようになっている。樹脂の未充填部分の発生が無くな
り、外観不良の発生率を減少させることができ、歩留ま
りの向上に資する。
【0050】 他方、本発明では、集積回路基板の隅
部輪郭が角落とし形状となっている。
【0051】このため、トランスファーモールドによる
樹脂成形工程においては、隅部輪郭での樹脂の流れ性が
向上し、この部分でも樹脂の未充填部分の発生を無くす
ることができ、歩留まりの向上に資する。
【0052】 また同時に、樹脂モールドパッケージ
の隅部輪郭も角落とし形状となっている場合は、応力集
中を低減できるので、隅部でのクラックの発生を無くす
ことができ、パッケージ信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の実施例に係る半導体装置を示す平面図
である。
【図2】同半導体装置の底面図である。
【図3】図1のA−A′線に沿って切断した状態を示す
矢視図である。
【図4】(a)は図1のB−B′線に沿って切断した状
態を示す切断図、(b)は図1のC−C′線に沿って切
断した状態を示す切断図である。
【図5】同半導体装置においてパワー電子部品を搭載す
る4枚のリードフレームの領域の回路構成を説明する模
式的回路図である。
【図6】(a)は同半導体装置において2本のリード部
を有するリード端子を示す斜視図で、(b)は同リード
端子と基板側のランド部との接続状態を示す平面図であ
る。
【図7】(a),(b)は同半導体装置において1本の
リード部を有するリード端子をそれぞれ示す斜視図であ
る。
【図8】(a),(b)は同半導体装置においてまた別
の1本のリード部を有するリード端子をそれぞれ示す斜
視図である。
【図9】同半導体装置において突き当て部を有する位置
決め用の非連結リード端子を示す斜視図である。
【図10】(a),(b)は同半導体装置において突き
当て部を有する位置決め用の非連結リード端子をそれぞ
れ示す断面図である。
【図11】同半導体装置においてパワー電子部品を搭載
する1枚のリードフレームの形状を説明する斜視図であ
る。
【図12】同半導体装置において混成集積回路基板と樹
脂パッケージとの関係を示す概略的平面図である。
【図13】(a)は従来の半導体装置の一例を示す部分
平面図、(b)は同装置の部分断面図である。
【図14】吊りリードを用いずに混成集積回路基板を樹
脂パッケージで封止した表面実装構造を示す平面図であ
る。
【図15】(a)は2本のリード端子を先端に連結した
パッドダウン形のリードフレームを示す斜視図、(b)
は同リード端子と基板側のランド部との接続状態を示す
平面図である。
【符号の説明】
10…集積回路基板(混成集積回路基板) 10a,10b…隅部 15…フリップ・チップ 20…集積回路基板のリードフレーム 22,22′,23,23′,26〜29…インナーリ
ード(リード端子) 22a,22′a,23a,23′a,24a,26a
〜29a…基板吊り部 23b…柄部 23c…鉤形部 23d,32d…吊り上げ屈曲部 23e,32e…リード間スリット 24…位置決め用非連結リード端子 25…非連結リード端子(NCピン) 24a,24b…突き当て部 31〜34…パワー電子部品のリードフレーム 31a〜34a…固着部位 31b〜34b…幅広部 31c〜34c,32c′…リード端子 R1…シャント抵抗のチップ Q1,Q2…パワーMOSトランジスタ・チップ D1…ダイオード・チップ 40…表面実装形の樹脂シールパッケージ(QFP)。 40a,40b…隅部 50…セラミック板 a,b,c…ランド部。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18 (72)発明者 古田 政美 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 集積回路基板の配線とそのリード端子の
    先端部とを半田等で固着して導電接続し、樹脂モールド
    で封止して成る半導体装置において、前記リード端子の
    先端部が前記集積回路基板の縁部裏面を受けて支持する
    基板吊り部となるパッドダウン形のリードフレームを有
    し、隣接する2以上の前記リード端子の前記基板吊り部
    は相互に連結した共用固着片を有しており、前記共用固
    着片を有する隣接のリード端子同士の吊り上げ屈曲部に
    までリード間スリットが切込み形成されて成ることを特
    徴とする半導体装置。
  2. 【請求項2】 集積回路基板の配線とそのリード端子と
    を接続して樹脂モールドで封止して成る半導体装置にお
    いて、前記集積回路基板に接続するリード端子とは別体
    であって、前記集積回路基板の縁部裏面に固着された幅
    広部及び前記幅広部から櫛歯状に延出する複数のリード
    端子を備えたパッドダウン形のリードフレームを有し、
    前記リードフレームの隣接する前記リード端子同士の吊
    り上げ屈曲部にまでリード間スリットが切込み形成され
    て成ることを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は請求項2に記載の半導体装
    置において、前記集積回路基板の隅部輪郭は角落とし形
    状であることを特徴とする半導体装置。
  4. 【請求項4】 集積回路基板の配線とそのリード端子を
    接続して樹脂モールドパッケージで封止して成る半導体
    装置において、前記集積回路基板の隅部輪郭は角落とし
    形状であることを特徴とする半導体装置。
  5. 【請求項5】 請求項4に記載の半導体装置において、
    前記角落とし形状はアール(R)であることを特徴とす
    る半導体装置。
  6. 【請求項6】 請求項4に記載の半導体装置において、
    前記角落とし形状は面取りであることを特徴とする半導
    体装置。
  7. 【請求項7】 請求項3乃至請求項6のいずれか一項に
    記載の半導体装置において、前記集積回路基板の隅部輪
    郭に臨む前記モールドパッケージの隅部輪郭も角落とし
    形状であることを特徴とする半導体装置。
JP26712694A 1994-10-31 1994-10-31 半導体装置 Pending JPH08130284A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26712694A JPH08130284A (ja) 1994-10-31 1994-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26712694A JPH08130284A (ja) 1994-10-31 1994-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH08130284A true JPH08130284A (ja) 1996-05-21

Family

ID=17440436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26712694A Pending JPH08130284A (ja) 1994-10-31 1994-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH08130284A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515844B1 (en) * 1998-05-28 2003-02-04 Murata Manufacturing Co., Ltd. Electronic part
JP2013141035A (ja) * 2013-04-19 2013-07-18 Renesas Electronics Corp 半導体装置
CN104465592A (zh) * 2013-09-25 2015-03-25 瑞萨电子株式会社 半导体器件
CN111725151A (zh) * 2019-03-22 2020-09-29 三菱电机株式会社 功率半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515844B1 (en) * 1998-05-28 2003-02-04 Murata Manufacturing Co., Ltd. Electronic part
JP2013141035A (ja) * 2013-04-19 2013-07-18 Renesas Electronics Corp 半導体装置
CN104465592A (zh) * 2013-09-25 2015-03-25 瑞萨电子株式会社 半导体器件
JP2015065296A (ja) * 2013-09-25 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置
CN111725151A (zh) * 2019-03-22 2020-09-29 三菱电机株式会社 功率半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
US6627981B2 (en) Resin-packaged semiconductor device
JP2671922B2 (ja) 半導体パッケージ
JPH0550134B2 (ja)
EP0498446A2 (en) Multichip packaged semiconductor device and method for manufacturing the same
US5121300A (en) Lead frame and electronic device employing the same
JPH11135706A (ja) 半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JPH0455341B2 (ja)
EP0623954B1 (en) Molded plastic packaging of electronic devices
JPS60167454A (ja) 半導体装置
JP3183063B2 (ja) 半導体装置
JP2002334964A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム
JP3183064B2 (ja) 半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH08130284A (ja) 半導体装置
JP3209977B2 (ja) 半導体モジュ−ル
JPH09186288A (ja) 半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP3670371B2 (ja) 半導体装置およびその製造方法
JP3670636B2 (ja) 電子部品を実装した電子装置
JP2690248B2 (ja) 表面実装型半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH09107047A (ja) 半導体装置およびその製造方法ならびに電子装置