CN115052420B - 一种电子电路层叠设计的电路板及其设计方法 - Google Patents
一种电子电路层叠设计的电路板及其设计方法 Download PDFInfo
- Publication number
- CN115052420B CN115052420B CN202210690351.4A CN202210690351A CN115052420B CN 115052420 B CN115052420 B CN 115052420B CN 202210690351 A CN202210690351 A CN 202210690351A CN 115052420 B CN115052420 B CN 115052420B
- Authority
- CN
- China
- Prior art keywords
- electronic component
- component chip
- pins
- circuit board
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000003475 lamination Methods 0.000 title abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 238000005476 soldering Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000010586 diagram Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 230000002035 prolonged effect Effects 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000013255 MILs Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明提供一种电子电路层叠设计的电路板及其设计方法，针对同一芯片或单元电路在进行印刷电路板设计的时候，把较为关键的芯片元器件冗余设计，采用芯片的两种不同封装形式设计印刷电路板；当其中一款封装的电子元器件芯片缺货时，按照第二种兼容的芯片进行采购生产，从而改善了由于缺少芯片带来的产品方案及PCB重新设计的风险，有效的延长了电子产品生命周期和生产使用寿命，同时配合本发明的特定结构，可以在特定时间通过本发明的特定堆叠结构以面积实现高性能电路的效果。
Description
技术领域
本发明涉及电路板技术领域，更具体涉及一种电子电路层叠设计的电路板及其设计方法。
背景技术
印刷电路板(简称PCB)，是电子元器件电气连接的载体基板。按照电路板信号连线的层数可分为单面板、双面板、四层板以及其它的多层电路板。PCB上的每个电子元器件(含有芯片)都由一定形状的多个焊盘和丝印线框组成的焊接单元个体，这就是电子元器件的PCB封装。现有的PCB设计手段通常都是一个电子元器件对应一个PCB电路板上的封装。当电子元器件芯片由于停产(或缺货)且找不到同一封装的可替代元器件芯片时，就只能重新进行硬件产品方案、印刷电路板设计、打板，小批量试产等等直到量产，造成了不必要的经济损失、人力、时间的浪费和其它难以估算的负面影响，而且在当前全球化受到阻碍的大环境下，高端芯片的供应链受到限制，使得高端性能受到限制。
发明内容
本发明为了同时解决上述技术问题，设计了一种电子电路层叠设计的电路板及其设计方法。
本发明提供了一种电子电路层叠设计的电路板及其设计方法，针对同一芯片或单元电路在进行印刷电路板设计的时候，把较为关键的芯片元器件冗余设计，采用芯片的两种不同封装形式设计印刷电路板。当其中一款封装的电子元器件芯片缺货时，可按照第二种兼容的芯片进行采购生产，从而改善了由于缺少芯片带来的产品方案及PCB重新设计的风险，有效的延长了电子产品生命周期和生产使用寿命，同时配合本发明的特定结构，可以在特定时间通过本发明的特定堆叠结构以面积实现高性能电路的效果。
为实现上述目的本发明的技术方案为：一种电子电路层叠设计的电路板，所述电路板包括电子元器件芯片U1-1和电子元器件芯片U1-2，所述电子元器件芯片U1-1采用的封装型号是TSSOP8，所述电子元器件芯片U1-2采用的封装型号是SOP8，所述电子元器件芯片U1-1和电子元器件芯片U1-2电子元器件芯片具有相同功能，所述电子元器件芯片U1-1的第1至第8引脚分别与电子元器件芯片U1-2对应的第1至第8引脚连接，所述电子元器件芯片U1-1与所述印刷电路板连接，所述电子元器件芯片U1-2位于所述电子元器件芯片U1-1上且与所述电路板连接，所述电子元器件芯片U1-1和电子元器件芯片U1-2的第6、7引脚分别连接第一电气连接线和第二电气连接线；所述电子元器件芯片U1-1和电子元器件芯片U1-2均包括具有引脚的两端侧即引脚端以及包括不具有引脚的两端侧即非引脚端，所述电子元器件芯片U1-1的两侧引脚连线与所述电子元器件芯片U1-2的两侧引脚连线在印刷电路板上的投影相互垂直，所述电子元器件芯片U1-1和电子元器件芯片U1-2连接后使得其中之一的引脚端与其中另一个的非引脚端对应；位于所述SOP8封装的电子元器件芯片U1-2上方覆盖设置有连接板，所述连接板具有包括两侧的短引脚2的第一连接端和包括两侧的长引脚3的第二连接端，所述长引脚3包括直接与电路板连接的第一部分31和与所述第一部分31连接的第二部分32，所述第一部分31的长度大于等于位于下方的电子元器件芯片U1-1的厚度，所述第二部分的长度大于等于所述电子元器件芯片U1-2的引脚的长度，所述短引脚2与下边所述电子元器件芯片U1-2的引脚一一对应且电连接，所述长引脚与下边的所述电子元器件芯片U1-1的引脚一一对应且电连接，所述连接板1内部通过连接线4使得所述对应所述电子元器件芯片U1-1的引脚与对应的所述电子元器件芯片U1-2的引脚电连接。
优选地，所述电子元器件芯片U1-1的引脚弯折朝向所述印刷电路板的一侧，所述电子元器件芯片U1-2的引脚朝向与所述电子元器件芯片U1-1的引脚朝向相反，所述连接板上的短引脚2的朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚2与所述电子元器件芯片U1-2的引脚排布相同，且与对应所述电子元器件芯片U1-2的引脚分别电连接；所述连接板上的长引脚3分别与所述电子元器件芯片U1-1的引脚排布相同，且与对应所述电子元器件芯片U1-1的引脚分别电连接。
优选地，所述电子元器件芯片U1-1的引脚弯折朝向所述印刷电路板的一侧，所述电子元器件芯片U1-2的引脚朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚2的朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚2与所述电子元器件芯片U1-2的引脚排布相同，且与对应所述电子元器件芯片U1-2的引脚分别电连接；所述连接板上的长引脚3分别与所述电子元器件芯片U1-1的引脚排布相同，且与对应所述电子元器件芯片U1-1的引脚分别电连接。
优选地，所述SOP8为SOP8 150mil型或SOP8 208MIL(2000pcs/lreel)，更优选SOP8150mil(3000pcs/lreel)。
优选地，所述短引脚2与所述电子元器件芯片U1-2的引脚之间通过焊锡焊接连接，所述长引脚3与所述电子元器件芯片U1-1的引脚之间通过焊锡焊接连接，且所述电子元器件芯片U1-1的引脚与所述印刷电路板连接。
优选地，所述短引脚2与对应的长引脚3在所述连接板1内部通过45°夹角的连接线连接且各条连接线之间相互平行不交叉。
优选地，所述短引脚2与对应的长引脚3在所述连接板1内部通过连接线连接，各所述连接线在交叉的位置通过绝缘材料绝缘，所述绝缘材料的厚度为1mm以上。
本发明还提供一种一种电子电路层叠设计的电路板设计方法，包括如下步骤：
S1、在电路原理图中完成使用不同封装芯片的线路冗余连接；
S2、在印刷电路板文件中画出或导入不同封装的芯片；
S3、在印刷电路板文件中完成不同封装芯片的线路冗余连接；
最终完成印刷电路板文件。
优选地，在完成所述印刷电路板文件后，还包括：印刷电路板，在所述印刷电路板上连接电子元器件芯片。
优选地，在所述印刷电路板上连接电子元器件芯片U1-1，将所述电子元器件芯片U1-1的引脚连接在印刷电路板对应的位置；将所述电子元器件芯片U1-2的正面(非引脚的一面)或背面(引脚的一面)通过粘胶连接在所述电子元器件芯片U1-1的上部，优选将所述电子元器件芯片U1-2的正面通过粘胶连接在所述电子元器件芯片U1-1的上部；将导电连接板1的正面通过粘胶连接在所述电子元器件芯片U1-2的正面，或者将导电连接板1上的各个引脚通过焊锡与对应的电子元器件元件芯片U1-1和电子元器件元件芯片的引脚通过焊锡连接固定，使得所述短引脚与所述电子元器件芯片U1-2的引脚侧对应，所述长引脚与所述电子元器件芯片U1-1的引脚侧对应。
有益效果：
1、提高了印刷电路板的抗电子元器件断货停产的风险，当一款封装的电子元器件芯片购买不到时，可采购另一款封装的电子元器件芯片，有效了的提高了印刷电路板的使用效率和延长了印刷电路板的使用寿命。
2、为了实现冗余设置，本发明引入了核心结构的导电连接板，导电连接板相对的两侧设置有对应电子元器件芯片U1-2各个引脚的短引脚，以及对应电子元器件芯片U1-1各个引脚的长引脚，通过设置对应的短引脚长度以及长引脚的第一部分和第二部分的长队，使得其能够在芯片堆叠技术上配合连接板，实现快速连接和降低干扰，为特定场合实现了多芯片同时使用，提高了芯片的性能，以低端芯片的配合实现高端芯片的性能；而且在如今高性能芯片受到限制时，本发明的结构可以同时堆叠安装两个相对低性能的芯片以特定结构进行堆叠，实现相对高性能，以满足对功能需要，同时配合电路板的高导热材料结构，使得堆叠结构能够满足散热需求，避免堆叠导致的散热问题。
附图说明
图1是单元电路原理图的连接形式；
图2是兼容电路对应的电子元器件芯片封装在印刷电路板上使用布局摆放；
图3是兼容电路对应的电子元器件芯片封装在印刷电路板上电气信号的连接；
图4为连接板及其内部连接线结构示意图；
图5为连接板及其内部连接线优选结构示意图；
图6为对应图4的芯片堆叠结构示意图；
图7为对应图5的芯片优选堆叠结构示意图；
图8为电路板制作方法的流程示意图。
图中，1、导电连接板；2、短引脚；3、长引脚；31、第一部分；32、第二部分；4、连接线。
具体实施方式
下面结合附图对本发明进行具体描述，一种电子电路层叠设计的电路板，如图1所示，指示了一种单元电路原理图的连接形式，图1中的电子元器件芯片U1-1采用的封装型号是TSSOP8,图1种的电子元器件芯片U1-2采用的封装型号是SOP8，U1-1和U1-2电子元器件芯片具有相同功能，但是它们的封装形式不一样。
图1中电子元器件芯片U1-1的8个引脚分别与电子元器件芯片U1-2的8个引脚连接。U1-1和U1-2的6、7引脚分别连接第一电气连接线和第二电气连接线，从而在原理上实现了相同功能电路的电子元器件芯片的冗余设计。
图2、图3分别指示了这种电路对应的电子元器件芯片封装在印刷电路板上使用布局摆放和电气信号的连接，进而实现了一种电路使用不同芯片封装的印刷电路板设计方法。
更具体地，如图4-8所示，一种电子电路层叠设计的电路板，包括电子元器件芯片U1-1和电子元器件芯片U1-2，电子元器件芯片U1-1采用的封装型号是TSSOP8，电子元器件芯片U1-2采用的封装型号是SOP8，电子元器件芯片U1-1和电子元器件芯片U1-2电子元器件芯片具有相同功能，在实际应用时，该芯片U1-1和芯片U1-2可以为不同公司生产的具有相同功能的芯片，该芯片U1-1和芯片U1-2可以为高端芯片以单个芯片进行电路制作，必要时，U1-1和芯片U1-2同时为相对低端的芯片，其在堆叠组合后具有类似高端芯片的功能，必要时，可以是设置U1-1和芯片U1-2其中的一个为高端芯片而另一个为相对低端芯片，优选地，由于高性能芯片实现相对较高的性能需求散热相对较高，优选与连接板连接的芯片U1-2为高性能芯片而与电路板连接的U1-1为低性能芯片。
为了实现芯片的堆叠，如图1所示使得电子元器件芯片U1-1的第1至第8引脚分别与电子元器件芯片U1-2对应的第1至第8引脚连接，即U1-1的第1引脚与U2-2的第1引脚连接，U1-1的第2引脚与U2-2的第2引脚连接，U1-1的第3引脚与U2-2的第3引脚连接，U1-1的第4引脚与U2-2的第4引脚连接，U1-1的第5引脚与U2-2的第5引脚连接，U1-1的第6引脚与U2-2的第6引脚连接，U1-1的第7引脚与U2-2的第7引脚连接，U1-1的第8引脚与U2-2的第8引脚连接。
如图6-7所示，电子元器件芯片U1-1与印刷电路板连接，电子元器件芯片U1-2位于电子元器件芯片U1-1上且与电路板连接，电子元器件芯片U1-1和电子元器件芯片U1-2的第6、7引脚分别连接第一电气连接线和第二电气连接线；电子元器件芯片U1-1和电子元器件芯片U1-2均包括具有引脚的两端侧即引脚端以及包括不具有引脚的两端侧即非引脚端，电子元器件芯片U1-1的两侧引脚连线与电子元器件芯片U1-2的两侧引脚连线在印刷电路板上的投影相互垂直，电子元器件芯片U1-1和电子元器件芯片U1-2连接后使得其中之一的引脚端与其中另一个的非引脚端对应，具体如图2、3、6、7所示，对应到本发明的芯片堆叠，使得从图2俯视下的剖视图，在对应的四个边上均具有引脚，芯片U1-1的引脚位于上下两侧，而芯片U1-2的引脚位于左右两侧，且芯片U1-2的尺寸大于芯片U1-1的尺寸。
如图4-5所示，位于SOP8封装的电子元器件芯片U1-2上方覆盖设置有导电连接板，连接板具有包括两侧的短引脚2的第一连接端和包括两侧的长引脚3的第二连接端，短引脚2与下边电子元器件芯片U1-2的引脚一一对应且电连接，该短引脚的长度可以为正常芯片引脚的长度，这种轻快下，可以通过其余对应的芯片U1-2的引脚以上下刚好对应的方式连接，具体而言，可以设置使得导电连接板的尺寸(包括短引脚的尺寸、不包括引脚的芯片长宽尺寸)相同，从而在将导电连接板连接在芯片U1-2上时，能够实现完好的堆叠效果，如果从上往下看，实际只能看到连接板的长引脚长度，使得下方芯片U1-2的各个引脚完全被连接板覆盖，从而使得设计比较简单。在本领域中，上述结构简单的连接板对于生产工艺而言简单，公司可以自己生产或者委托其他公司生产，由于对于工艺的要求简单，使得其基本上不会受到其他公司或者国家的限制，即使受到限制，也可以自己快速建立生成工艺。
而且如图4-5所示长引脚3包括直接与电路板连接的第一部分31和与第一部分31连接的第二部分32，第一部分31的长度大于等于位于下方的电子元器件芯片U1-2的厚度，优选的使得短引脚能够顺利的与芯片U1-2的引脚进行电连接，例如通过焊锡焊接进行连接，第二部分的长度大于等于电子元器件芯片U1-2的引脚的长度，更优选大于等于芯片U1-2的厚度、芯片U1-2的引脚在厚度上的长度以及芯片U1-1的厚度之和，从而使得长引脚能够顺利与芯片U1-1的引脚进行电连接。
如图2-3所示，长引脚位于连接板中与芯片U1-1的引脚对应两侧，在上述等于的情况下，使得长引脚能够与芯片U1-1的引脚端进行连接，在大于的情况下，可以与芯片U1-1一致将长引脚连接在印刷电路板上，优选插入在印刷电路板上的的引脚孔中，同时该引脚孔之间是电连接，长引脚与下边的电子元器件芯片U1-1的引脚一一对应且电连接，连接板1内部通过连接线4使得对应电子元器件芯片U1-1的引脚与对应的电子元器件芯片U1-2的引脚电连接。
具体而言，由于芯片的引脚位置通常是固定的，在芯片制作完成后通常无法更改。为此，如图6所示设置电子元器件芯片U1-1的引脚弯折朝向印刷电路板的一侧，电子元器件芯片U1-2的引脚朝向与电子元器件芯片U1-1的引脚朝向相同，连接板上的短引脚2的朝向与电子元器件芯片U1-1的引脚朝向相同，连接板上的短引脚2与电子元器件芯片U1-2的引脚排布相同，且与对应电子元器件芯片U1-2的引脚分别电连接；连接板上的长引脚3分别与电子元器件芯片U1-1的引脚排布相同，且与对应电子元器件芯片U1-1的引脚分别电连接，这种方式通过焊接实现芯片之间的连接，制作结构简单，为了实现连接，对应的连接板的结构，由于芯片的排布方式，为了实现芯片引脚的对应连接，需要设置如图4所示的连接方式，然而这种连接方式各条连接线之间存在较差，为了防止交叉，通常需要设置多层连接线，或者在交叉的位置通过绝缘材料连接，然而即使这样，由于芯片之间的导致电容的存在，存在较大的干扰，特别是对于高端高性能芯片，这种影响存在较大影响，而且在如图6所示的堆叠方式时，散热通常通过印刷电路板进行散热，散热性能受到限制，其功能受限。
为此，设置了如图7所示的堆叠方式，即芯片U1-2倒置，即优选电子元器件芯片U1-1的引脚弯折朝向印刷电路板的一侧，电子元器件芯片U1-2的引脚朝向与电子元器件芯片U1-1的引脚朝向相反，连接板上的短引脚2的朝向与电子元器件芯片U1-1的引脚朝向相同，连接板上的短引脚2与电子元器件芯片U1-2的引脚排布相同，且与对应电子元器件芯片U1-2的引脚分别电连接；连接板上的长引脚3分别与电子元器件芯片U1-1的引脚排布相同，且与对应电子元器件芯片U1-1的引脚分别电连接，在这种情况下，由于连接板2和芯片U1-2的引脚连接，如果存在缝隙，可以填充一定的导电胶，使得芯片U1-2的散热可以通过高导热的连接板将热量散发，同时由于倒置后，使得如图5所示，对应相同功能的引脚距离较近，其通过简单的直线且无须较差即可实现，使得连接板的结构简单，降低成本的同时，能够使得整个连接板的材料几乎都为高导热的绝缘材料，使得散热效果较强，连接电路简单，也使得线路平行，距离较大，避免了线路较差以及距离较近导致的电容等干扰，降低干扰提高性能；SOP8为SOP8 150mil型或SOP8 208MIL，为了使得芯片U1-2能够更好的覆盖芯片U1-1，同时使得引脚之间的连接方便可靠，优选SOP8 150mil。
短引脚2与电子元器件芯片U1-2的引脚之间通过焊锡焊接连接，长引脚3与电子元器件芯片U1-1的引脚之间通过焊锡焊接连接，且电子元器件芯片U1-1的引脚与印刷电路板连接，短引脚2与对应的长引脚3在连接板1内部如图5所示通过45°夹角的连接线连接且各条连接线之间相互平行不交叉，电路板的材料为高导热材料，提高散热效果且降低干扰，短引脚2与对应的长引脚3在连接板1内部通过连接线连接，各连接线在交叉的位置通过绝缘材料绝缘，绝缘材料的厚度为1mm以上，该厚度的设置使得整体尺寸增加，即使这样，也无法实现干扰的杜绝，除非整面设置例如8层较厚的绝缘材料，而连接线位于相邻两层绝缘材料之间。
本发明还提供一种电子电路层叠设计的电路板设计方法，如图8所示，包括如下步骤：S1、在电路原理图中完成使用不同封装芯片的线路冗余连接；S2、在印刷电路板文件中画出或导入不同封装的芯片；S3、在印刷电路板文件中完成不同封装芯片的线路冗余连接；最终完成印刷电路板文件。
在完成印刷电路板文件后，还包括：印刷电路板，在印刷电路板上连接电子元器件芯片，从而实现整个电路的制作，在印刷电路板上连接电子元器件芯片U1-1，将电子元器件芯片U1-1的引脚连接在印刷电路板对应的位置；将电子元器件芯片U1-2的正面(非引脚的一面)或背面(引脚的一面)通过粘胶连接在电子元器件芯片U1-1的上部，优选将电子元器件芯片U1-2的正面通过粘胶连接在电子元器件芯片U1-1的上部；将导电连接板1的正面通过粘胶连接在电子元器件芯片U1-2的正面，或者将导电连接板1上的各个引脚通过焊锡与对应的电子元器件元件芯片U1-1和电子元器件元件芯片的引脚通过焊锡连接固定，使得短引脚与电子元器件芯片U1-2的引脚侧对应，长引脚与电子元器件芯片U1-1的引脚侧对应。
通过上述设置，提高了印刷电路板的抗电子元器件断货停产的风险，当一款封装的电子元器件芯片购买不到时，可采购另一款封装的电子元器件芯片，有效了的提高了印刷电路板的使用效率和延长了印刷电路板的使用寿命；为了实现冗余设置，本发明引入了核心结构的导电连接板，导电连接板相对的两侧设置有对应电子元器件芯片U1-2各个引脚的短引脚，以及对应电子元器件芯片U1-1各个引脚的长引脚，通过设置对应的短引脚长度以及长引脚的第一部分和第二部分的长队，使得其能够在芯片堆叠技术上配合连接板，实现快速连接和降低干扰，为特定场合实现了多芯片同时使用，提高了芯片的性能，以低端芯片的配合实现高端芯片的性能；而且在如今高性能芯片受到限制时，本发明的结构可以同时堆叠安装两个相对低性能的芯片以特定结构进行堆叠，实现相对高性能，以满足对功能需要，同时配合电路板的高导热材料结构，使得堆叠结构能够满足散热需求，避免堆叠导致的散热问题。
上述技术方案仅体现了本发明技术方案的优选技术方案，本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理，属于本发明的保护范围之内。
Claims (10)
1.一种电子电路层叠设计的电路板，其特征在于：所述电路板包括电子元器件芯片U1-1和电子元器件芯片U1-2，所述电子元器件芯片U1-1采用的封装型号是TSSOP8，所述电子元器件芯片U1-2采用的封装型号是SOP8，所述电子元器件芯片U1-1和电子元器件芯片U1-2具有相同功能；
所述电子元器件芯片U1-1的第1引脚至第8引脚分别与电子元器件芯片U1-2对应的第1引脚至第8引脚连接，所述电子元器件芯片U1-1与所述电路板连接，所述电子元器件芯片U1-2位于所述电子元器件芯片U1-1上且与电路板连接，所述电子元器件芯片U1-1和电子元器件芯片U1-2的第6、7引脚分别连接第一电气连接线和第二电气连接线；
所述电子元器件芯片U1-1和电子元器件芯片U1-2均包括具有引脚的两端侧即引脚端、以及包括不具有引脚的两端侧即非引脚端，所述电子元器件芯片U1-1的两侧引脚连线与所述电子元器件芯片U1-2的两侧引脚连线在电路板上的投影相互垂直，所述电子元器件
芯片U1-1和电子元器件芯片U1-2连接后使得其中之一的引脚端与其中另一个的非引脚端对应；
SOP8封装的电子元器件芯片U1-2上方覆盖设置有连接板，所述连接板具有包括两侧的短引脚的第一连接端和包括两侧的长引脚的第二连接端，所述长引脚包括直接与电路板连接的第一部分和与所述第一部分连接的第二部分，所述第一部分的长度大于或等于位于下方的电子元器件芯片U1-2的厚度，所述第二部分的长度大于或等于所述电子元器件芯片U1-1的引脚的长度，所述短引脚与下方所述电子元器件芯片U1-2的引脚一一对应且电连接，所述长引脚与下方所述电子元器件芯片U1-1的引脚一一对应且电连接，所述连接板内部通过连接线使得所述对应所述电子元器件芯片U1-1的引脚与对应的所述电子元器件芯片U1-2的引脚电连接，所述连接板的尺寸与所述电子元器件芯片U1-2的尺寸相同。
2.根据权利要求1所述的一种电子电路层叠设计的电路板，其特征在于：所述电子元器件芯片U1-1的引脚弯折朝向所述电路板的一侧，所述电子元器件芯片U1-2的引脚朝向与所述电子元器件芯片U1-1的引脚朝向相反，所述连接板上的短引脚的朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚与所述电子元器件芯片U1-2的引脚排布相同，且与对应所述电子元器件芯片U1-2的引脚分别电连接；所述连接板上的长引脚分别与所述电子元器件芯片U1-1的引脚排布相同，且与对应所述电子元器件芯片U1-1的引脚分别电连接。
3.根据权利要求1所述的一种电子电路层叠设计的电路板，其特征在于：所述电子元器件芯片U1-1的引脚弯折朝向所述电路板的一侧，所述电子元器件芯片U1-2的引脚朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚的朝向与所述电子元器件芯片U1-1的引脚朝向相同，所述连接板上的短引脚与所述电子元器件芯片U1-2的引脚排布相同，且与对应所述电子元器件芯片U1-2的引脚分别电连接；所述连接板上的长引脚分别与所述电子元器件芯片U1-1的引脚排布相同，且与对应所述电子元器件芯片U1-1的引脚分别电连接。
4.根据权利要求1所述的一种电子电路层叠设计的电路板，其特征在于：所述SOP8为SOP8 150mil型或SOP8 208MIL。
5.如权利要求1所述的一种电子电路层叠设计的电路板，其特征在于：所述短引脚与所述电子元器件芯片U1-2的引脚之间通过焊锡焊接连接，所述长引脚与所述电子元器件芯片U1-1的引脚之间通过焊锡焊接连接，且所述电子元器件芯片U1-1的引脚与所述电路板连接。
6.根据权利要求2所述的一种电子电路层叠设计的电路板，其特征在于：所述短引脚与对应的长引脚在所述连接板内部通过45°夹角的连接线连接且各条连接线之间相互平行不交叉，所述电路板的材料为高导热材料。
7.根据权利要求3所述的一种电子电路层叠设计的电路板，其特征在于：所述短引脚与对应的长引脚在所述连接板内部通过连接线连接，各所述连接线在交叉的位置通过绝缘材料绝缘，所述绝缘材料的厚度为1mm以上。
8.一种电子电路层叠设计的电路板设计方法，所述设计方法用于制作如权利要求1-7中任一项所述的一种电子电路层叠设计的电路板，其特征在于，包括如下步骤：
S1、在电路原理图中完成使用不同封装芯片的线路冗余连接；
S2、在电路板文件中画出或导入不同封装的芯片；
S3、在电路板文件中完成不同封装芯片的线路冗余连接。
9.根据权利要求8所述的一种电子电路层叠设计的电路板设计方法，其特征在于：在完成所述电路板文件后，还包括：在所述电路板上连接电子元器件芯片。
10.根据权利要求9所述的一种电子电路层叠设计的电路板设计方法，其特征在于：在所述电路板上连接电子元器件芯片U1-1，将所述电子元器件芯片U1-1的引脚连接在电路板对应的位置；将所述电子元器件芯片U1-2的正面或背面通过粘胶连接在所述电子元器件芯片U1-1的上部；将导电连接板的正面通过粘胶连接在所述电子元器件芯片U1-2的正面，或者将导电连接板上的各个引脚通过焊锡与对应的电子元器件元件芯片U1-1和电子元器件元件芯片的引脚通过焊锡连接固定，使得所述短引脚与所述电子元器件芯片U1-2的引脚侧对应，所述长引脚与所述电子元器件芯片U1-1的引脚侧对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690351.4A CN115052420B (zh) | 2022-06-17 | 2022-06-17 | 一种电子电路层叠设计的电路板及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690351.4A CN115052420B (zh) | 2022-06-17 | 2022-06-17 | 一种电子电路层叠设计的电路板及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115052420A CN115052420A (zh) | 2022-09-13 |
| CN115052420B true CN115052420B (zh) | 2024-01-19 |
Family
ID=83160979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210690351.4A Active CN115052420B (zh) | 2022-06-17 | 2022-06-17 | 一种电子电路层叠设计的电路板及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115052420B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231938A (zh) * | 2009-10-16 | 2011-11-02 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN103441124A (zh) * | 2013-08-27 | 2013-12-11 | 矽力杰半导体技术(杭州)有限公司 | 电压调节器的叠成封装方法及相应的叠成封装装置 |
| CN109511224A (zh) * | 2018-12-29 | 2019-03-22 | 上海乐今通信技术有限公司 | 一种印刷电路板 |
| CN109671678A (zh) * | 2018-12-05 | 2019-04-23 | 深圳市证通电子股份有限公司 | 一种芯片封装结构及电子设备 |
| CN110890284A (zh) * | 2019-12-04 | 2020-03-17 | 长电科技（滁州）有限公司 | 一种芯片堆叠封装结构及其工艺方法 |
-
2022
- 2022-06-17 CN CN202210690351.4A patent/CN115052420B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231938A (zh) * | 2009-10-16 | 2011-11-02 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN103441124A (zh) * | 2013-08-27 | 2013-12-11 | 矽力杰半导体技术(杭州)有限公司 | 电压调节器的叠成封装方法及相应的叠成封装装置 |
| CN109671678A (zh) * | 2018-12-05 | 2019-04-23 | 深圳市证通电子股份有限公司 | 一种芯片封装结构及电子设备 |
| CN109511224A (zh) * | 2018-12-29 | 2019-03-22 | 上海乐今通信技术有限公司 | 一种印刷电路板 |
| CN110890284A (zh) * | 2019-12-04 | 2020-03-17 | 长电科技（滁州）有限公司 | 一种芯片堆叠封装结构及其工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115052420A (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628411A (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| CN1951161B (zh) | 区域阵列零件的共用通路退耦 | |
| JP4195883B2 (ja) | 多層モジュール | |
| TWI512770B (zh) | 功率變換器結構 | |
| CN103681365B (zh) | 层叠封装结构及其制作方法 | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| US20110007482A1 (en) | Printed circuit board unit and electronic device | |
| CN103037619A (zh) | 印刷电路板组件 | |
| CN110120387A (zh) | 半导体封装 | |
| CN115052420B (zh) | 一种电子电路层叠设计的电路板及其设计方法 | |
| EP0154765B1 (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| CN112768974A (zh) | 叠板结构及电子设备 | |
| CN100420017C (zh) | 具有混合线路与复合基板的封装结构 | |
| CN103582291B (zh) | 一种金属基印制电路板及电子设备 | |
| CN101022099A (zh) | 一种厚膜电路、引脚框架、电路板及其组合 | |
| CN101965100B (zh) | 一种厚膜电路、引脚框架、电路板及其组合 | |
| CN212064477U (zh) | 一种可组装的多层电路板结构 | |
| CN201541392U (zh) | 电路板 | |
| CN218071899U (zh) | 一种印制线路板结构、测试装置以及电子设备 | |
| CN216435893U (zh) | 一种芯片封装结构 | |
| CN221768315U (zh) | 一种连接座 | |
| US20240304534A1 (en) | Thermally improved substrate structure and package assembly with the same | |
| CN220586506U (zh) | 多层线路连接模块及led模组 | |
| CN214542186U (zh) | 封装芯片和移动终端 | |
| CN213426568U (zh) | 一种结构简单的线路板组装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |