CN209526080U - 智能功率模块 - Google Patents
智能功率模块 Download PDFInfo
- Publication number
- CN209526080U CN209526080U CN201920641003.1U CN201920641003U CN209526080U CN 209526080 U CN209526080 U CN 209526080U CN 201920641003 U CN201920641003 U CN 201920641003U CN 209526080 U CN209526080 U CN 209526080U
- Authority
- CN
- China
- Prior art keywords
- chip
- power module
- intelligent power
- mentioned
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Abstract
本实用新型公开了一种智能功率模块。其中,该智能功率模块包括:第一树脂层和第二树脂层,分层设置在智能功率模块的芯片和引线框架外部,用于为上述芯片提供电性保护,上述芯片至少包括:功率芯片和驱动芯片;上述功率芯片,设置在上述第一树脂层内,上述第一树脂层的外表面印刷有导电膏体;上述驱动芯片,设置在上述第二树脂层内,与上述功率芯片连接,用于对上述功率芯片进行驱动控制。本实用新型解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高,电流承载能力不足等的技术问题。
Description
技术领域
本实用新型涉及无焊线封装领域,具体而言,涉及一种智能功率模块。
背景技术
在相关技术中,由于智能功率模块的过电流大,功率芯片的发热大,传统的智能功率模块采用引线键合的方式电性连接会导致杂散电感偏高,键合线焊点处疲劳破坏,电流承载能力不足、键合效率低等问题。同时,传统的智能功率模块中驱动芯片IC放置在开关芯片IGBT附近,由于驱动芯片IC的耐高温性能不好,会导致驱动信号的干扰失真。
针对上述的问题,目前尚未提出有效的解决方案。
实用新型内容
本实用新型实施例提供了一种智能功率模块,以至少解决传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高,电流承载能力不足等的技术问题。
根据本实用新型实施例的一个方面,提供了一种智能功率模块,包括:第一树脂层和第二树脂层,分层设置在智能功率模块的芯片和引线框架外部,用于为上述芯片提供电性保护,上述芯片至少包括:功率芯片和驱动芯片;上述功率芯片,设置在上述第一树脂层内,上述第一树脂层的外表面印刷有导电膏体;上述驱动芯片,设置在上述第二树脂层内,与上述功率芯片连接,用于对上述功率芯片进行驱动控制。
进一步地,上述功率芯片至少包括:开关芯片和续流芯片;上述开关芯片的发射极与上述续流芯片的阳极电连接,上述开关芯片的集电极与上述续流芯片的阴极电连接。
进一步地,上述开关芯片的栅极电连接至上述第一树脂层的外表面,上述开关芯片与上述驱动芯片电连接,其中,上述驱动芯片用于对上述开关芯片进行驱动控制。
进一步地,上述智能功率模块还包括:覆铜陶瓷基板,设置于上述智能功率模块的底部,用于承载上述功率芯片。
进一步地,上述覆铜陶瓷基板上印刷有上述导电膏体。
进一步地,上述智能功率模块还包括:焊料层,与上述覆铜陶瓷基板和上述功率芯片连接,用于将上述功率芯片固定在上述覆铜陶瓷基板上。
进一步地,上述智能功率模块还包括:控制侧引脚,与上述智能功率模块内部的控制端电连接,用于连接上述控制端与外部控制电路。
进一步地,上述第一树脂层和上述第二树脂层均为环氧树脂层。
进一步地,上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面。
进一步地,上述导电膏体包括以下至少之一:导电银胶、导电锡胶、导电锡膏、纳米银。
在本实用新型实施例中,采用无引线键合的方式,将第一树脂层和第二树脂层,分层设置在智能功率模块的芯片和引线框架外部,用于为上述芯片提供电性保护,上述芯片至少包括:功率芯片和驱动芯片;上述功率芯片,设置在上述第一树脂层内,上述第一树脂层的外表面印刷有导电膏体;上述驱动芯片,设置在上述第二树脂层内,与上述功率芯片连接,用于对上述功率芯片进行驱动控制,达到了提高过电流能力,降低杂散电感的目的,使得驱动芯片IC与高热量的开关芯片IGBT隔离,防止驱动芯片IC受到功率芯片的高温影响,从而实现了提高智能功率模块的可靠性、提高生产效率的技术效果,进而解决了传统的智能功率模块采用引线键合的方式电性连接导致杂散电感偏高,电流承载能力不足等的技术问题。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解,构成本申请的一部分,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1是根据本实用新型实施例的一种智能功率模块的结构示意图;
其中,上述附图包括以下附图标记:
第一树脂层1、第二树脂层2、开关芯片的发射极引脚3、开关芯片的集电极引脚4、智能功率模块的控制侧引脚5、覆铜陶瓷基板6、驱动芯片7、开关芯片的栅极引脚8、导电膏体9、开关芯片11和续流芯片12。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
根据本实用新型实施例,还供了一种智能功率模块的实施例,图1是根据本实用新型实施例的一种智能功率模块的结构示意图,如图1所示,上述智能功率模块,包括:第一树脂层1、第二树脂层2、开关芯片的发射极引脚3、开关芯片的集电极引脚4、智能功率模块的控制侧引脚5、覆铜陶瓷基板6、驱动芯片7、开关芯片的栅极引脚8、导电膏体9、开关芯片11和续流芯片12,其中:
第一树脂层1和第二树脂层2,分层设置在智能功率模块的芯片和引线框架外部,用于为上述芯片提供电性保护,上述芯片至少包括:功率芯片和驱动芯片7;上述功率芯片,设置在上述第一树脂层内,上述第一树脂层的外表面印刷有导电膏体9;上述驱动芯片7,设置在上述第二树脂层内,与上述功率芯片连接,用于对上述功率芯片进行驱动控制。
在一种可选的实施例中,上述功率芯片的正面焊接区域及引脚焊接区域均露出上述第一树脂层的外表面;上述第一树脂层和上述第二树脂层均为环氧树脂层;上述导电膏体包括以下至少之一:导电银胶、导电锡胶、导电锡膏、纳米银。
可选的,上述第一树脂层和上述第二树脂层可以但不限于为功率芯片提供物理保护及电性保护,包裹在功率芯片及引线框架上。
在一种可选的实施例中,上述功率芯片至少包括:开关芯片11和续流芯片12;上述开关芯片的发射极与上述续流芯片的阳极电连接,上述开关芯片的集电极与上述续流芯片的阴极电连接。
可选的,上述开关芯片可以但不限于为高压驱动芯片,对开关芯片进行驱动控制,实现集成模块保护功能。
本实用新型采用双层环氧树脂塑封结构,利用导电膏体(例如,锡膏)将开关芯片IGBT和续流芯片FRD的正面电性连接、引出开关芯片IGBT栅极与驱动芯片IC相连、将引脚与各电极相连接,取代传统键合线的方式;同时将驱动芯片IC设置在第二层树脂位置,利用树脂导热性能差的特性,将功率芯片的热量与驱动芯片IC隔离,防止驱动芯片IC受到功率芯片的高温影响。
在本申请实施例中,通过智能功率模块采用无引线键合、去除键合线的制作工艺,在第一次树脂封装(例如,注塑封装)后,功率芯片的正面焊接区域及引脚焊接区域露出树脂层,然后在第一层树脂表面进行锡膏印刷,实现芯片和引脚之间的电性连接,然后再进行二次封装;通过锡膏连接,去除引线键合后能够提高过电流能力且降低杂散电感,提高智能功率模块可靠性和生产效率;使得驱动芯片IC与高热量的开关芯片IGBT隔离,防止驱动芯片IC受到功率芯片的高温影响。
可选的,如图1所示,上述开关芯片通过发射极引脚3与上述续流芯片的阳极电连接,上述开关芯片通过集电极引脚4与上述续流芯片的阴极电连接。
可选的,通过在上述第一树脂层的外表面进行导电膏体印刷,可以将开关芯片和续流芯片相互电性连接,并且与引脚实现电性连接。
可选的,通过在上述第一树脂层的外表面进行导电膏体印刷,可以将开关芯片的栅极引脚8引出上述第一树脂层的外表面,将栅极电性连接至第一树脂层的外表面,使得上述开关芯片与上述驱动芯片电性连接。
在一种可选的实施例中,上述开关芯片的栅极电连接至上述第一树脂层的外表面,使得上述开关芯片与上述驱动芯片电连接,其中,上述驱动芯片用于对上述开关芯片进行驱动控制。
在一种可选的实施例中,上述智能功率模块还包括:覆铜陶瓷基板6,设置于上述智能功率模块的底部,用于承载上述功率芯片,其中,上述覆铜陶瓷基板上印刷有上述导电膏体(图中未示意性绘出);焊料层10,与上述覆铜陶瓷基板和上述功率芯片连接,用于将上述功率芯片固定在上述覆铜陶瓷基板上。
可选的,上述覆铜陶瓷基板可以但不限于为双面覆铜陶瓷基板(DBC),用于承载功率芯片、绝缘、散热等。
可选的,在上述智能功率模块的覆铜陶瓷基板上印刷上述导电膏体之后,将功率芯片放置在印刷的导电膏体上,并通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上。
可选的,通过在功率芯片和导电膏体之间设置焊料层,通过焊料层固定功率芯片、实现功率芯片背面电极的电性连接。
在一种可选的实施例中,上述智能功率模块还包括:控制侧引脚5,与上述智能功率模块内部的控制端电连接,用于连接上述控制端与外部控制电路。
在一种可选的实施例中,在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装,得到封装成型的智能功率模块之前,采用表面组装技术将上述驱动芯片设置在上述第一树脂层的外表面;通过回流焊接的方式将上述驱动芯片固定在上述第一树脂层的外表面上。
可选的,上述表面组装技术可以但不限于为SMT表面组装技术。
在一种可选的实施例中,在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装,得到封装成型的智能功率模块之后,对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离;对切割分离之后得到的各个引脚进行折弯成型设置。
可选的,通过回流焊接的方式将上述功率芯片固定在上述覆铜陶瓷基板上,可以将上述功率芯片所有的引脚一起固定,这些引脚的外围是通过连杆连接在一起的,为一个整体,在对经导电膏体印刷后的智能功率模块进行第二次树脂层封装,得到封装成型的智能功率模块之后,可以对上述封装成型的智能功率模块中的集体设置的引脚进行切割分离;对切割分离之后得到的各个引脚进行折弯成型设置。
上述本实用新型实施例序号仅仅为了描述,不代表实施例的优劣。
在本实用新型的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种智能功率模块,其特征在于,包括:
第一树脂层和第二树脂层,分层设置在智能功率模块的芯片和引线框架外部,用于为所述芯片提供电性保护,所述芯片至少包括:功率芯片和驱动芯片;
所述功率芯片,设置在所述第一树脂层内,所述第一树脂层的外表面印刷有导电膏体;
所述驱动芯片,设置在所述第二树脂层内,与所述功率芯片连接,用于对所述功率芯片进行驱动控制。
2.根据权利要求1所述的智能功率模块,其特征在于,所述功率芯片至少包括:开关芯片和续流芯片;所述开关芯片的发射极与所述续流芯片的阳极电连接,所述开关芯片的集电极与所述续流芯片的阴极电连接。
3.根据权利要求2所述的智能功率模块,其特征在于,所述开关芯片的栅极电连接至所述第一树脂层的外表面,所述开关芯片与所述驱动芯片电连接,其中,所述驱动芯片用于对所述开关芯片进行驱动控制。
4.根据权利要求1所述的智能功率模块,其特征在于,所述智能功率模块还包括:
覆铜陶瓷基板,设置于所述智能功率模块的底部,用于承载所述功率芯片。
5.根据权利要求4所述的智能功率模块,其特征在于,所述覆铜陶瓷基板上印刷有所述导电膏体。
6.根据权利要求4所述的智能功率模块,其特征在于,所述智能功率模块还包括:
焊料层,与所述覆铜陶瓷基板和所述功率芯片连接,用于将所述功率芯片固定在所述覆铜陶瓷基板上。
7.根据权利要求1所述的智能功率模块,其特征在于,所述智能功率模块还包括:
控制侧引脚,与所述智能功率模块内部的控制端电连接,用于连接所述控制端与外部控制电路。
8.根据权利要求1所述的智能功率模块,其特征在于,所述第一树脂层和所述第二树脂层均为环氧树脂层。
9.根据权利要求1所述的智能功率模块,其特征在于,所述功率芯片的正面焊接区域及引脚焊接区域均露出所述第一树脂层的外表面。
10.根据权利要求1至9中任意一项所述的智能功率模块,其特征在于,所述导电膏体包括以下至少之一:导电银胶、导电锡胶、导电锡膏、纳米银。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920641003.1U CN209526080U (zh) | 2019-05-06 | 2019-05-06 | 智能功率模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920641003.1U CN209526080U (zh) | 2019-05-06 | 2019-05-06 | 智能功率模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209526080U true CN209526080U (zh) | 2019-10-22 |
Family
ID=68232267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920641003.1U Active CN209526080U (zh) | 2019-05-06 | 2019-05-06 | 智能功率模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209526080U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110120354A (zh) * | 2019-05-06 | 2019-08-13 | 珠海格力电器股份有限公司 | 智能功率模块的封装方法及智能功率模块 |
-
2019
- 2019-05-06 CN CN201920641003.1U patent/CN209526080U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110120354A (zh) * | 2019-05-06 | 2019-08-13 | 珠海格力电器股份有限公司 | 智能功率模块的封装方法及智能功率模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103035631A (zh) | 联合封装高端和低端芯片的半导体器件及其制造方法 | |
CN110391205A (zh) | 堆叠型功率模块及其制造方法 | |
CN209526080U (zh) | 智能功率模块 | |
CN110120354A (zh) | 智能功率模块的封装方法及智能功率模块 | |
CN103646942B (zh) | 一种应用于功率切换器电路的半导体封装结构 | |
CN208336200U (zh) | 芯片封装体 | |
CN116487362A (zh) | 电子器件的封装结构及其制作方法 | |
CN106024647B (zh) | 一种cob封装器件低成本生产工艺 | |
CN209046614U (zh) | 一种1.27mm窄引线间距光MOS固体继电器 | |
CN108962844A (zh) | 芯片封装体及封装方法 | |
CN210040259U (zh) | 一种大功率霍尔器件用引线框架及其封装结构 | |
CN209785910U (zh) | 大电流半导体功率器件 | |
CN211045438U (zh) | 一种可控硅输出光电耦合器结构 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN209045529U (zh) | 一种功率半导体器件封装结构 | |
CN208507725U (zh) | 一种无引线的数码管芯片 | |
CN208173593U (zh) | 金属封装串联结构二极管 | |
CN208422896U (zh) | 一种用环氧树脂玻璃布封装的芯片 | |
CN207458773U (zh) | 一种组合式陶瓷电容器 | |
CN106449517A (zh) | 一种堆叠式单基岛sip封装工艺 | |
CN107527899B (zh) | 功率组件、功率组件的制造方法及氮化镓智能功率模块 | |
CN204792779U (zh) | 一种二极管封装结构 | |
CN210489527U (zh) | 一种固态继电器结构 | |
CN218071918U (zh) | 一种多维度的智能功率模块封装结构 | |
CN206163323U (zh) | 薄膜电容端面溅射金属结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |